TWI405067B - 用於負電壓調節器之控制電路及控制負電壓調節器的方法 - Google Patents

用於負電壓調節器之控制電路及控制負電壓調節器的方法 Download PDF

Info

Publication number
TWI405067B
TWI405067B TW095143041A TW95143041A TWI405067B TW I405067 B TWI405067 B TW I405067B TW 095143041 A TW095143041 A TW 095143041A TW 95143041 A TW95143041 A TW 95143041A TW I405067 B TWI405067 B TW I405067B
Authority
TW
Taiwan
Prior art keywords
resistor
voltage
node
coupled
potential
Prior art date
Application number
TW095143041A
Other languages
English (en)
Other versions
TW200732881A (en
Inventor
Johnny Chan
Tin Wai Wong
Ken Kun Ye
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of TW200732881A publication Critical patent/TW200732881A/zh
Application granted granted Critical
Publication of TWI405067B publication Critical patent/TWI405067B/zh

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465Internal voltage generators for integrated circuits, e.g. step down generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

用於負電壓調節器之控制電路及控制負電壓調節器的方法
本發明係關於積體電路及安置於積體電路上之電壓調節器。更特定言之,本發明係關於用於積體電路之負電壓調節器及具有可微調設定之負電壓調節器。
現有電壓調節器電路通常包括一比較器,該比較器具有一耦接至一電壓參考源之非反相輸入端及一耦接至分壓器之反相輸入端,其中該分壓器具有一耦接至正電壓電位之端及耦接至負電壓電位之另一端。圖1中展示電壓調節器電路之一部分,其中比較器10使其非反相輸入端耦接至參考電壓VR E F 及使其反相輸入端耦接至串聯電阻器網路,該串聯電阻器網路包括連接於VC C 與負電位VN E G 之間的第一電阻器12及第二電阻器14。在電阻器12與14之共用端子處進行至比較器10之反相輸入端的連接。可以已知方式使用比較器10之輸出端以控制負電壓電荷泵的輸出電壓位準。
在任何給定之個別電路中,諸如在圖1中所描繪之電路中,由電阻器12及14形成之分壓器可歸因於過程變化及溫度而斷開,從而在輸出電壓中引起誤差。另外,提供給圖1之電路中之放大器的反相及非反相輸入端之電壓彼此無直接關係,因此在採用此等電路之電壓調節器電路中引入輸出電壓誤差之另一電位源。
根據本發明之一態樣,穩定參考電壓提供一電壓電位。第一分壓器包括:具有第一電阻且耦接至正電壓參考電位之第一電阻器;與該第一電阻器串聯、具有第二電阻且耦接至地的第二電阻器。第二分壓器包括具有第一電阻且耦接至正電壓參考電位之第一電阻器;與該第一電阻器串聯、具有第二電阻之第二電阻器;與該第二電阻器串聯、具有第三電阻且耦接至負電壓電位之第三電阻器。比較器具有一耦接至第一電阻器與第二電阻器之間的第一分壓器之反相輸入端及一耦接至第二電阻器與第三電阻器之間的第二分壓器之非反相輸入端。比較器之輸出端用於控制調節器之輸出電壓。兩個分壓器中之第一電阻器的值相等。兩個分壓器中之第二電阻器的值相等。第二分壓器中之第三電阻器的值經選擇以致當電壓調節器輸出等於待調節目標電壓時其將降落一等於該目標電壓之量值的電壓。
根據本發明之第二態樣,分壓器可包括可電微調電阻器。舉例而言,第二分壓器中之第三電阻器為可電微調的。在另一實例中,第一分壓器之第一電阻器及第二分壓器之第一電阻器皆為可電微調的。在另一實例中,第一分壓器之第二電阻器及第二分壓器之第二電阻器皆為可電微調的。在又一實例中,第一分壓器之第一電阻器及第二分壓器之第一電阻器皆為可電微調的,且第一分壓器之第二電阻器及第二分壓器之第二電阻器皆為可電微調的。
熟習此項技術者將意識到,對本發明之以下描述僅為說明性的且無論如何皆並非進行限制。本發明之其他實施例將容易向熟習此項技術者建議其自身。
現參看圖2,示意圖展示用於根據本發明之一態樣之負電壓調節器的控制電路20。控制電路20包括一經組態為隨耦器(follower)之放大器22,其具有諸如展示為電位VB G 之能帶隙參考輸出之穩定參考電壓作為其輸入。如一般熟習此項技術者將瞭解的,若採用能帶隙參考,則參考電壓將相當穩定。
放大器22之輸出端驅動兩個分壓器。第一分壓器由電阻器24及26形成且其參考接地電位。第二分壓器由電阻器28、30及32形成且其參考待調節之負電壓(圖2中展示為"VN E G ")。在典型應用中,如此項技術中已知的,由負電荷泵電路(未圖示)產生電位VN E G
包含第一分壓器中之電阻器24與26之共用端子的節點34耦接至比較器36之反相輸入端。包含第二分壓器中之電阻器28與30之共用端子的節點38耦接至比較器36之反相輸入端。
根據本發明,電阻器24及28具有相同電阻值RA ,且電阻器26及30具有相同值RB 。電阻器32具有電阻值RC 。另外,電阻器24、26、28、30及32之全部在積體電路中彼此實體鄰近地形成從而彼此接近地追蹤(track)作為溫度函數。
節點34處之電壓V3 4 可表示為:V3 4 =VB G (RB /(RA +RB ))且節點38處之電壓V3 8 可表示為:V3 8 =(VB G -VN E G )((RB +RC )/(RA +RB +RC ))
當在負電壓電荷泵起動之前電壓VN E G 為零時,可將此陳述式重寫為:V3 8 =(VB G -0)((RB +RC )/(RA +RB +RC ))
根據本發明,當電壓VN E G 在調節點處達到其目標值時,比較器36處於其跳脫點,其中V3 4 =V3 8 ,因為當電壓VN E G 達到其目標值時,電阻器32之值RC 經選擇以致電壓在第二分壓器40(其包含電阻器30及32之共用端子)處將為零。在此狀況下,可將節點38處之電壓V3 8 的陳述式重寫為:V3 8 =VB G (RB /(RA +RB ))與電壓V3 4 之狀況一樣,因為現在V3 4 =V3 8
作為一實例,若VB G 設定為+1.25 V,且VN E G 之目標值設定為-10 V,則可將RA 、RB 及RC之值分別選擇為50k ohm、59.625k ohm及877k ohm。在起動時,當電壓VN E G 為零V時,節點34處之電壓V3 4 將為0.6799 V,節點38處之電壓V3 8 將為0.949 V,且節點40處之電壓V4 0 將為0.88 V。
隨著電荷泵開始運作,電壓VN E G 開始降落至零V以下。當VN E G 達到其目標值-10 V時,此實例中節點34處之電壓V3 4 將為0.6799 V,節點38處之電壓V3 8 亦將為0.6799 V,且節點40處之電壓V4 0 將為0 V。此時,電阻器24及26上之電壓將與電阻器28及30上之電壓相同,因為電阻器26及30之底部端子皆處於接地電位。隨著VN E G 在此點之後變得越來越負,比較器36將跳脫。
因此,如圖3A及圖3B中所示,比較器36之輸出端可用於控制電壓VN E G 。圖3A及圖3B中出現於圖2中之元件將由用於圖2中之彼等元件的相同參考數字加以指示。在圖3A中所示之實施例中,電阻器32之底端處之負電荷泵42的輸出端係由n通道MOS電晶體44加以控制,該n通道MOS電晶體之閘極耦接至比較器36之輸出端。只要負電荷泵42之電壓輸出低於目標電壓-10 V,n通道MOS電晶體44便保持斷開。當負電荷泵42之電壓輸出大於目標電壓-10 V時,n通道MOS電晶體44接通且由於反饋電路而調節負電荷泵42之電壓輸出。
現參看圖3B,電阻器32之底端處的負電荷泵42係由比較器36之輸出端加以控制。只要負電荷泵42之電壓輸出低於目標電壓-10 V,便致能電荷泵36。當負電荷泵42之電壓輸出降落至目標電壓-10 V以下時,比較器36跳脫且斷開電荷泵42,從而調節負電荷泵42之輸出。
現參看圖4,示意圖展示適於供用於根據本發明之負電壓調節器之控制電路使用的說明性可微調電阻器配置。可微調電阻器50包括串聯連接之複數個電阻器。如圖4中所展示,雖然一般熟習此項技術者將瞭解,視微調待增加之增量所要的粒度可使用其他數目之電阻器,但其展示五個電阻器52、54、56、58及60。
可藉由使電阻器52、54、56及58短路而個別地繞過該等電阻器。因此,可藉由啟動閘極偏壓電路64而接通n通道MOS電晶體62來使電阻器52短路。類似地,可藉由啟動閘極偏壓電路68而接通n通道MOS電晶體66來使電阻器54短路,可藉由啟動閘極偏壓電路72而接通n通道MOS電晶體70來使電阻器56短路,且可藉由啟動閘極偏壓電路76而接通n通道MOS電晶體74來使電阻器58短路。電阻器60不與旁路電晶體相關聯。
通常,選擇電阻器60之值以構成電阻器52、54、56、58及60之串聯電阻的大多數總值,且52、54、56、58及60之總電阻的剩餘組份係由電阻器52、54、56及58組成。在例示性實施例中,電阻器60可構成總電阻之90%且總電阻之剩餘10%可在電阻器52、54、56及58中均等地被劃分。熟習此項技術者將瞭解,用於在電阻器52、54、56、58及60中分割總電阻之其他配置係涵蓋於本發明之範疇內。
可使用可微調電阻器50來替代兩個電阻RA 、兩個電阻RB 或電阻RC 。如熟習此項技術者將瞭解的,閘極偏壓電路64、68、72及76之設計將視電阻可微調電阻器50係用於替代哪一電阻以及視用於可微調電阻器50之電阻值配置機制而變化。此之原因在於:待施加至n通道MOS電晶體52、54、56及58中每一者的閘極電壓關於出現在其源極上之電壓將必須為正的。待接通之n通道MOS電晶體之源電壓將反過來取決於可微調電阻器50置放在分壓器鏈中之何處,亦即,電阻器對24與28、26與30或單獨的電阻器32中哪一者被可微調電阻器50替代,以及取決於用於可微調電阻器50之電阻值配置機制。如熟習此項技術者將瞭解的,閘極偏壓電路將消耗較多晶粒面積(其中電阻器32之電阻RC 將由可微調電阻器50替代),因為n通道MOS電晶體之源極將處於負電位且必須確保閘極及大量n通道MOS電晶體必須偏壓於最低負電壓以確保其將被斷開。
雖然已展示及描述了本發明之實施例及應用,但熟習此項技術者將明顯看出,在不偏離本文之發明性概念的情況下,除以上所提及之外的許多修改係可能的。因此,本發明並不受到除附加申請專利範圍之精神之外的限制。
10...比較器
12...電阻器
14...電阻器
20...控制電路
22...放大器
24...電阻器
26...電阻器
28...電阻器
30...電阻器
32...電阻器
34...節點
36...比較器
38...節點
40...第二分壓器節點
42...負電荷泵
44...n通道MOS電晶體
50...電阻器
52...電阻器
54...電阻器
56...電阻器
58...電阻器
60...電阻器
62...n通道MOS電晶體
64...閘極偏壓電路
66...n通道MOS電晶體
68...閘極偏壓電路
70...n通道MOS電晶體
72...閘極偏壓電路
74...n通道MOS電晶體
76...閘極偏壓電路
VN E G ...電壓
VB G ...電位
VR E F ...參考電壓
圖1為用於負電壓調節器之典型先前技術控制電路之示意圖。
圖2為用於根據本發明之一態樣之負電壓調節器的控制電路之示意圖。
圖3A及圖3B展示用以控制根據本發明之負電壓調節器之輸出電壓的說明性交替方式。
圖4為適於供根據本發明之負電壓調節器使用之可微調電阻器配置的示意圖。
20...控制電路
22...放大器
24...電阻器
26...電阻器
28...電阻器
30...電阻器
32...電阻器
34...節點
36...比較器
38...節點
40...第二分壓器節點
VN E G ...負電壓
VB G ...電位

Claims (11)

  1. 一種用於一負電壓調節器之控制電路,其包括:一穩定正電壓參考電位;一第一分壓器,其包括一具有一第一電阻且耦接至該正電壓參考電位之第一電阻器;一與該第一電阻器串聯、具有一第二電阻且耦接至地的第二電阻器;一第二分壓器,其包括一具有該第一電阻且耦接至該正電壓參考電位之第三電阻器;一與該第三電阻器串聯、具有該第二電阻之第四電阻器;一與該第四電阻器串聯、具有一第三電阻且耦接至一負電壓電位之第五電阻器;及一比較器,其具有一耦接至該第一電阻器與該第二電阻器之間的該第一分壓器之反相輸入端及一耦接至該第三電阻器與該第四電阻器之間的該第二分壓器之非反相輸入端;其中該第一電阻器之值與該第三電阻器之值相等,該第三電阻器之值與該第四電阻器之值相等,且該第五電阻器之值經選擇以致當該電壓調節器輸出等於一待調節目標電壓時該第五電阻器之該值將降落一等於該目標電壓之量值的電壓。
  2. 如請求項1之控制電路,其中該穩定正電壓參考為一能帶隙參考。
  3. 如請求項1之控制電路,其中該第五電阻器為可電微調的。
  4. 如請求項1之控制電路,其中該第一電阻器及該第三電阻器皆為可電微調的。
  5. 如請求項1之控制電路,其中該第二電阻器及該第四電阻器皆為可電微調的。
  6. 如請求項1之控制電路,其中:該第一電阻器及該第三電阻器皆為可電微調的;及該第二電阻器及該第四電阻器皆為可電微調的。
  7. 一種用於控制一由一電荷泵驅動且具有一目標輸出電壓之負電壓調節器的方法,該方法包含:提供一穩定正電壓參考;劃分該穩定正參考電壓與一固定電位之間的總電壓,該固定電位係在一具有一第一電阻值之第一電阻器與一與該第一電阻器串聯、具有一第二電阻值的第二電阻器之間;劃分該穩定正參考電壓與一負電壓調節器輸出節點處之一電位之間的總電壓,該負電壓調節器輸出節點處之該電位係在一具有該第一電阻值之第三電阻器、一具有該第二電阻值之第四電阻器與一具有一第三電阻值的第五電阻器之間,該第三電阻值經選擇以當該負電壓調節器輸出節點處之該電位達到該目標輸出電壓時在其上降落該目標輸出電壓;將該第一電阻器與該第二電阻器之間的一第一節點處之電壓與該第三電阻器與該第四電阻器之間的一第二節點處之電壓進行比較以確定該第二節點處之該電壓何時大於該第一節點處的該電壓;及當該第二節點處之該電壓變得小於該第一節點處之該電壓時,改變該電荷泵之操作。
  8. 如請求項7之方法,其中劃分該穩定正參考電壓與一具有一第一電阻值之第一電阻器與一與該第一電阻器串聯、具有一第二電阻值之第二電阻器之間的一固定電位之該總電壓包含劃分該穩定正參考電壓與接地之間的總電壓。
  9. 如請求項7之方法,其中改變該電荷泵之該操作包含斷開該電荷泵。
  10. 如請求項7之方法,其中改變該電荷泵之該操作包含自該電荷泵抽取較多電流。
  11. 如請求項10之方法,其中自該電荷泵抽取較多電流包含接通一耦接至該負電壓調節器輸出節點之電晶體。
TW095143041A 2005-11-21 2006-11-21 用於負電壓調節器之控制電路及控制負電壓調節器的方法 TWI405067B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/284,779 US7145318B1 (en) 2005-11-21 2005-11-21 Negative voltage regulator

Publications (2)

Publication Number Publication Date
TW200732881A TW200732881A (en) 2007-09-01
TWI405067B true TWI405067B (zh) 2013-08-11

Family

ID=37480634

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095143041A TWI405067B (zh) 2005-11-21 2006-11-21 用於負電壓調節器之控制電路及控制負電壓調節器的方法

Country Status (3)

Country Link
US (1) US7145318B1 (zh)
TW (1) TWI405067B (zh)
WO (1) WO2007062349A2 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7427890B2 (en) * 2006-12-29 2008-09-23 Atmel Corporation Charge pump regulator with multiple control options
US7911261B1 (en) * 2009-04-13 2011-03-22 Netlogic Microsystems, Inc. Substrate bias circuit and method for integrated circuit device
US8618786B1 (en) * 2009-08-31 2013-12-31 Altera Corporation Self-biased voltage regulation circuitry for memory
KR20140080725A (ko) * 2012-12-14 2014-07-01 에스케이하이닉스 주식회사 음전압 조절 회로 및 이를 포함하는 전압 생성 회로
DE102016106015A1 (de) 2016-04-01 2017-10-05 Tdk Corporation Negative Ladungspumpe und Audio-ASIC mit einer negativen Ladungspumpe
TW201942604A (zh) * 2018-04-01 2019-11-01 香港商印芯科技股份有限公司 光學識別模組
US10873257B2 (en) * 2018-11-07 2020-12-22 Regents Of The University Of Minnesota Low dropout regulator with smart offset
CN112306143B (zh) * 2020-11-16 2022-05-13 江苏万邦微电子有限公司 一种简易负电压基准电路
KR102591303B1 (ko) * 2022-04-20 2023-10-19 주식회사 피델릭스 오버 부스팅 현상을 완화하는 반도체 메모리 장치의 음 전압 발생 회로

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686821A (en) * 1996-05-09 1997-11-11 Analog Devices, Inc. Stable low dropout voltage regulator controller

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0846996B1 (en) * 1996-12-05 2003-03-26 STMicroelectronics S.r.l. Power transistor control circuit for a voltage regulator
US5917311A (en) * 1998-02-23 1999-06-29 Analog Devices, Inc. Trimmable voltage regulator feedback network
US6381491B1 (en) * 2000-08-18 2002-04-30 Cardiac Pacemakers, Inc. Digitally trimmable resistor for bandgap voltage reference
US20030197546A1 (en) * 2001-07-09 2003-10-23 Samsung Electronics Co., Ltd. Negative voltage generator for a semiconductor memory device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686821A (en) * 1996-05-09 1997-11-11 Analog Devices, Inc. Stable low dropout voltage regulator controller

Also Published As

Publication number Publication date
WO2007062349A3 (en) 2008-07-31
US7145318B1 (en) 2006-12-05
TW200732881A (en) 2007-09-01
WO2007062349A2 (en) 2007-05-31

Similar Documents

Publication Publication Date Title
TWI405067B (zh) 用於負電壓調節器之控制電路及控制負電壓調節器的方法
JP4937865B2 (ja) 定電圧回路
US7315154B2 (en) Voltage regulator
JP5008472B2 (ja) ボルテージレギュレータ
TWI667564B (zh) 電壓調節器
KR101136691B1 (ko) 정전압 회로
US8536844B1 (en) Self-calibrating, stable LDO regulator
US8665020B2 (en) Differential amplifier circuit that can change current flowing through a constant-current source according to load variation, and series regulator including the same
US20070257644A1 (en) Voltage regulator with inherent voltage clamping
US20080067996A1 (en) Reference current generator adjustable by a variable current source
JP2008015925A (ja) 基準電圧発生回路
JP2001042955A (ja) 電圧調整回路
JP6498503B2 (ja) 電流検出回路
TWI672572B (zh) 電壓調節器
US7956588B2 (en) Voltage regulator
JP2004194124A (ja) ヒステリシスコンパレータ回路
US8013582B2 (en) Voltage control circuit
KR101257459B1 (ko) 온도 보상 회로 및 이를 구비한 장치
US20220035394A1 (en) Regulator
US7148734B2 (en) Analog level shifter
US11237586B2 (en) Reference voltage generating circuit
TW201823908A (zh) 分壓器
US9588540B2 (en) Supply-side voltage regulator
US20050184809A1 (en) Current limiting circuit with rapid response feedback loop
US8058854B2 (en) Drive circuit

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees