CN101510107A - 恒流电路 - Google Patents

恒流电路 Download PDF

Info

Publication number
CN101510107A
CN101510107A CNA2009100064093A CN200910006409A CN101510107A CN 101510107 A CN101510107 A CN 101510107A CN A2009100064093 A CNA2009100064093 A CN A2009100064093A CN 200910006409 A CN200910006409 A CN 200910006409A CN 101510107 A CN101510107 A CN 101510107A
Authority
CN
China
Prior art keywords
nmos pass
pass transistor
current
voltage
constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2009100064093A
Other languages
English (en)
Inventor
见谷真
宇都宫文靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN101510107A publication Critical patent/CN101510107A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明提供一种能够流过稳定的恒定电流的恒流电路。即使由于半导体器件的制造偏差而使NMOS晶体管(N1)和NMOS晶体管(LN2)的K值产生偏差，在电阻(R1)上产生的电压也始终成为NMOS晶体管(N1)与NMOS晶体管(LN2)的阈值电压差，在电阻(R1)上产生的电压几乎没有偏差。即使随温度变化NMOS晶体管(N1)和NMOS晶体管(LN2)的K值发生变化，在电阻(R1)上产生的电压也始终成为NMOS晶体管(N1)与NMOS晶体管(LN2)的阈值电压差，在电阻(R1)上产生的电压几乎没有变化。

Description

恒流电路
技术领域
本发明涉及流过恒定电流的恒流电路。
背景技术
当前，有的半导体器件安装有流过恒定电流的恒流电路。
对现有的恒流电路进行说明。图3是表示现有的恒流电路的图。
PMOS晶体管P1的K值(驱动能力)大于PMOS晶体管P2的K值，或者，NMOS晶体管N2的K值大于NMOS晶体管N1的K值。在电阻R1上产生NMOS晶体管N1与NMOS晶体管N2的栅-源间电压差，在电阻R1上流过的电流成为恒定电流(例如，参照专利文献1)。
对现有的低电流消耗的恒流电路进行说明。图4是表示现有的低电流消耗的恒流电路的图。
PMOS晶体管P1的K值大于PMOS晶体管P2的K值，或者，NMOS晶体管N2的K值大于NMOS晶体管N1的K值。通过在NMOS晶体管N1的栅极与漏极之间设置电阻R2，NMOS晶体管N2的栅电压变低，NMOS晶体管N2在亚阈值区域工作，因此恒流电路的电流消耗减小。在电阻R1上产生从NMOS晶体管N1与NMOS晶体管N2的栅-源间电压差减去在电阻R2上产生的电压后的电压，流过电阻R1的电流成为恒定电流(例如，参照专利文献2)。
【专利文献1】日本特许第2803291号公报(图1)
【专利文献2】日本特开平6-152272号公报(图1)
但是，在NMOS晶体管N1～N2中，由于半导体器件的制造工艺，栅氧化膜厚度存在偏差，从而K值产生偏差。由此，NMOS晶体管N1与NMOS晶体管N2的栅-源间电压差也存在偏差。于是，在电阻R1上产生的电压有偏差，恒流电路的恒定电流也产生偏差。即，由于半导体器件的制造偏差，恒流电路的恒定电流产生偏差。
此外，由于MOS晶体管中的载流子的迁移率具有温度系数，因此，当温度变高时K值变低，当温度变低时K值变高，当温度变化时K值发生变化。从而，NMOS晶体管N1与NMOS晶体管N2的栅-源间电压差也发生变化。于是，在电阻R1上产生的电压会变化，恒流电路的恒定电流也发生变化。即，随温度变化，恒流电路的恒定电流发生变化。
从而，要谋求一种恒流电路，其对于半导体器件的制造偏差或温度变化能够流过稳定的恒定电流。
发明内容
本发明是鉴于上述课题而完成的，提供一种能够流过稳定的恒定电流的恒流电路。
为解决上述课题，本发明提供一种流过恒定电流的恒流电路，其特征在于，该恒流电路具有：第二PMOS晶体管；第一PMOS晶体管，其基于上述第二PMOS晶体管的漏电流而流过漏电流；第一NMOS晶体管，在其栅极上施加基于上述第一PMOS晶体管的漏极电压的电压，该第一NMOS晶体管流过与上述第一PMOS晶体管的漏电流相等的漏电流；第二NMOS晶体管，在其栅极上施加基于上述第一NMOS晶体管的栅电压的电压，该第二NMOS晶体管流过与上述第二PMOS晶体管的漏电流相等的漏电流，具有比上述第一NMOS晶体管更低的阈值电压；第一电阻，其设置在上述第二NMOS晶体管的源极与接地端子之间，产生基于上述第一NMOS晶体管与上述第二NMOS晶体管的阈值电压差的电压，流过上述恒定电流。
在本发明中，即使因半导体器件的制造偏差而使第一和第二NMOS晶体管的K值发生偏差，也由于在第一电阻上产生的电压始终成为第一NMOS晶体管与第二NMOS晶体管的阈值电压差，在第一电阻上产生的电压变得几乎没有偏差，因而恒流电路的恒定电流也几乎没有偏差。
此外，即使由于温度变化而使第一和第二NMOS晶体管的K值发生变化，也由于在第一电阻上产生的电压始终成为第一NMOS晶体管与第二NMOS晶体管的阈值电压差，在第一电阻上产生的电压几乎没有变化，因而恒流电路的恒定电流也几乎没有变化。
从而，恒流电路对于半导体器件的制造偏差或温度变化，能够流过稳定的恒定电流。
附图说明
图1是表示本发明的恒流电路的图。
图2是表示第二实施方式的恒流电路的图。
图3是表示现有的恒流电路的图。
图4是表示现有的恒流电路的图。
具体实施方式
以下，参考附图，对本发明的实施方式进行说明。
(第一实施方式)
首先，对恒流电路的结构进行说明。图1是表示恒流电路的图。
恒流电路具有：启动电路10；PMOS晶体管P1～P2；NMOS晶体管N1；NMOS晶体管LN2；以及电阻R1。
启动电路10被设置在电源端子与接地端子之间，其输入端子连接到PMOS晶体管P1的栅极、PMOS晶体管P2的栅极和漏极、以及NMOS晶体管LN2的漏极，其输出端子连接到PMOS晶体管P1的漏极、NMOS晶体管N1的栅极和漏极、以及NMOS晶体管LN2的栅极。PMOS晶体管P1～P2的源极连接到电源端子。NMOS晶体管N1的源极连接到接地端子。NMOS晶体管LN2的源极连接到电阻R1的一端。电阻R1的另一端连接到接地端子。PMOS晶体管P2按二极管方式连接，PMOS晶体管P1～P2连接为电流镜(current mirror)。NMOS晶体管N1按二极管方式连接，NMOS晶体管N1和NMOS晶体管LN2连接为电流镜。
此处，在恒流电路中存在完全没有电流流过的情况和流过恒定电流的情况的2个稳定点，启动电路10进行工作以使恒流电路从前者的情况转移到后者的情况。具体地，当在电阻R1上流过的恒定电流没有达到规定电流、PMOS晶体管P2和NMOS晶体管LN2的漏电流未达到规定电流、PMOS晶体管P2的栅电压达到或超过规定电压时，启动电路10从电源端子向NMOS晶体管LN2的栅极注入启动电流而启动恒流电路。
此外，PMOS晶体管P1基于PMOS晶体管P2的漏电流，流过漏电流。NMOS晶体管N1在其栅极上被施加基于PMOS晶体管P1的漏极电压的电压，流过与PMOS晶体管P1的漏电流相等的漏电流。NMOS晶体管LN2在其栅极上被施加基于NMOS晶体管N1的栅电压的电压，流过与PMOS晶体管P2的漏电流相等的漏电流。PMOS晶体管P1与PMOS晶体管P2的K值(驱动能力)比等于NMOS晶体管N1与NMOS晶体管LN2的K值比。当PMOS晶体管P1与PMOS晶体管P2的K值比为1：1时，恒流电路被电路设计为使得NMOS晶体管N1与NMOS晶体管LN2的K值比也为1：1，当PMOS晶体管P1与PMOS晶体管P2的K值比为2：1时，恒流电路被电路设计为使得NMOS晶体管N1与NMOS晶体管LN2的K值比也为2：1。即，流过PMOS晶体管P1和NMOS晶体管N1的电流相对于K值的电流密度等于流过PMOS晶体管P2和NMOS晶体管LN2的电流相对于K值的电流密度。此外，NMOS晶体管LN2具有低于NMOS晶体管N1的阈值电压。
此外，电阻R1是多晶硅电阻，产生作为NMOS晶体管N1与NMOS晶体管LN2的阈值电压差的电压。由于电阻R1的薄膜阻值为300Ω～400Ω左右，因此，对于半导体器件的制造偏差或温度变化，电阻R1的阻值几乎没有变化。
其次，对恒流电路的动作进行说明。
此处，设PMOS晶体管P1与PMOS晶体管P2的K值比为1：1，NMOS晶体管N1与NMOS晶体管LN2的K值比也为1：1。此外，在NMOS晶体管N1中，设阈值电压是0.5V，过驱动(overdrive)电压是0.1V，栅-源间电压是0.6V。在NMOS晶体管LN2中，设阈值电压是0.2V。此外，设PMOS晶体管P1～P2、NMOS晶体管N1和NMOS晶体管LN2在饱和区工作。
于是，由于PMOS晶体管P1～P2的K值以及漏电流相等，且NMOS晶体管N1和NMOS晶体管LN2的K值以及漏电流相等，因此，PMOS晶体管P1～P2的电流密度就变得相等，NMOS晶体管N1和NMOS晶体管LN2的电流密度也变为相等，NMOS晶体管LN2的过驱动电压就等于NMOS晶体管N1的过驱动电压而成为0.1V，NMOS晶体管LN2的栅-源间电压成为阈值电压(0.2V)与过驱动电压(0.1V)的合计电压(0.3V)。从而，由于NMOS晶体管N1的栅-源间电压是0.6V，NMOS晶体管LN2的栅-源间电压是0.3V，因此，在电阻R1上产生的电压就成为0.3V。即，虽然该电压是NMOS晶体管N1与NMOS晶体管LN2的栅-源间电压差，但由于NMOS晶体管N1和NMOS晶体管LN2的过驱动电压相等而都是0.1V，因此，该电压成为NMOS晶体管N1与NMOS晶体管LN2的阈值电压差(成为0.5V-0.2V＝0.3V)。根据该电压，电阻R1流过恒定电流。该恒定电流由电流镜电路(未图示)等被取出到恒流电路之外。
若设NMOS晶体管N1中的阈值电压为Vt1，设过驱动电压为Vo1，设栅-源间电压为Vgs1，设NMOS晶体管LN2中的阈值电压为Vt2，设过驱动电压为Vo2，设栅-源间电压为Vgs2，则在电阻R1上产生的电压Vref可通过
Vref＝Vgs1-Vgs2＝(Vo1+Vt1)-(Vo2+Vt2).........(1)
算出，由于NMOS晶体管N1和NMOS晶体管LN2的过驱动电压相等，因此，该电压Vref可通过
Vref＝Vt1-Vt2           .........(2)
算出。
在一般的半导体器件的制造工艺中，NMOS晶体管N1与NMOS晶体管LN2的阈值电压差的制造偏差很小。此外，由于温度变化而引起的NMOS晶体管N1和NMOS晶体管LN2的阈值电压的变化大致相等，因此，即使温度变化，NMOS晶体管N1与NMOS晶体管LN2的阈值电压差也几乎没有变化。
此处，假定由于半导体器件的制造偏差，使NMOS晶体管N1和NMOS晶体管LN2的K值存在偏差。此外，假设由于温度变化，也使NMOS晶体管N1和NMOS晶体管LN2的K值发生变化。
此时，由于随着K值的偏差(变化)，NMOS晶体管N1和NMOS晶体管LN2的过驱动电压同样地产生偏差(变化)，因此，NMOS晶体管N1与NMOS晶体管LN2的过驱动电压差几乎不会偏离0V(几乎不会从0V变化)。因此，在电阻R1上产生的电压始终成为NMOS晶体管N1与NMOS晶体管LN2的阈值电压差，保持为0.3V。基于该电压，电阻R1流过恒定电流。该恒定电流由电流镜电路(未图示)等被取出到恒流电路之外。
这样，即使由于半导体器件的制造偏差而使NMOS晶体管N1和NMOS晶体管LN2的K值产生偏差，NMOS晶体管N1与NMOS晶体管LN2的栅-源间电压差和过驱动电压差也几乎没有偏差。于是，在电阻R1上产生的电压始终成为NMOS晶体管N1与NMOS晶体管LN2的阈值电压差，由于在电阻R1上产生的电压几乎没有偏差，因此，恒流电路的恒定电流也几乎没有偏差。
此外，即使由于温度变化而NMOS晶体管N1和NMOS晶体管LN2的K值发生变化，NMOS晶体管N1与NMOS晶体管LN2的栅-源间电压差和过驱动电压差也几乎没有变化。于是，在电阻R1上产生的电压始终成为NMOS晶体管N1与NMOS晶体管LN2的阈值电压差，由于在电阻R1上产生的电压几乎没有变化，因此，恒流电路的恒定电流也就几乎没有变化。
从而，恒流电路对于半导体器件的制造偏差或温度变化，能够流过稳定的恒定电流。
(第二实施方式)
接下来，对第二实施方式的恒流电路的结构进行说明。图2是表示第二实施方式的恒流电路的图。
第二实施方式的恒流电路与第一实施方式相比追加了电阻R2。
电阻R2被设置在NMOS晶体管N1的栅极与漏极之间。
此处，在恒流电路中存在完全没有电流流过的情况和流过恒定电流的情况的2个稳定点，启动电路10进行工作以使恒流电路从前者的情况转移到后者的情况。具体地，当在电阻R1上流过的恒定电流未达到规定电流、PMOS晶体管P2和NMOS晶体管LN2的漏电流未达到规定电流、PMOS晶体管P2的栅电压达到或超过规定电压时，启动电路10从电源端子向NMOS晶体管LN2的栅极注入启动电流而启动恒流电路。作为其它启动方法还有：从电源端子向NMOS晶体管N1的栅极注入启动电流的方法；或者从PMOS晶体管P2的栅极向接地端子引入启动电流的方法，但是在这些启动方法中，由于NMOS晶体管N1的栅极比漏极更早地成为高电压，因此，NMOS晶体管N1的栅极上升到电源电位，漏极降低而维持在接地电压。即，NMOS晶体管N1稳定在流过大电流的状态，NMOS晶体管LN2稳定在完全没有电流流过的状态。从而，在这些启动方法中，由于在电阻R1上并不产生电压，因此恒流电路就不会流过恒定电流。但是，在本发明的启动方法中，由于NMOS晶体管N1的漏极比栅极更早地成为高电压，因此NMOS晶体管LN2稳定在电流流过的状态。从而，在本发明的启动方法中，由于在电阻R1上产生电压，因此恒流电路流过恒定电流。
此外，电阻R1～R2是多晶硅电阻，电阻R1使得产生如下电压，该电压是从NMOS晶体管N1与NMOS晶体管LN2的阈值电压差减去在电阻R2上产生的电压后所得的电压。由于电阻R1～R2的薄膜阻值为300Ω～400Ω左右，因此，对于半导体器件的制造偏差或温度变化，电阻R1～R2的阻值几乎没有变化。
接着，对恒流电路的动作进行说明。
此处，设NMOS晶体管N1的阈值电压是0.5V，NMOS晶体管LN2的阈值电压是0.1V。于是，NMOS晶体管N1与NMOS晶体管LN2的阈值电压差就成为0.4V。此外，设PMOS晶体管P2的栅-源间电压是1.0V。此时，使电源电压变低，成为1.2V，低于NMOS晶体管N1与NMOS晶体管LN2之间的阈值电压差(0.4V)与PMOS晶体管P2的栅-源间电压(1.0V)的合计电压(1.4V)。
于是，在第一实施方式中，在电阻R1上产生的电压不是电压(0.4V)而变得更低，在电阻R1上流过的电流不是恒定电流而变得更小。即，在低电源电压下，恒流电路不能工作。
但是，在第二实施方式中追加了电阻R2，电阻R1～R2分别具有第一实施方式的电阻R1的一半阻值。于是，在电阻R1～R2上分别产生NMOS晶体管N1与NMOS晶体管LN2的阈值电压差的一半的电压(0.2V)。在电阻R1上产生的电压是NMOS晶体管N1与NMOS晶体管LN2的阈值电压差的一半的电压，由于电阻R1具有第一实施方式的电阻R1的一半阻值，因此，在电阻R1上流过的电流的电流值等于在第一实施方式的电阻R1上流过的电流的电流值。即，即使在低电源电压下，恒流电路也可以工作。
这样，通过追加电阻R2而在电阻R2上产生电压，因此，与其相应，在电阻R1上产生的电压变低。从而，相应地，即使电源电压变低，恒流电路也可以工作。

Claims (3)

1.一种流过恒定电流的恒流电路，其特征在于，该恒流电路具有：
第二PMOS晶体管；
第一PMOS晶体管，其基于所述第二PMOS晶体管的漏电流而流过漏电流；
第一NMOS晶体管，在其栅极上施加基于所述第一PMOS晶体管的漏电压的电压，该第一NMOS晶体管流过与所述第一PMOS晶体管的漏电流相等的漏电流；
第二NMOS晶体管，在其栅极上施加基于所述第一NMOS晶体管的栅电压的电压，该第二NMOS晶体管流过与所述第二PMOS晶体管的漏电流相等的漏电流，具有比所述第一NMOS晶体管更低的阈值电压；
第一电阻，其设置在所述第二NMOS晶体管的源极与接地端子之间，产生基于所述第一NMOS晶体管与所述第二NMOS晶体管的阈值电压差的电压，流过所述恒定电流。
2.根据权利要求1所述的恒流电路，其特征在于，该恒流电路还具有：
第二电阻，其设置在所述第一NMOS晶体管的栅极与所述第二NMOS晶体管的栅极之间。
3.根据权利要求2所述的恒流电路，其特征在于，该恒流电路还具有：
启动电路，当所述恒定电流未达到规定的电流时，该启动电路从电源端子向所述第二NMOS晶体管的栅极注入启动电流。
CNA2009100064093A 2008-02-13 2009-02-12 恒流电路 Pending CN101510107A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008031613A JP5202980B2 (ja) 2008-02-13 2008-02-13 定電流回路
JP2008031613 2008-02-13

Publications (1)

Publication Number Publication Date
CN101510107A true CN101510107A (zh) 2009-08-19

Family

ID=40938360

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2009100064093A Pending CN101510107A (zh) 2008-02-13 2009-02-12 恒流电路

Country Status (5)

Country Link
US (1) US7973525B2 (zh)
JP (1) JP5202980B2 (zh)
KR (1) KR101489006B1 (zh)
CN (1) CN101510107A (zh)
TW (1) TWI461879B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270864A (zh) * 2010-06-04 2011-12-07 精工电子有限公司 电池状态监视电路和电池装置
CN103163934A (zh) * 2011-12-15 2013-06-19 精工电子有限公司 基准电流产生电路以及基准电压产生电路
CN107228967A (zh) * 2016-03-25 2017-10-03 精工半导体有限公司 电流检测电路
JP2020101572A (ja) * 2020-04-03 2020-07-02 エイブリック株式会社 電流検出回路
CN111831049A (zh) * 2019-04-17 2020-10-27 艾普凌科有限公司 恒流电路及半导体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7999529B2 (en) * 2009-02-27 2011-08-16 Sandisk 3D Llc Methods and apparatus for generating voltage references using transistor threshold differences
JP2011118532A (ja) * 2009-12-01 2011-06-16 Seiko Instruments Inc 定電流回路
JP5706653B2 (ja) * 2010-09-14 2015-04-22 セイコーインスツル株式会社 定電流回路
KR20150019000A (ko) 2013-08-12 2015-02-25 삼성디스플레이 주식회사 기준 전류 생성 회로 및 이의 구동 방법
JP6416650B2 (ja) * 2015-02-06 2018-10-31 エイブリック株式会社 定電圧回路及び発振装置
JP2016162216A (ja) * 2015-03-02 2016-09-05 エスアイアイ・セミコンダクタ株式会社 基準電圧回路
JP7158218B2 (ja) * 2018-09-07 2022-10-21 エイブリック株式会社 定電流回路
DE112020006949T5 (de) * 2020-03-24 2023-01-26 Mitsubishi Electric Corporation Bias-Schaltung, Sensorvorrichtung und drahtlose Sensorvorrichtung
CN113568460B (zh) * 2020-04-29 2022-11-18 无锡华润上华科技有限公司 偏置电流产生电路及闪存

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5180967A (en) * 1990-08-03 1993-01-19 Oki Electric Industry Co., Ltd. Constant-current source circuit having a mos transistor passing off-heat current
JPH06152272A (ja) * 1992-10-29 1994-05-31 Toshiba Corp 定電流回路
CN101013332A (zh) * 2006-11-24 2007-08-08 华中科技大学 一种超低电压参考源

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6388620A (ja) * 1986-10-01 1988-04-19 Hitachi Ltd 定電流回路
JP2803291B2 (ja) 1990-02-15 1998-09-24 日本電気株式会社 バイアス回路
JPH0934573A (ja) * 1995-07-21 1997-02-07 Fuji Electric Co Ltd 起動回路
TWI267718B (en) * 2005-05-10 2006-12-01 Univ Nat Chunghsing Band-gap reference voltage circuit
JP2007065831A (ja) * 2005-08-30 2007-03-15 Sanyo Electric Co Ltd 定電流回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5180967A (en) * 1990-08-03 1993-01-19 Oki Electric Industry Co., Ltd. Constant-current source circuit having a mos transistor passing off-heat current
JPH06152272A (ja) * 1992-10-29 1994-05-31 Toshiba Corp 定電流回路
CN101013332A (zh) * 2006-11-24 2007-08-08 华中科技大学 一种超低电压参考源

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270864A (zh) * 2010-06-04 2011-12-07 精工电子有限公司 电池状态监视电路和电池装置
CN102270864B (zh) * 2010-06-04 2015-06-24 精工电子有限公司 电池状态监视电路和电池装置
CN103163934A (zh) * 2011-12-15 2013-06-19 精工电子有限公司 基准电流产生电路以及基准电压产生电路
CN107228967A (zh) * 2016-03-25 2017-10-03 精工半导体有限公司 电流检测电路
KR20170113198A (ko) * 2016-03-25 2017-10-12 에스아이아이 세미컨덕터 가부시키가이샤 전류 검출 회로
CN107228967B (zh) * 2016-03-25 2020-11-17 艾普凌科有限公司 电流检测电路
KR102195985B1 (ko) 2016-03-25 2020-12-29 에이블릭 가부시키가이샤 전류 검출 회로
TWI728075B (zh) * 2016-03-25 2021-05-21 日商艾普凌科有限公司 電流檢測電路
CN111831049A (zh) * 2019-04-17 2020-10-27 艾普凌科有限公司 恒流电路及半导体装置
JP2020101572A (ja) * 2020-04-03 2020-07-02 エイブリック株式会社 電流検出回路

Also Published As

Publication number Publication date
TW200941178A (en) 2009-10-01
JP5202980B2 (ja) 2013-06-05
JP2009193211A (ja) 2009-08-27
US20090201006A1 (en) 2009-08-13
KR20090087830A (ko) 2009-08-18
US7973525B2 (en) 2011-07-05
KR101489006B1 (ko) 2015-02-02
TWI461879B (zh) 2014-11-21

Similar Documents

Publication Publication Date Title
CN101510107A (zh) 恒流电路
TWI493318B (zh) Internal supply voltage generation circuit
US7215183B2 (en) Reference voltage generator circuit
CN104601163B (zh) 体偏置控制电路
CN101876836A (zh) 参考电压产生电路
CN106200735B (zh) 负基准电压产生电路及负基准电压产生系统
JP2005148942A (ja) 定電圧回路
JP2009201175A (ja) 電源回路
CN104571251A (zh) 基准电压产生装置
CN108594924A (zh) 一种超低功耗全cmos亚阈工作的带隙基准电压电路
CN103440009B (zh) 一种启动电路及带该启动电路的稳压电路
CN103440011B (zh) 具有压差补偿的线性恒流源电路
CN102385413A (zh) 低压带隙基准电压产生电路
CN102981537B (zh) 一种带反馈电路的高压稳压电路
JP2008152632A (ja) 基準電圧発生回路
CN105929886A (zh) 基准电压电路以及电子设备
CN202257343U (zh) 低压带隙基准电压产生电路
JP2010198092A (ja) 定電流回路
US9229467B2 (en) Bandgap reference circuit and related method
CN112803762B (zh) 一种低压供电使能控制电路、使能模块及低压控制芯片
JP2006260209A (ja) 電圧制御電圧源
TWI395079B (zh) 具限流機制之低壓降穩壓器
CN203465628U (zh) 具有压差补偿的线性恒流源电路
US8692589B2 (en) Semiconductor element driving circuit and semiconductor device
CN101581948B (zh) 基准电压发生电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20090819