JP5706653B2 - 定電流回路 - Google Patents
定電流回路 Download PDFInfo
- Publication number
- JP5706653B2 JP5706653B2 JP2010205700A JP2010205700A JP5706653B2 JP 5706653 B2 JP5706653 B2 JP 5706653B2 JP 2010205700 A JP2010205700 A JP 2010205700A JP 2010205700 A JP2010205700 A JP 2010205700A JP 5706653 B2 JP5706653 B2 JP 5706653B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- type mos
- conductivity type
- power supply
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000004048 modification Effects 0.000 description 18
- 238000012986 modification Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 13
- 230000007423 decrease Effects 0.000 description 5
- 229920006395 saturated elastomer Polymers 0.000 description 3
- NAWXUBYGYWOOIX-SFHVURJKSA-N (2s)-2-[[4-[2-(2,4-diaminoquinazolin-6-yl)ethyl]benzoyl]amino]-4-methylidenepentanedioic acid Chemical compound C1=CC2=NC(N)=NC(N)=C2C=C1CCC1=CC=C(C(=O)N[C@@H](CC(=C)C(O)=O)C(O)=O)C=C1 NAWXUBYGYWOOIX-SFHVURJKSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
本発明は、定電流回路に関する。
従来の定電流回路について説明する。図１３は、従来の定電流回路を示す図である。
抵抗５４に流れる電流Ｉｒｅｆが増加すると、抵抗５４に発生する電圧が高くなるので、ＮＭＯＳトランジスタ５２のゲート・ソース間電圧が高くなり、ＮＭＯＳトランジスタ５２のコンダクタンスが大きくなる。すると、ＮＭＯＳトランジスタ５３のゲート電圧が低くなるので、ＮＭＯＳトランジスタ５３のゲート・ソース間電圧が低くなり、ＮＭＯＳトランジスタ５３のコンダクタンスが小さくなる。よって、電流Ｉｒｅｆが少なくなる。抵抗５４に流れる電流Ｉｒｅｆが減少すると、同様にＮＭＯＳトランジスタ５２とＮＭＯＳトランジスタ５３の動作によって、電流Ｉｒｅｆが多くなる。従来の定電流回路は、上述のように動作して、電流Ｉｒｅｆが一定になる（例えば、特許文献１参照）。
抵抗５４に流れる電流Ｉｒｅｆが増加すると、抵抗５４に発生する電圧が高くなるので、ＮＭＯＳトランジスタ５２のゲート・ソース間電圧が高くなり、ＮＭＯＳトランジスタ５２のコンダクタンスが大きくなる。すると、ＮＭＯＳトランジスタ５３のゲート電圧が低くなるので、ＮＭＯＳトランジスタ５３のゲート・ソース間電圧が低くなり、ＮＭＯＳトランジスタ５３のコンダクタンスが小さくなる。よって、電流Ｉｒｅｆが少なくなる。抵抗５４に流れる電流Ｉｒｅｆが減少すると、同様にＮＭＯＳトランジスタ５２とＮＭＯＳトランジスタ５３の動作によって、電流Ｉｒｅｆが多くなる。従来の定電流回路は、上述のように動作して、電流Ｉｒｅｆが一定になる（例えば、特許文献１参照）。
ここで、電源電圧をＶＤＤとし、ＰＭＯＳトランジスタ５１のゲート・ソース間電圧をＶｇｓｐとし、ＮＭＯＳトランジスタ５３のドレイン・ソース間電圧をＶｄｓｎとし、ＮＭＯＳトランジスタ５２のゲート・ソース間電圧をＶｇｓｎとする。すると、従来の技術では、定電流回路の動作のために以下の式（３１）が満たされる必要がある。
ＶＤＤ＞｜Ｖｇｓｐ｜＋Ｖｄｓｎ＋Ｖｇｓｎ・・・（３１）
この式（３１）から、例えば、ゲート・ソース間電圧｜Ｖｇｓｐ｜及びゲート・ソース間電圧Ｖｇｓｎを０．７Ｖとし、ドレイン・ソース間電圧Ｖｄｓｎを０．２Ｖとすると、１．６Ｖよりも高い電源電圧ＶＤＤが定電流回路の動作のために必要になる。つまり、最低動作電源電圧は、１．６Ｖである。
ＶＤＤ＞｜Ｖｇｓｐ｜＋Ｖｄｓｎ＋Ｖｇｓｎ・・・（３１）
この式（３１）から、例えば、ゲート・ソース間電圧｜Ｖｇｓｐ｜及びゲート・ソース間電圧Ｖｇｓｎを０．７Ｖとし、ドレイン・ソース間電圧Ｖｄｓｎを０．２Ｖとすると、１．６Ｖよりも高い電源電圧ＶＤＤが定電流回路の動作のために必要になる。つまり、最低動作電源電圧は、１．６Ｖである。
本発明は、上記課題に鑑みてなされ、より低い電源電圧で動作できる定電流回路を提供する。
本発明は、上記課題を解決するため、以下のような構成の定電流回路とした。
ドレインが第一電源端子に接続される、電流源である第一のディプレッション型第二導電型ＭＯＳトランジスタと、入力側のトランジスタであって、ソースが第二電源端子に接続される第一の第二導電型ＭＯＳトランジスタと、出力側のトランジスタであって、ソースが前記第二電源端子に接続される第二の第二導電型ＭＯＳトランジスタと、を備え、前記第一のディプレッション型第二導電型ＭＯＳトランジスタの流す電流をミラーする第一のカレントミラー回路と、入力側のトランジスタであって、ソースが前記第一電源端子に接続される第一の第一導電型ＭＯＳトランジスタと、出力側のトランジスタであって、ソースが前記第一電源端子に接続される第二の第一導電型ＭＯＳトランジスタと、を備え、前記第一のカレントミラー回路の流す電流をミラーする第二のカレントミラー回路と、前記第一のディプレッション型第二導電型ＭＯＳトランジスタのソースと前記第一の第二導電型ＭＯＳトランジスタのドレインの間に設けられた抵抗と、ゲートが前記抵抗の一方の端子と接続され、ソースが前記第二電源端子に接続され、ドレインが前記第二のカレントミラー回路の出力端子に接続された第三の第二導電型ＭＯＳトランジスタと、を備え、前記第一の第二導電型ＭＯＳトランジスタのゲートが前記抵抗の他方の端子と接続され、前記第一のディプレッション型第二導電型ＭＯＳトランジスタのゲートが前記第二のカレントミラー回路の出力端子に接続されたことを特徴とする定電流回路。
ドレインが第一電源端子に接続される、電流源である第一のディプレッション型第二導電型ＭＯＳトランジスタと、入力側のトランジスタであって、ソースが第二電源端子に接続される第一の第二導電型ＭＯＳトランジスタと、出力側のトランジスタであって、ソースが前記第二電源端子に接続される第二の第二導電型ＭＯＳトランジスタと、を備え、前記第一のディプレッション型第二導電型ＭＯＳトランジスタの流す電流をミラーする第一のカレントミラー回路と、入力側のトランジスタであって、ソースが前記第一電源端子に接続される第一の第一導電型ＭＯＳトランジスタと、出力側のトランジスタであって、ソースが前記第一電源端子に接続される第二の第一導電型ＭＯＳトランジスタと、を備え、前記第一のカレントミラー回路の流す電流をミラーする第二のカレントミラー回路と、前記第一のディプレッション型第二導電型ＭＯＳトランジスタのソースと前記第一の第二導電型ＭＯＳトランジスタのドレインの間に設けられた抵抗と、ゲートが前記抵抗の一方の端子と接続され、ソースが前記第二電源端子に接続され、ドレインが前記第二のカレントミラー回路の出力端子に接続された第三の第二導電型ＭＯＳトランジスタと、を備え、前記第一の第二導電型ＭＯＳトランジスタのゲートが前記抵抗の他方の端子と接続され、前記第一のディプレッション型第二導電型ＭＯＳトランジスタのゲートが前記第二のカレントミラー回路の出力端子に接続されたことを特徴とする定電流回路。
また、ドレインが第一電源端子に接続される、電流源である第一のディプレッション型第二導電型ＭＯＳトランジスタと、入力側のトランジスタであって、ソースが第二電源端子に接続される第一の第二導電型ＭＯＳトランジスタと、出力側のトランジスタであって、ソースが前記第二電源端子に接続される第二の第二導電型ＭＯＳトランジスタと、を備え、前記第一のディプレッション型第二導電型ＭＯＳトランジスタの流す電流をミラーする第一のカレントミラー回路と、前記第一のディプレッション型第二導電型ＭＯＳトランジスタのソースと前記第一の第二導電型ＭＯＳトランジスタのドレインの間に設けられた抵抗と、
ゲートが前記抵抗の一方の端子と接続され、ソースが前記第二電源端子に接続された第三の第二導電型ＭＯＳトランジスタと、入力側のトランジスタであって、ソースが前記第一電源端子に接続される第一の第一導電型ＭＯＳトランジスタと、出力側のトランジスタであって、ソースが前記第一電源端子に接続される第二の第一導電型ＭＯＳトランジスタと、を備え、前記第三の第二導電型ＭＯＳトランジスタの流す電流をミラーする第二のカレントミラー回路と、を備え、前記第一の第二導電型ＭＯＳトランジスタのゲートが前記抵抗の他方の端子と接続され、前記第一のディプレッション型第二導電型ＭＯＳトランジスタのゲートが前記第二のカレントミラー回路の出力端子に接続されたことを特徴とする定電流回路。
ゲートが前記抵抗の一方の端子と接続され、ソースが前記第二電源端子に接続された第三の第二導電型ＭＯＳトランジスタと、入力側のトランジスタであって、ソースが前記第一電源端子に接続される第一の第一導電型ＭＯＳトランジスタと、出力側のトランジスタであって、ソースが前記第一電源端子に接続される第二の第一導電型ＭＯＳトランジスタと、を備え、前記第三の第二導電型ＭＯＳトランジスタの流す電流をミラーする第二のカレントミラー回路と、を備え、前記第一の第二導電型ＭＯＳトランジスタのゲートが前記抵抗の他方の端子と接続され、前記第一のディプレッション型第二導電型ＭＯＳトランジスタのゲートが前記第二のカレントミラー回路の出力端子に接続されたことを特徴とする定電流回路。
上述のように構成した本発明の定電流回路は、電源電圧が第一のディプレッション型第二導電型ＭＯＳトランジスタのドレイン・ソース間電圧と第二の第二導電型ＭＯＳトランジスタのゲート・ソース間電圧の和の電圧よりも高ければ動作する。従って、本発明の定電流回路は、従来の定電流回路と比較して最低動作電圧が低い、と言う効果がある。
以下、本発明の実施形態を、図面を参照して説明する。
まず、定電流回路の構成について説明する。図１は、本実施形態の定電流回路を示す図である。
まず、定電流回路の構成について説明する。図１は、本実施形態の定電流回路を示す図である。
本実施形態の定電流回路は、ディプレッション型ＮＭＯＳトランジスタ１０、ＮＭＯＳトランジスタ１１及び１２、ＰＭＯＳトランジスタ１３及び１４、ＮＭＯＳトランジスタ１５、及び、抵抗２０を備える。
ＮＭＯＳトランジスタ１１のゲートは、ドレインと抵抗２０の一端とＮＭＯＳトランジスタ１２のゲートとに接続され、ソースは、接地端子に接続される。ＮＭＯＳトランジスタ１１は、飽和結線される。ＮＭＯＳトランジスタ１２のソースは、接地端子に接続される。ＰＭＯＳトランジスタ１３のゲートは、ドレインとＰＭＯＳトランジスタ１４のゲートとＮＭＯＳトランジスタ１２のドレインとに接続され、ソースは、電源端子に接続される。ＰＭＯＳトランジスタ１３は、飽和結線される。ＰＭＯＳトランジスタ１４のソースは、電源端子に接続され、ドレインは、ディプレッション型ＮＭＯＳトランジスタ１０のゲートとＮＭＯＳトランジスタ１５のドレインとに接続される。ＮＭＯＳトランジスタ１５のゲートは、ディプレッション型ＮＭＯＳトランジスタ１０のソースと抵抗２０の他端に接続され、ソースは、接地端子に接続される。ディプレッション型ＮＭＯＳトランジスタ１０のドレインは、電源端子に接続される。
なお、ＰＭＯＳトランジスタ１３及び１４はカレントミラー回路を構成し、ＰＭＯＳトランジスタ１３のドレインがカレントミラー回路の入力端子であり、ＰＭＯＳトランジスタ１４のドレインがカレントミラー回路の出力端子である。また、ＮＭＯＳトランジスタ１１及び１２はカレントミラー回路を構成し、ＮＭＯＳトランジスタ１１のドレインがカレントミラー回路の入力端子であり、ＮＭＯＳトランジスタ１２のドレインがカレントミラー回路の出力端子である。
次に、本実施形態の定電流回路の動作について説明する。
電源が投入されると、ディプレッション型ＮＭＯＳトランジスタ１０のゲート・ソース間電圧はほぼ０Ｖであるので、ディプレッション型ＮＭＯＳトランジスタ１０はドレイン電流を流す。このドレイン電流は、定電流回路を起動する。よって、定電流回路を起動するための起動回路は、定電流回路に不要になる。
電源が投入されると、ディプレッション型ＮＭＯＳトランジスタ１０のゲート・ソース間電圧はほぼ０Ｖであるので、ディプレッション型ＮＭＯＳトランジスタ１０はドレイン電流を流す。このドレイン電流は、定電流回路を起動する。よって、定電流回路を起動するための起動回路は、定電流回路に不要になる。
電源電圧をＶＤＤとし、ディプレッション型ＮＭＯＳトランジスタ１０のドレイン・ソース間電圧をＶｄｓ１０とし、ＮＭＯＳトランジスタ１５のゲート・ソース間電圧をＶｇｓ１５とする。すると、定電流回路の動作のために以下の式（１）が満たされる必要がある。
〔数１〕
ＶＤＤ＞Ｖｄｓ１０＋Ｖｇｓ１５・・・（１）
この式（１）から、例えば、ドレイン・ソース間電圧Ｖｄｓ１０を０．２Ｖとし、ゲート・ソース間電圧Ｖｇｓ１５を０．７Ｖとすると、０．９Ｖよりも高い電源電圧ＶＤＤが定電流回路の動作のために必要になる。つまり、最低動作電源電圧は、０．９Ｖである。この最低動作電源電圧は、従来の技術での最低動作電源電圧よりも低い。
〔数１〕
ＶＤＤ＞Ｖｄｓ１０＋Ｖｇｓ１５・・・（１）
この式（１）から、例えば、ドレイン・ソース間電圧Ｖｄｓ１０を０．２Ｖとし、ゲート・ソース間電圧Ｖｇｓ１５を０．７Ｖとすると、０．９Ｖよりも高い電源電圧ＶＤＤが定電流回路の動作のために必要になる。つまり、最低動作電源電圧は、０．９Ｖである。この最低動作電源電圧は、従来の技術での最低動作電源電圧よりも低い。
ＮＭＯＳトランジスタ１５の閾値電圧がＮＭＯＳトランジスタ１１の閾値電圧よりも高く回路設計されることにより、及び／または、ＮＭＯＳトランジスタ１５のドライブ能力がＮＭＯＳトランジスタ１１のドライブ能力よりも低く回路設計されることにより、ＮＭＯＳトランジスタ１５のゲート・ソース間電圧はＮＭＯＳトランジスタ１１のゲート・ソース間電圧よりも高く回路設計される。ＮＭＯＳトランジスタ１５とＮＭＯＳトランジスタ１１とのゲート・ソース間電圧の差分電圧が、抵抗２０に発生する。この差分電圧及び抵抗２０の抵抗値に基づき、抵抗２０は電流Ｉｒｅｆを流す。ＮＭＯＳトランジスタ１１及び１２によるカレントミラー回路及びＰＭＯＳトランジスタ１３及び１４によるカレントミラー回路は、電流Ｉｒｅｆに基づいた電流をＮＭＯＳトランジスタ１５のドレインに流す。
ディプレッション型ＮＭＯＳトランジスタ１０及びＮＭＯＳトランジスタ１５は、共同し、電流ＩｒｅｆとＮＭＯＳトランジスタ１５のドレイン電流とが所望の電流比になるよう動作している。具体的には、抵抗２０に流れる電流Ｉｒｅｆが多くなってしまう場合、抵抗２０に発生する電圧が高くなり、電圧ＶＡも高くなる。すると、ＮＭＯＳトランジスタ１５のゲート・ソース間電圧も高くなり、ＮＭＯＳトランジスタ１５のコンダクタンスが大きくなる。すると、ディプレッション型ＮＭＯＳトランジスタ１０のゲート電圧が低くなり、ディプレッション型ＮＭＯＳトランジスタ１０のゲート・ソース間電圧も低くなり、ディプレッション型ＮＭＯＳトランジスタ１０のコンダクタンスが小さくなる。すると、電圧ＶＡが低くなるので、電流Ｉｒｅｆが少なくなる。抵抗２０に流れる電流Ｉｒｅｆが少なくなってしまう場合、前述のように、電流Ｉｒｅｆが多くなる。このようにして、電流Ｉｒｅｆは一定になる。
次に、ディプレッション型ＮＭＯＳトランジスタ１０と抵抗２０とＮＭＯＳトランジスタ１１とに流れる電流Ｉｒｅｆについて説明する。
ここで、抵抗２０の他端の電圧をＶＡとし、抵抗２０の一端の電圧をＶＢとし、抵抗２０の抵抗値をＲｂとする。すると、下記の式（２）が成立する。
［ディプレッション型ＮＭＯＳトランジスタ１０が強反転動作し、他のトランジスタも強反転動作する時］
ＭＯＳトランジスタの、ゲート・ソース間電圧をＶｇｓとし、ドレイン電流をＩとし、閾値電圧をＶｔｈとし、移動度をμnとし、単位面積あたりのゲート絶縁膜容量をＣOXとし、ゲート幅をＷとし、ゲート長をＬとする。すると、下記の式（３）が成立する。
ＭＯＳトランジスタの、ゲート・ソース間電圧をＶｇｓとし、ドレイン電流をＩとし、閾値電圧をＶｔｈとし、移動度をμnとし、単位面積あたりのゲート絶縁膜容量をＣOXとし、ゲート幅をＷとし、ゲート長をＬとする。すると、下記の式（３）が成立する。
ＮＭＯＳトランジスタ１１のドレイン電流をＩ１１とし、閾値電圧をＶｔｈ１１とし、ＮＭＯＳトランジスタ１５のドレイン電流をＩ１５とし、閾値電圧をＶｔｈ１５とする。すると、式（２）及び（３）から、下記の式（４）が成立する。
ここで、下記の式（５）及びＶｔｈ１５＞Ｖｔｈ１１が成立する場合、式（４）から、下記の式（６）が成立する。
この時、ＮＭＯＳトランジスタ１１及びＮＭＯＳトランジスタ１５は同一極性のトランジスタであるので、閾値電圧Ｖｔｈ１１及び閾値電圧Ｖｔｈ１５の温度特性はほぼ等しい。よって、（Ｖｔｈ１５−Ｖｔｈ１１）の温度係数はほぼ０になる。ここで、抵抗値Ｒｂの温度係数が０である抵抗２０が使用されるとすると、電流Ｉｒｅｆの温度係数もほぼ０になる。また、式（６）から、電流Ｉｒｅｆは、電源電圧ＶＤＤに依存しない。
また、Ｖｔｈ１５−Ｖｔｈ１１＝０、Ｉｒｅｆ＝Ｉ１１＝Ｉ１５、β１５＝β、β１１＝αβ（αは、α＞１の定数）が成立する場合、式（４）から、下記の式（７）が成立する。式（７）から、下記の式（８）が成立する。式（８）から、下記の式（９）が成立する。
この時、抵抗値Ｒｂの温度特性がβの温度特性を打ち消すことができる抵抗２０が使用されるとすると、電流Ｉｒｅｆの温度係数も０になる。また、式（９）から、電流Ｉｒｅｆは、電源電圧ＶＤＤに依存しない。
［ディプレッション型ＮＭＯＳトランジスタ１０が強反転動作し、他のトランジスタが弱反転動作する時］
ＭＯＳトランジスタにおいて、スロープファクタをｎとし、ボルツマン係数をｋとし、温度をＴとし、電子電荷をｑとし、プロセス依存のパラメータをＩ0とする。すると、下記の式（１０）が成立する。
ＭＯＳトランジスタにおいて、スロープファクタをｎとし、ボルツマン係数をｋとし、温度をＴとし、電子電荷をｑとし、プロセス依存のパラメータをＩ0とする。すると、下記の式（１０）が成立する。
式（２）及び（１１）から、下記の式（１１）が成立する。
ここで、下記の式（１２）とＶｔｈ１５＞Ｖｔｈ１１が成立する場合、式（１１）から、下記の式（１３）が成立する。
この時、他のトランジスタが強反転動作する時と同様に、電流Ｉｒｅｆの温度係数はほぼ０になる。また、式（１３）から、電流Ｉｒｅｆは、電源電圧ＶＤＤに依存しない。
また、Ｖｔｈ１５−Ｖｔｈ１１＝０、Ｉｒｅｆ＝Ｉ１１＝γＩ１５（γ＞０）が成立する場合、式（１１）から、下記の式（１４）が成立する。
この時、抵抗値Ｒｂの温度特性が式（１４）の分子の温度特性を打ち消すことができる抵抗２０が使用されるとすると、電流Ｉｒｅｆの温度係数も０になる。また、式（１４）から、電流Ｉｒｅｆは、電源電圧ＶＤＤに依存しない。
このようにすると、電源電圧ＶＤＤがディプレッション型ＮＭＯＳトランジスタ１０のドレイン・ソース間電圧Ｖｄｓ１０とＮＭＯＳトランジスタ１５のゲート・ソース間電圧Ｖｇｓ１５との加算電圧よりも高ければ、定電流回路は動作できる。定電流回路の電源電圧ＶＤＤとして、１つのドレイン・ソース間電圧と１つのゲート・ソース間電圧との加算電圧が必要になり、１つのドレイン・ソース間電圧と２つのゲート・ソース間電圧との加算電圧は必要ならないので、定電流回路の最低動作電源電圧が低くなる。
また、上述のように構成した定電流回路は、定電流回路を起動するための起動回路を必要としない。
［変形例１］
図２は、本実施形態の定電流回路の他の例を示す図である。図１と比較し、抵抗や飽和結線されるＭＯＳトランジスタやダイオード等によって構成されるインピーダンス素子２１が追加されている。インピーダンス素子２１は、ディプレッション型ＮＭＯＳトランジスタ１０のソースと抵抗２０の他端及びＮＭＯＳトランジスタ１５のゲートの接続点との間に設けられる。
図２は、本実施形態の定電流回路の他の例を示す図である。図１と比較し、抵抗や飽和結線されるＭＯＳトランジスタやダイオード等によって構成されるインピーダンス素子２１が追加されている。インピーダンス素子２１は、ディプレッション型ＮＭＯＳトランジスタ１０のソースと抵抗２０の他端及びＮＭＯＳトランジスタ１５のゲートの接続点との間に設けられる。
このような構成にすると、インピーダンス素子２１に電流Ｉｒｅｆよる電圧が発生するので、ディプレッション型ＮＭＯＳトランジスタ１０のソース及びゲートの電圧は、図１の回路よりも高くなる。従って、ＮＭＯＳトランジスタ１５のドレイン・ソース間電圧が高くなり、ＮＭＯＳトランジスタ１５が飽和動作しやすくなる。
［変形例２］
図３は、本実施形態の定電流回路の他の例を示す図である。図１と比較し、ＮＭＯＳトランジスタ１２のカスコード回路として、ディプレッション型ＮＭＯＳトランジスタ２２が追加されている。ディプレッション型ＮＭＯＳトランジスタ２２のゲートは接地端子に接続され、ソースはＮＭＯＳトランジスタ１２のドレインに接続され、ドレインはＰＭＯＳトランジスタ１３のドレインに接続される。
図３は、本実施形態の定電流回路の他の例を示す図である。図１と比較し、ＮＭＯＳトランジスタ１２のカスコード回路として、ディプレッション型ＮＭＯＳトランジスタ２２が追加されている。ディプレッション型ＮＭＯＳトランジスタ２２のゲートは接地端子に接続され、ソースはＮＭＯＳトランジスタ１２のドレインに接続され、ドレインはＰＭＯＳトランジスタ１３のドレインに接続される。
このような回路構成にすると、電源電圧ＶＤＤが変動し、ＰＭＯＳトランジスタ１３のドレイン電圧も変動しても、ＮＭＯＳトランジスタ１２のドレイン電圧は変動しにくい。従って、ＮＭＯＳトランジスタ１１及び１２によるカレントミラー回路は、所望の電流比が維持される。なお、他の回路構成においても、ＮＭＯＳトランジスタ１２のドレインにカスコード回路を追加しても良い。
［変形例３］
図４は、本実施形態の定電流回路の他の例を示す図である。図１と比較し、ディプレッション型ＮＭＯＳトランジスタ１０のゲートがＰＭＯＳトランジスタ１３のドレインに接続され、ＰＭＯＳトランジスタ１３及び１４のゲートがＰＭＯＳトランジスタ１４のドレインに接続されている。
図４は、本実施形態の定電流回路の他の例を示す図である。図１と比較し、ディプレッション型ＮＭＯＳトランジスタ１０のゲートがＰＭＯＳトランジスタ１３のドレインに接続され、ＰＭＯＳトランジスタ１３及び１４のゲートがＰＭＯＳトランジスタ１４のドレインに接続されている。
このように接続すると、電流ＩｒｅｆがミラーされたＮＭＯＳトランジスタ１２の電流と、電圧ＶＡによってＮＭＯＳトランジスタ１５が流す電流がミラーされたＰＭＯＳトランジスタ１３が流す電流の関係によって、ディプレッション型ＮＭＯＳトランジスタ１０のゲートの電圧が制御される。そして、変形例３の回路は電流Ｉｒｅｆが変化しても、他の例と同様に、電流Ｉｒｅｆが一定になるように動作する。
［変形例４］
図５は、本実施形態の定電流回路の他の例を示す図である。図４と比較し、インピーダンス素子２１が追加されている。インピーダンス素子２１は、ディプレッション型ＮＭＯＳトランジスタ１０のソースと抵抗２０の他端及びＮＭＯＳトランジスタ１５のゲートの接続点との間に設けられる。このようにすると、変形例１と同様に、ＮＭＯＳトランジスタ１５が飽和動作しやすくなる。
図５は、本実施形態の定電流回路の他の例を示す図である。図４と比較し、インピーダンス素子２１が追加されている。インピーダンス素子２１は、ディプレッション型ＮＭＯＳトランジスタ１０のソースと抵抗２０の他端及びＮＭＯＳトランジスタ１５のゲートの接続点との間に設けられる。このようにすると、変形例１と同様に、ＮＭＯＳトランジスタ１５が飽和動作しやすくなる。
［変形例５］
図６は、本実施形態の定電流回路の他の例を示す図である。図４と比較し、ＮＭＯＳトランジスタ１５のカスコード回路として、ディプレッション型ＮＭＯＳトランジスタ２２が追加されている。ディプレッション型ＮＭＯＳトランジスタ２２のゲートは接地端子に接続され、ソースはＮＭＯＳトランジスタ１５のドレインに接続され、ドレインはＰＭＯＳトランジスタ１４のドレインに接続される。
図６は、本実施形態の定電流回路の他の例を示す図である。図４と比較し、ＮＭＯＳトランジスタ１５のカスコード回路として、ディプレッション型ＮＭＯＳトランジスタ２２が追加されている。ディプレッション型ＮＭＯＳトランジスタ２２のゲートは接地端子に接続され、ソースはＮＭＯＳトランジスタ１５のドレインに接続され、ドレインはＰＭＯＳトランジスタ１４のドレインに接続される。
このような回路構成にすると、電源電圧ＶＤＤが変動し、ＰＭＯＳトランジスタ１４のドレイン電圧も変動しても、ＮＭＯＳトランジスタ１５のドレイン電圧は変動しにくい。従って、ＮＭＯＳトランジスタ１５のドレイン電流も変動しない。なお、他の回路構成において、ＮＭＯＳトランジスタ１５のドレインにカスコード回路を追加しても良い。
［変形例６］
図７は、本実施形態の定電流回路の他の例を示す図である。図１と比較し、ＮＭＯＳトランジスタ１５のゲートがＮＭＯＳトランジスタ１１のドレインと抵抗２０との接続点に接続され、ＮＭＯＳトランジスタ１１及び１２のゲートがディプレッション型ＮＭＯＳトランジスタ１０のソースと抵抗２０との接続点に接続される。この時、ＮＭＯＳトランジスタ１５のゲート・ソース間電圧は、ＮＭＯＳトランジスタ１１のゲート・ソース間電圧よりも、図１では、高く回路設計されていたが、図７では、低く回路設計される。
図７は、本実施形態の定電流回路の他の例を示す図である。図１と比較し、ＮＭＯＳトランジスタ１５のゲートがＮＭＯＳトランジスタ１１のドレインと抵抗２０との接続点に接続され、ＮＭＯＳトランジスタ１１及び１２のゲートがディプレッション型ＮＭＯＳトランジスタ１０のソースと抵抗２０との接続点に接続される。この時、ＮＭＯＳトランジスタ１５のゲート・ソース間電圧は、ＮＭＯＳトランジスタ１１のゲート・ソース間電圧よりも、図１では、高く回路設計されていたが、図７では、低く回路設計される。
［変形例７］
図８は、本実施形態の定電流回路の他の例を示す図である。図２と比較し、変形例６と同様に、ＮＭＯＳトランジスタ１１及び１２及びＮＭＯＳトランジスタ１５のゲートの接続先が変更されている。この時、ＮＭＯＳトランジスタ１５のゲート・ソース間電圧は、ＮＭＯＳトランジスタ１１のゲート・ソース間電圧よりも、低く回路設計される。
図８は、本実施形態の定電流回路の他の例を示す図である。図２と比較し、変形例６と同様に、ＮＭＯＳトランジスタ１１及び１２及びＮＭＯＳトランジスタ１５のゲートの接続先が変更されている。この時、ＮＭＯＳトランジスタ１５のゲート・ソース間電圧は、ＮＭＯＳトランジスタ１１のゲート・ソース間電圧よりも、低く回路設計される。
［変形例８］
図９は、本実施形態の定電流回路の他の例を示す図である。図３と比較し、変形例６と同様に、ＮＭＯＳトランジスタ１１及び１２及びＮＭＯＳトランジスタ１５のゲートの接続先が変更されている。この時、ＮＭＯＳトランジスタ１５のゲート・ソース間電圧は、ＮＭＯＳトランジスタ１１のゲート・ソース間電圧よりも、低く回路設計される。
図９は、本実施形態の定電流回路の他の例を示す図である。図３と比較し、変形例６と同様に、ＮＭＯＳトランジスタ１１及び１２及びＮＭＯＳトランジスタ１５のゲートの接続先が変更されている。この時、ＮＭＯＳトランジスタ１５のゲート・ソース間電圧は、ＮＭＯＳトランジスタ１１のゲート・ソース間電圧よりも、低く回路設計される。
［変形例９］
図１０は、本実施形態の定電流回路の他の例を示す図である。図４と比較し、変形例６と同様に、ＮＭＯＳトランジスタ１１及び１２及びＮＭＯＳトランジスタ１５のゲートの接続先が変更されている。この時、ＮＭＯＳトランジスタ１５のゲート・ソース間電圧は、ＮＭＯＳトランジスタ１１のゲート・ソース間電圧よりも、低く回路設計される。
図１０は、本実施形態の定電流回路の他の例を示す図である。図４と比較し、変形例６と同様に、ＮＭＯＳトランジスタ１１及び１２及びＮＭＯＳトランジスタ１５のゲートの接続先が変更されている。この時、ＮＭＯＳトランジスタ１５のゲート・ソース間電圧は、ＮＭＯＳトランジスタ１１のゲート・ソース間電圧よりも、低く回路設計される。
［変形例１０］
図１１は、本実施形態の定電流回路の他の例を示す図である。図５と比較し、変形例６と同様に、ＮＭＯＳトランジスタ１１及び１２及びＮＭＯＳトランジスタ１５のゲートの接続先が変更されている。この時、ＮＭＯＳトランジスタ１５のゲート・ソース間電圧は、ＮＭＯＳトランジスタ１１のゲート・ソース間電圧よりも、低く回路設計される。
図１１は、本実施形態の定電流回路の他の例を示す図である。図５と比較し、変形例６と同様に、ＮＭＯＳトランジスタ１１及び１２及びＮＭＯＳトランジスタ１５のゲートの接続先が変更されている。この時、ＮＭＯＳトランジスタ１５のゲート・ソース間電圧は、ＮＭＯＳトランジスタ１１のゲート・ソース間電圧よりも、低く回路設計される。
［変形例１１］
図１２は、本実施形態の定電流回路の他の例を示す図である。図６と比較し、変形例６と同様に、ＮＭＯＳトランジスタ１１及び１２及びＮＭＯＳトランジスタ１５のゲートの接続先が変更されている。この時、ＮＭＯＳトランジスタ１５のゲート・ソース間電圧は、ＮＭＯＳトランジスタ１１のゲート・ソース間電圧よりも、低く回路設計される。
図１２は、本実施形態の定電流回路の他の例を示す図である。図６と比較し、変形例６と同様に、ＮＭＯＳトランジスタ１１及び１２及びＮＭＯＳトランジスタ１５のゲートの接続先が変更されている。この時、ＮＭＯＳトランジスタ１５のゲート・ソース間電圧は、ＮＭＯＳトランジスタ１１のゲート・ソース間電圧よりも、低く回路設計される。
１０ ディプレッション型ＮＭＯＳトランジスタ
１１、１２、１５ ＮＭＯＳトランジスタ
１３、１４ ＰＭＯＳトランジスタ
２０ 抵抗
１１、１２、１５ ＮＭＯＳトランジスタ
１３、１４ ＰＭＯＳトランジスタ
２０ 抵抗
Claims (7)
- ドレインが第一電源端子に接続される、電流源である第一のディプレッション型第二導電型ＭＯＳトランジスタと、
入力側のトランジスタであって、ソースが第二電源端子に接続される第一の第二導電型ＭＯＳトランジスタと、出力側のトランジスタであって、ソースが前記第二電源端子に接続される第二の第二導電型ＭＯＳトランジスタと、を備え、前記第一のディプレッション型第二導電型ＭＯＳトランジスタの流す電流をミラーする第一のカレントミラー回路と、
入力側のトランジスタであって、ソースが前記第一電源端子に接続される第一の第一導電型ＭＯＳトランジスタと、出力側のトランジスタであって、ソースが前記第一電源端子に接続され、ドレインが前記第一のディプレッション型第二導電型ＭＯＳトランジスタのゲートに接続される第二の第一導電型ＭＯＳトランジスタと、を備え、前記第一のカレントミラー回路の流す電流をミラーする第二のカレントミラー回路と、
前記第一のディプレッション型第二導電型ＭＯＳトランジスタのソースに一方の端子が接続され、前記第一の第二導電型ＭＯＳトランジスタのドレイン及びゲートに他方の端子が接続された抵抗と、
ゲートが前記抵抗の一方の端子と接続され、ソースが前記第二電源端子に接続され、ドレインが前記第二のカレントミラー回路の出力端子に接続された第三の第二導電型ＭＯＳトランジスタと、を備え、
前記第三の第二導電型ＭＯＳトランジスタの閾値が前記第一の第二導電型ＭＯＳトランジスタの閾値よりも高いことを特徴とする定電流回路。 - ドレインが第一電源端子に接続される、電流源である第一のディプレッション型第二導電型ＭＯＳトランジスタと、
入力側のトランジスタであって、ソースが第二電源端子に接続される第一の第二導電型ＭＯＳトランジスタと、出力側のトランジスタであって、ソースが前記第二電源端子に接続される第二の第二導電型ＭＯＳトランジスタと、を備え、前記第一のディプレッション型第二導電型ＭＯＳトランジスタの流す電流をミラーする第一のカレントミラー回路と、
前記第一のディプレッション型第二導電型ＭＯＳトランジスタのソースに一方の端子が接続され、前記第一の第二導電型ＭＯＳトランジスタのドレイン及びゲートに他方の端子が接続された抵抗と、
ゲートが前記抵抗の一方の端子と接続され、ソースが前記第二電源端子に接続された第三の第二導電型ＭＯＳトランジスタと、
入力側のトランジスタであって、ソースが前記第一電源端子に接続される第一の第一導電型ＭＯＳトランジスタと、出力側のトランジスタであって、ソースが前記第一電源端子に接続され、ドレインが前記第一のディプレッション型第二導電型ＭＯＳトランジスタのゲート及び前記第二の第二導電型ＭＯＳトランジスタのドレインに接続される第二の第一導電型ＭＯＳトランジスタと、を備え、前記第三の第二導電型ＭＯＳトランジスタの流す電流をミラーする第二のカレントミラー回路と、を備え、
前記第三の第二導電型ＭＯＳトランジスタの閾値が前記第一の第二導電型ＭＯＳトランジスタの閾値よりも高いことを特徴とする定電流回路。 - ドレインが第一電源端子に接続される、電流源である第一のディプレッション型第二導電型ＭＯＳトランジスタと、
入力側のトランジスタであって、ソースが第二電源端子に接続される第一の第二導電型ＭＯＳトランジスタと、出力側のトランジスタであって、ソースが前記第二電源端子に接続される第二の第二導電型ＭＯＳトランジスタと、を備え、前記第一のディプレッション型第二導電型ＭＯＳトランジスタの流す電流をミラーする第一のカレントミラー回路と、
入力側のトランジスタであって、ソースが前記第一電源端子に接続される第一の第一導電型ＭＯＳトランジスタと、出力側のトランジスタであって、ソースが前記第一電源端子に接続され、ドレインが前記第一のディプレッション型第二導電型ＭＯＳトランジスタのゲートに接続される第二の第一導電型ＭＯＳトランジスタと、を備え、前記第一のカレントミラー回路の流す電流をミラーする第二のカレントミラー回路と、
前記第一のディプレッション型第二導電型ＭＯＳトランジスタのソース及び前記第一の第二導電型ＭＯＳトランジスタのゲートに一方の端子が接続され、前記第一の第二導電型ＭＯＳトランジスタのドレインに他方の端子が接続された抵抗と、
ゲートが前記抵抗の他方の端子と接続され、ソースが前記第二電源端子に接続され、ドレインが前記第二のカレントミラー回路の出力端子に接続された第三の第二導電型ＭＯＳトランジスタと、を備え、
前記第一の第二導電型ＭＯＳトランジスタの閾値が前記第三の第二導電型ＭＯＳトランジスタの閾値よりも高いことを特徴とする定電流回路。 - ドレインが第一電源端子に接続される、電流源である第一のディプレッション型第二導電型ＭＯＳトランジスタと、
入力側のトランジスタであって、ソースが第二電源端子に接続される第一の第二導電型ＭＯＳトランジスタと、出力側のトランジスタであって、ソースが前記第二電源端子に接続される第二の第二導電型ＭＯＳトランジスタと、を備え、前記第一のディプレッション型第二導電型ＭＯＳトランジスタの流す電流をミラーする第一のカレントミラー回路と、
前記第一のディプレッション型第二導電型ＭＯＳトランジスタのソース及び前記第一の第二導電型ＭＯＳトランジスタのゲートに一方の端子が接続され、前記第一の第二導電型ＭＯＳトランジスタのドレインに他方の端子が接続された抵抗と、
ゲートが前記抵抗の他方の端子と接続され、ソースが前記第二電源端子に接続された第三の第二導電型ＭＯＳトランジスタと、
入力側のトランジスタであって、ソースが前記第一電源端子に接続される第一の第一導電型ＭＯＳトランジスタと、出力側のトランジスタであって、ソースが前記第一電源端子に接続され、ドレインが前記第一のディプレッション型第二導電型ＭＯＳトランジスタのゲート及び前記第二の第二導電型ＭＯＳトランジスタのドレインに接続される第二の第一導電型ＭＯＳトランジスタと、を備え、前記第三の第二導電型ＭＯＳトランジスタの流す電流をミラーする第二のカレントミラー回路と、を備え、
前記第一の第二導電型ＭＯＳトランジスタの閾値が前記第三の第二導電型ＭＯＳトランジスタの閾値よりも高いことを特徴とする定電流回路。 - 前記第一のディプレッション型第二導電型ＭＯＳトランジスタのソースと前記抵抗の間にインピーダンス素子を設けたことを特徴とする請求項１から４のいずれかに記載の定電流回路。
- 前記第二のカレントミラー回路の入力端子にカスコード回路を設けたことを特徴とする請求項１から５のいずれかに記載の定電流回路。
- 前記カスコード回路は、
ゲートを前記第二電源端子に接続される第二のディプレッション型第二導電型ＭＯＳトランジスタで構成されることを特徴とする請求項６に記載の定電流回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010205700A JP5706653B2 (ja) | 2010-09-14 | 2010-09-14 | 定電流回路 |
| US13/210,598 US8542060B2 (en) | 2010-09-14 | 2011-08-16 | Constant current circuit |
| TW100129376A TWI512424B (zh) | 2010-09-14 | 2011-08-17 | Constant current circuit |
| KR1020110089697A KR101797769B1 (ko) | 2010-09-14 | 2011-09-05 | 정전류 회로 |
| CN201110284063.0A CN102402237B (zh) | 2010-09-14 | 2011-09-14 | 恒流电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010205700A JP5706653B2 (ja) | 2010-09-14 | 2010-09-14 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012063848A JP2012063848A (ja) | 2012-03-29 |
| JP5706653B2 true JP5706653B2 (ja) | 2015-04-22 |
Family
ID=45806092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010205700A Expired - Fee Related JP5706653B2 (ja) | 2010-09-14 | 2010-09-14 | 定電流回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8542060B2 (ja) |
| JP (1) | JP5706653B2 (ja) |
| KR (1) | KR101797769B1 (ja) |
| CN (1) | CN102402237B (ja) |
| TW (1) | TWI512424B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI646658B (zh) * | 2014-05-30 | 2019-01-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
| JP2020035307A (ja) * | 2018-08-31 | 2020-03-05 | エイブリック株式会社 | 定電流回路 |
| JP6887457B2 (ja) * | 2019-03-01 | 2021-06-16 | 力晶積成電子製造股▲ふん▼有限公司Ｐｏｗｅｒｃｈｉｐ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｒｐｏｒａｔｉｏｎ | 基準電圧発生回路及び不揮発性半導体記憶装置 |
| JP2020177393A (ja) * | 2019-04-17 | 2020-10-29 | エイブリック株式会社 | 定電流回路及び半導体装置 |
| CN110320959B (zh) * | 2019-08-21 | 2020-11-06 | 上海南芯半导体科技有限公司 | 一种用于产生cmos阈值电压vth的电路与方法 |
| CN116136704A (zh) * | 2021-11-16 | 2023-05-19 | 罗姆股份有限公司 | 电流源电路 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2799535B2 (ja) | 1992-10-16 | 1998-09-17 | 三菱電機株式会社 | 基準電流発生回路 |
| US5889431A (en) * | 1997-06-26 | 1999-03-30 | The Aerospace Corporation | Current mode transistor circuit method |
| JP3500322B2 (ja) * | 1999-04-09 | 2004-02-23 | シャープ株式会社 | 定電流駆動装置および定電流駆動半導体集積回路 |
| DE19940382A1 (de) * | 1999-08-25 | 2001-03-08 | Infineon Technologies Ag | Stromquelle für niedrige Betriebsspannungen mit hohem Ausgangswiderstand |
| FR2829248B1 (fr) * | 2001-09-03 | 2004-08-27 | St Microelectronics Sa | Generateur de courant pour faible tension d'alimentation |
| JP2003273654A (ja) * | 2002-03-15 | 2003-09-26 | Seiko Epson Corp | 温度特性補償装置 |
| AU2003273348A1 (en) * | 2002-09-19 | 2004-04-08 | Atmel Corporation | Fast dynamic low-voltage current mirror with compensated error |
| US7356106B2 (en) * | 2004-09-07 | 2008-04-08 | Agency For Science, Technology And Research | Clock and data recovery circuit |
| DE102005040072B9 (de) * | 2005-08-24 | 2012-02-09 | Infineon Technologies Ag | Vorrichtung zum verpolungssicheren Versorgen einer elektronischen Komponente mit einer Zwischenspannung aus einer Versorgungsspannung |
| JP4761458B2 (ja) * | 2006-03-27 | 2011-08-31 | セイコーインスツル株式会社 | カスコード回路および半導体装置 |
| JP5202980B2 (ja) * | 2008-02-13 | 2013-06-05 | セイコーインスツル株式会社 | 定電流回路 |
| US8159206B2 (en) * | 2008-06-10 | 2012-04-17 | Analog Devices, Inc. | Voltage reference circuit based on 3-transistor bandgap cell |
| US8269478B2 (en) * | 2008-06-10 | 2012-09-18 | Analog Devices, Inc. | Two-terminal voltage regulator with current-balancing current mirror |
| JP5242367B2 (ja) * | 2008-12-24 | 2013-07-24 | セイコーインスツル株式会社 | 基準電圧回路 |
| JP5237853B2 (ja) * | 2009-02-23 | 2013-07-17 | セイコーインスツル株式会社 | 定電流回路 |
| US7999529B2 (en) * | 2009-02-27 | 2011-08-16 | Sandisk 3D Llc | Methods and apparatus for generating voltage references using transistor threshold differences |
| JP5533345B2 (ja) * | 2009-12-25 | 2014-06-25 | ミツミ電機株式会社 | 電流源回路及びそれを用いた遅延回路及び発振回路 |
| JP2012209762A (ja) * | 2011-03-30 | 2012-10-25 | Hitachi Ltd | レベル生成回路 |
-
2010
- 2010-09-14 JP JP2010205700A patent/JP5706653B2/ja not_active Expired - Fee Related
-
2011
- 2011-08-16 US US13/210,598 patent/US8542060B2/en active Active
- 2011-08-17 TW TW100129376A patent/TWI512424B/zh not_active IP Right Cessation
- 2011-09-05 KR KR1020110089697A patent/KR101797769B1/ko active IP Right Grant
- 2011-09-14 CN CN201110284063.0A patent/CN102402237B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012063848A (ja) | 2012-03-29 |
| KR101797769B1 (ko) | 2017-11-14 |
| KR20120028233A (ko) | 2012-03-22 |
| CN102402237B (zh) | 2015-09-02 |
| CN102402237A (zh) | 2012-04-04 |
| TW201224698A (en) | 2012-06-16 |
| US20120062312A1 (en) | 2012-03-15 |
| US8542060B2 (en) | 2013-09-24 |
| TWI512424B (zh) | 2015-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8358119B2 (en) | Current reference circuit utilizing a current replication circuit | |
| US7301321B1 (en) | Voltage reference circuit | |
| JP5706653B2 (ja) | 定電流回路 | |
| US7990130B2 (en) | Band gap reference voltage circuit | |
| TW421737B (en) | Reference voltage generation circuit | |
| US6570436B1 (en) | Threshold voltage-independent MOS current reference | |
| US8476967B2 (en) | Constant current circuit and reference voltage circuit | |
| JP2008108009A (ja) | 基準電圧発生回路 | |
| TW201805754A (zh) | 寬電源範圍精準啓動電流源 | |
| US10503197B2 (en) | Current generation circuit | |
| JP4477373B2 (ja) | 定電流回路 | |
| TWI769327B (zh) | 電壓調節器 | |
| JP4694942B2 (ja) | 定電流回路 | |
| US20050088247A1 (en) | Voltage-controlled oscillator | |
| JP4263056B2 (ja) | 基準電圧発生回路 | |
| US20120242317A1 (en) | Reference voltage circuit | |
| JP2023036873A (ja) | 定電流回路 | |
| US20130154604A1 (en) | Reference current generation circuit and reference voltage generation circuit | |
| US20130099769A1 (en) | Current source circuit with high order temperature compensation and current source system thereof | |
| JP5121587B2 (ja) | 基準電圧回路 | |
| JP4658838B2 (ja) | 基準電位発生回路 | |
| JP2008066649A (ja) | 電圧源回路 | |
| JP5669634B2 (ja) | 定電流回路 | |
| JP4830088B2 (ja) | 基準電圧発生回路 | |
| US20170093376A1 (en) | Current source circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130711 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140430 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140626 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150227 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5706653 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |