CN106134074B - 低噪声放大器 - Google Patents
低噪声放大器 Download PDFInfo
- Publication number
- CN106134074B CN106134074B CN201580017204.9A CN201580017204A CN106134074B CN 106134074 B CN106134074 B CN 106134074B CN 201580017204 A CN201580017204 A CN 201580017204A CN 106134074 B CN106134074 B CN 106134074B
- Authority
- CN
- China
- Prior art keywords
- transistor
- electrically connected
- grid
- source electrode
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45197—Pl types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45197—Pl types
- H03F3/45206—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/513—Indexing scheme relating to amplifiers the amplifier being made for low supply voltages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/555—A voltage generating circuit being realised for biasing different circuit elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45494—Indexing scheme relating to differential amplifiers the CSC comprising one or more potentiometers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
低噪声放大器(1)具备:接收第一及第二输入信号(VIP、VIN)的第一及第七晶体管(TR1、TR7);与它们连接的、第二及第八晶体管(TR2、TR8)、第三及第九晶体管(TR3、TR9)、第五及第十一晶体管(TR5、TR11)、以及第三电阻元件(R3);与第三及第九晶体管连接的第四及第十晶体管(TR4、TR10);与第二及第一输出端子(NON、NOP)连接的第六及第十二晶体管(TR6、TR12)以及第一及第二电阻元件(R1、R2)。
Description
技术领域
本申请涉及一种低噪声放大器,特别涉及一种减少功耗的技术。
背景技术
以往,就对用于各种电子设备等的低噪声放大器提出了提升其低噪声(noise)和低失真等特性的要求。此外,对电子设备的低功耗需求逐年上升,针对低噪声放大器的如下所述的技术的关注也在增长,该技术除了实现低噪声放大器的所述特性之外,还要实现低噪声放大器的减少功耗化。
作为能够实现低噪声化、低失真化以及低功耗化的低噪声放大器,已知有将两个输入信号的差分放大后输出的放大器(例如参照专利文献1中的图5)。据此,用比较简单的电路构成低噪声放大器,这样能够实现功耗比专利文献1中的图3所示的结构还低的低功耗化。
专利文献1:美国专利第6118340号说明书
发明内容
-发明要解决的技术问题-
近年来,由于对电子设备的进一步低功耗化的需求升高,因此可以说,对用于电子设备的低噪声放大器而言,优选能够进一步减少其功耗。
然而,所述低噪声放大器虽然能够将噪声特性和失真特性维持得比较良好,但是有时难以进一步减少功耗。
本申请是鉴于所述问题而完成的,其所要解决的课题是:提供一种既能够良好地维持噪声特性和失真特性又能够实现进一步的低功耗化的低噪声放大器。
-用以解决技术问题的技术方案-
为了解决所述课题,通过本申请谋求了如下的解决方案。换言之,第一低噪声放大器,其将第一输入信号以及第二输入信号作为输入、并输出第一输出信号以及第二输出信号,所述第一低噪声放大器具备:用栅极接收所述第一输入信号的第一晶体管;栅极被偏置、源极与第一电位电连接、漏极与所述第一晶体管的漏极电连接的第二晶体管;栅极被偏置、源极与所述第一晶体管的漏极电连接的第三晶体管;栅极被偏置、源极与第二电位电连接、漏极与所述第三晶体管的漏极电连接的第四晶体管;栅极与所述第四晶体管的漏极电连接、源极与所述第二电位电连接、漏极与所述第一晶体管的源极电连接的第五晶体管;栅极与所述第四晶体管的漏极电连接、源极与所述第二电位电连接、漏极与输出所述第二输出信号的第二输出端子电连接的第六晶体管;一端与所述第一电位电连接、另一端与所述第二输出端子电连接的第一电阻元件;用栅极接收所述第二输入信号的第七晶体管;栅极被偏置、源极与所述第一电位电连接、漏极与所述第七晶体管的漏极电连接的第八晶体管;栅极被偏置、源极与所述第七晶体管的漏极电连接的第九晶体管;栅极被偏置、源极与所述第二电位电连接、漏极与所述第九晶体管的漏极电连接的第十晶体管;栅极与所述第十晶体管的漏极电连接、源极与所述第二电位电连接、漏极与所述第七晶体管的源极电连接的第十一晶体管;栅极与所述第十晶体管的漏极电连接、源极与所述第二电位电连接、漏极与输出所述第一输出信号的第一输出端子电连接的第十二晶体管;一端与所述第一电位电连接、另一端与所述第一输出端子电连接的第二电阻元件;以及与所述第一晶体管的源极和所述第七晶体管的源极电连接的第三电阻元件。
根据上述说明,第一低噪声放大器在第一电位与第二电位之间具有:由第一晶体管、第二晶体管以及第五晶体管构成的第一路径;以及由第一电阻元件以及第六晶体管构成的第二路径。而且构成为:在第一路径中流动的电流在第二路径中被电流反射。
此外,第一低噪声放大器在第一电位与第二电位之间具有:由第七晶体管、第八晶体管以及第十一晶体管构成的第三路径;以及由第二电阻元件以及第十二晶体管构成的第四路径。而且构成为:在第三路径中流动的电流在第四路径中被电流反射。
这里,专利文献1的图5所示的低噪声放大器构成为差动结构,其在电源电位与接地电位之间具有:电阻元件与三个晶体管串联连接的两条路径。
对于上述的两个低噪声放大器而言,为了减少功耗,例如可以考虑使低噪声放大器在低电压下工作。
在专利文献1的图5所示的构成方式下,如果使工作电压降低,则信号被输入的电路和将信号输出的电路呈纵向堆叠式结构,电源与接地之间连接有很多元件,因此可能会发生输入动态范围相对于输入信号的振幅而言不足的情况。
相对于此,根据所述第一低噪声放大器,被供给输入信号的第一、第三路径与将输出信号输出的第二、第四路径是相分离的,因此可以减少布置在第一电位与第二电位之间的元件数量,从而即使使工作电压降低,也不会发生输入动态范围相对于输入信号的振幅而言不足的情况。由此,通过低电压动作,能够实现进一步的低功耗化。
此外,通过第一低噪声放大器得到的增益受第一至第三电阻元件各自的电阻值和第五、第六、第十一以及第十二晶体管各自的尺寸的影响,而不受晶体管的跨导的影响。由此,能够良好地维持失真特性。
或者,也可以为:一种第二低噪声放大器,其将第一输入信号以及第二输入信号作为输入、并输出第一输出信号以及第二输出信号,所述第二低噪声放大器具备:用栅极接收所述第一输入信号的第一晶体管;栅极被偏置、源极与第一电位电连接、漏极与所述第一晶体管的漏极电连接的第二晶体管;栅极与所述第一晶体管的漏极电连接、漏极与所述第一电位电连接的第三晶体管;栅极被偏置、源极与第二电位电连接、漏极与所述第三晶体管的源极电连接的第四晶体管;栅极与所述第四晶体管的漏极电连接、源极与所述第二电位电连接、漏极与所述第一晶体管的源极电连接的第五晶体管;栅极与所述第四晶体管的漏极电连接、源极与所述第二电位电连接、漏极与输出所述第二输出信号的第二输出端子电连接的第六晶体管;一端与所述第一电位电连接、另一端与所述第二输出端子电连接的第一电阻元件;用栅极接收所述第二输入信号的第七晶体管;栅极被偏置、源极与所述第一电位电连接、漏极与所述第七晶体管的漏极电连接的第八晶体管;栅极与所述第七晶体管的漏极电连接、漏极与所述第一电位电连接的第九晶体管;栅极被偏置、源极与所述第二电位电连接、漏极与所述第九晶体管的源极电连接的第十晶体管;栅极与所述第十晶体管的漏极电连接、源极与所述第二电位电连接、漏极与所述第七晶体管的源极电连接的第十一晶体管;栅极与所述第十晶体管的漏极电连接、源极与所述第二电位电连接、漏极与输出所述第一输出信号的第一输出端子电连接的第十二晶体管;一端与所述第一电位电连接、另一端与所述第一输出端子电连接的第二电阻元件;以及与所述第一晶体管的源极和所述第七晶体管的源极电连接的第三电阻元件。
或者,也可以为:一种第三低噪声放大器,其将第一输入信号以及第二输入信号作为输入、并输出第一输出信号以及第二输出信号,所述第三低噪声放大器具备:用栅极接收所述第一输入信号的第一晶体管;栅极被偏置、源极与第一电位电连接、漏极与所述第一晶体管的漏极电连接的第二晶体管;栅极与所述第一晶体管的漏极电连接、源极与第二电位电连接的第三晶体管;栅极与所述第一晶体管的漏极电连接、源极与所述第二电位电连接的第四晶体管;栅极被偏置、源极与所述第三晶体管的漏极电连接、漏极与所述第一晶体管的源极电连接的第五晶体管;栅极被偏置、源极与所述第四晶体管的漏极电连接、漏极与输出所述第二输出信号的第二输出端子电连接的第六晶体管;一端与所述第一电位电连接、另一端与所述第二输出端子电连接的第一电阻元件;用栅极接收所述第二输入信号的第七晶体管;栅极被偏置、源极与所述第一电位电连接、漏极与所述第七晶体管的漏极电连接的第八晶体管;栅极与所述第七晶体管的漏极电连接、源极与所述第二电位电连接的第九晶体管;栅极与所述第七晶体管的漏极电连接、源极与所述第二电位电连接的第十晶体管;栅极被偏置、源极与所述第九晶体管的漏极电连接、漏极与所述第七晶体管的源极电连接的第十一晶体管;栅极被偏置、源极与所述第十晶体管的漏极电连接、漏极与输出所述第一输出信号的第一输出端子电连接的第十二晶体管;一端与所述第一电位电连接、另一端与所述第一输出端子电连接的第二电阻元件;以及与所述第一晶体管的源极和所述第七晶体管的源极电连接的第三电阻元件。
或者,也可以为:一种第四低噪声放大器,其将第一输入信号以及第二输入信号作为输入、并输出第一输出信号以及第二输出信号,所述第四低噪声放大器具备:用栅极接收所述第一输入信号的第一晶体管;栅极被偏置、源极与第一电位电连接、漏极与所述第一晶体管的漏极电连接的第二晶体管;栅极被偏置、源极与所述第一晶体管的漏极电连接的第三晶体管;栅极被偏置、源极与第二电位电连接、漏极与所述第三晶体管的漏极电连接的第四晶体管;栅极与所述第四晶体管的漏极电连接、源极与输出所述第二输出信号的第二输出端子电连接、漏极与所述第一晶体管的源极电连接的第五晶体管;一端与所述第二电位电连接、另一端与所述第二输出端子电连接的第一电阻元件;用栅极接收所述第二输入信号的第六晶体管;栅极被偏置、源极与所述第一电位电连接、漏极与所述第六晶体管的漏极电连接的第七晶体管;栅极被偏置、源极与所述第六晶体管的漏极电连接的第八晶体管;栅极被偏置、源极与所述第二电位电连接、漏极与所述第八晶体管的漏极电连接的第九晶体管;栅极与所述第九晶体管的漏极电连接、源极与输出所述第一输出信号的第一输出端子电连接、漏极与所述第六晶体管的源极电连接的第十晶体管;一端与所述第二电位电连接、另一端与所述第一输出端子电连接的第二电阻元件;以及与所述第一晶体管的源极和所述第六晶体管的源极电连接的第三电阻元件。
在所述第二至第四低噪声放大器中也能够得到与所述第一低噪声放大器同样的效果。
-发明的效果-
根据本申请,能够提供一种既能够良好地维持噪声特性和失真特性又能够实现进一步的低功耗化的低噪声放大器。
附图说明
图1是表示第一实施方式所涉及的低噪声放大器的结构的电路图。
图2是表示图1所示结构的比较例所涉及的低噪声放大器的结构的电路图。
图3是表示第一实施方式的变形例1所涉及的低噪声放大器的结构的电路图。
图4是表示第一实施方式的变形例2所涉及的低噪声放大器的结构的电路图。
图5是表示第一实施方式的变形例3所涉及的低噪声放大器的结构的电路图。
图6是表示第一实施方式的变形例4所涉及的低噪声放大器的结构的电路图。
图7是表示第一实施方式的变形例5所涉及的低噪声放大器的结构的电路图。
图8是表示第一实施方式的变形例6所涉及的低噪声放大器的结构的电路图。
图9是表示第二实施方式所涉及的低噪声放大器的结构的电路图。
图10是表示第三实施方式所涉及的低噪声放大器的结构的电路图。
图11是表示第四实施方式所涉及的低噪声放大器的结构的电路图。
图12是将图5所示的结构应用到第四实施方式所涉及的低噪声放大器中的电路图。
图13是将图6所示的结构应用到第四实施方式所涉及的低噪声放大器中的电路图。
图14是将图7所示的结构应用到第四实施方式所涉及的低噪声放大器中的电路图。
图15是将图8所示的结构应用到第四实施方式所涉及的低噪声放大器中的电路图。
具体实施方式
下面,根据附图对本申请的各个实施方式进行说明。需要说明的是,在各个实施方式中,将电路要素彼此电连接的情况简单地用“连接”这样的语言来表述。即,在各个实施方式中的“连接”,不仅表示电路要素彼此直接连接的情况,而且还包括电路要素能够以经由元件(电容元件、晶体管等)传递信号的方式互相间接连接的情况。
此外,在各个实施方式和各个变形例中,除非有明确的表述,否则共同的符号表示同一构成要素。
<第一实施方式>
图1是表示第一实施方式所涉及的低噪声放大器的结构的电路图。本实施方式所涉及的低噪声放大器构成为差动结构,其放大第一输入信号VIP、第二输入信号VIN的差电压,分别输出第一输出信号VOP、第二输出信号VON。
低噪声放大器1具有:作为第一晶体管的Nch晶体管TR1;作为第二晶体管的Pch晶体管TR2;作为第三晶体管的Pch晶体管TR3;作为第四晶体管的Nch晶体管TR4;作为第五晶体管的Nch晶体管TR5;作为第六晶体管的Nch晶体管TR6;作为第七晶体管的Nch晶体管TR7;作为第八晶体管的Pch晶体管TR8;作为第九晶体管的Pch晶体管TR9;作为第十晶体管的Nch晶体管TR10;作为第十一晶体管的Nch晶体管TR11;作为第十二晶体管的Nch晶体管TR12;作为第一电阻元件的电阻元件R1;作为第二电阻元件的电阻元件R2;以及作为第三电阻元件的电阻元件R3。
晶体管TR1~TR12以及电阻元件R1~R3连接在作为第一电位的例如电源电位VDD与作为比第一电位还低的第二电位的例如接地电位VSS之间。
具体而言,晶体管TR1用栅极接收作为第一输入信号的电压VIP。此外,晶体管TR1的源极分别与电阻元件R3的一端以及晶体管TR5的漏极连接,晶体管TR1的漏极分别与晶体管TR2的漏极以及晶体管TR3的源极连接。
晶体管TR2用栅极接收偏置电位Vbias1。此外,晶体管TR2的源极与电源电位VDD连接,晶体管TR2的漏极与晶体管TR3的源极连接。
晶体管TR3用栅极接收偏置电位Vbias2。此外,晶体管TR3的漏极分别与晶体管TR4的漏极以及晶体管TR5、TR6的栅极连接。
晶体管TR4用栅极接收偏置电位Vbias3。此外,晶体管TR4的源极与接地电位VSS连接。
晶体管TR5的栅极与晶体管TR6的栅极连接,晶体管TR5的源极与接地电位VSS连接,晶体管TR5的漏极与电阻元件R3的一端连接。
晶体管TR6的漏极与作为第二输出端子的节点NON连接,晶体管TR6的源极与接地电位VSS连接。从节点NON输出作为第二输出信号的电压VON。
电阻元件R1连接在节点NON与电源电位VDD之间。
晶体管TR7用栅极接收作为第二输入信号的电压VIN。此外,晶体管TR7的源极分别与电阻元件R3的另一端以及晶体管TR11的漏极连接,晶体管TR7的漏极分别与晶体管TR8的漏极以及晶体管TR9的源极连接。
晶体管TR8用栅极接收偏置电位Vbias1。此外,晶体管TR8的源极与电源电位VDD连接,晶体管TR8的漏极与晶体管TR9的源极连接。
晶体管TR9用栅极接收偏置电位Vbias2。此外,晶体管TR9的漏极分别与晶体管TR10的漏极以及晶体管TR11、TR12的栅极连接。
晶体管TR10用栅极接收偏置电位Vbias3。此外,晶体管TR10的源极与接地电位VSS连接。
晶体管TR11的栅极与晶体管TR12的栅极连接,晶体管TR11的源极与接地电位VSS连接,晶体管TR11的漏极与电阻元件R3的另一端连接。
晶体管TR12的漏极与作为第一输出端子的节点NOP连接,晶体管TR12的源极与接地电位VSS连接。从节点NOP输出作为第一输出信号的电压VOP。
电阻元件R2连接在节点NOP与电源电位VDD之间。
电阻元件R3的电阻值是可变的,电阻元件R3与晶体管TR1的源极以及晶体管TR7的源极连接。
需要说明的是,电阻元件R3的电阻值也可以是固定的。此外,为了降低作为电流源发挥功能的晶体管TR2、TR8的噪声,也可以在晶体管TR2、TR8的源极与电源电位VDD之间连接电阻元件。
接下来,对本实施方式所涉及的低噪声放大器1的动作进行说明。现在假设第一输入信号以及第二输入信号是相等的电压信号,换言之,VIP=VIN,则电阻元件R3两端的电压变得相等,从而电流不会流过电阻元件R3。由于晶体管TR1的漏极电流I1为作为恒流源的晶体管TR2的电流值I2与作为恒流源的晶体管TR4的电流值I4的差、即I2-I4,因此该电流I1=I2-I4直接注入至晶体管TR5的漏极。而且,晶体管TR5的栅极电压是由反馈电路以其漏极电流与I1相等的方式决定的,其中,所述反馈电路由晶体管TR1~TR5构成。
这里,将晶体管TR6的沟道宽度、沟道长度分别设为W6、L6,将晶体管TR5的沟道宽度、沟道长度分别设为W5、L5,将它们的尺寸比设为K1=(W6/L6)/(W5/L5),则所述漏极电流I1被晶体管TR6电流反射,使得I6=K1×I1,该电流流入电阻元件R1,因此第二输出端子电压为:VON=Vval-RO×K1×I1。这里,将电源电位VDD的值设为Vval,将电阻元件R1的值设为RO。
同样,晶体管TR7的漏极电流I7为作为恒流源的晶体管TR8的电流值I8与作为恒流源的晶体管TR10的电流值I10的差、即I8-I10,因此该电流I7=I8-I10直接注入至晶体管TR11的漏极。而且,晶体管TR11的栅极电压是由反馈电路以其漏极电流与I7相等的方式决定的,其中,所述反馈电路由晶体管TR7~TR11构成。
这里,将晶体管TR12的沟道宽度、沟道长度分别设为W12、L12,将晶体管TR11的沟道宽度、沟道长度分别设为W11、L11,将它们的尺寸比设为K2=(W12/L12)/(W11/L11),则所述漏极电流I7被晶体管TR12电流反射,使得I12=K2×I7,该电流流入电阻元件R2,因此,如果将电阻元件R2的值设为与R1相等的RO,则第一输出端子电压为:VOP=Vval-RO×K2×I7。由此,如果按照下述方式进行设定,即I2=I8、I4=I10,换言之,I1=I7并且K1=K2=K,则VON=VOP,输出差电压为0。
接下来,如果例如作为第一输入信号以及第二输入信号施加了使得它们的差电压VIP-VIN=ΔV>0这样的电压,则该差电压ΔV被施加在电阻元件R3的两端,因此,假设电阻元件R3的电阻值为Ri,则电流IR3=ΔV/Ri在电阻元件R3流动,该电流IR3的方向是从晶体管TR1向晶体管TR7的方向。此时,虽然注入至晶体管TR5的漏极的电流减少成I1-IR3,但是晶体管TR5的栅极电压因由晶体管TR1~TR5构成的反馈电路而发生变化,从而使得其漏极电流与I1-IR3相等,由此吸收该变化量。该电流I1-IR3被晶体管TR6电流反射使得I6=K1(I1-IR3)后流入电阻元件R1,因此第二输出端子电压变为:VON=Vval-RO×K1(I1-IR3)。
另一方面,注入至晶体管TR11的漏极的电流增加为I7+IR3,但是晶体管TR11的栅极电压因由晶体管TR7~TR11构成的反馈电路而发生变化,从而使得其漏极电流与I7+IR3相等,由此吸收该变化量。该电流I7+IR3被晶体管TR12电流反射使得I12=K2(I7+IR3)后流入电阻元件R2,因此第一输出端子电压变为:VOP=Vval-RO×K2(I7+IR3)。由此,如果与上述说明同样地进行设定,即I2=I8、I4=I10,换言之,I1=I7并且K1=K2=K,则两个输出端子之间的电压变为VON-VOP=2Ro×K×IR3。这里,代入IR3=ΔV/Ri,则变为VON-VOP=2Ro×K×ΔV/Ri,增益用下述式表示:(VON-VOP)/ΔV=2Ro×K/Ri,增益只由电阻比、晶体管尺寸比来决定。
这样,本申请构成为:差动输入晶体管TR1、TR7的漏极电流总是与在电阻元件R3中流动的电流无关地保持恒定值,输入信号的差电压准确地施加在电阻元件R3的两端。因此,仅由电阻比、晶体管的尺寸比就能准确地决定增益,从而能够在低失真下实现高精度的增益。而且,通过如图1所示的方式构成低噪声放大器1,从而能够让低噪声放大器1在低电压下工作,由此能够实现进一步的低功耗化。关于这一点,边与现有例进行比较边进行说明。
图2是表示图1所示结构的比较例所涉及的低噪声放大器的结构的电路。需要说明的是,图2是专利文献1的图5的等效电路。
现有低噪声放大器100具有:Nch晶体管TR101、TR104、TR111、TR114;Pch晶体管TR102、TR103、TR105、TR112、TR113、TR115;电阻元件R101~R103;以及电容元件C101、C102,如图2所示,上述的元件连接在电源电位VDD与接地电位VSS之间。
而且,电压VIP供给至晶体管TR101的栅极,电压VIN供给至晶体管TR111的栅极。此外,从节点NON输出电压VON,从节点NOP输出电压VOP。
对具有这种差动结构的低噪声放大器100的工作电压与输入动态范围之间的关系进行说明。
在图2,假设:电源电位VDD的值为Vval,Nch晶体管TR101、TR111的栅极-源极之间的电压值为Vgn,Pch晶体管TR103、TR113的栅极-源极之间的电压值为Vgp,Nch晶体管TR101、TR111的漏极-源极之间的电压值为Vdsn,Pch晶体管TR105、TR115的漏极-源极之间的电压值为Vdsp,电压VOP、VON的振幅为Voa,输出公共电压的值为Voc。
在该情况下,图2中输入动态范围的上限ViH和下限ViL能够用以下式来表示。
ViH=Vval-Vgp+Vgn-Vdsn…………式(1)
ViL=Voc+Voa+Vgn+Vdsp…………式(2)
这里,例如假设:Vval=3.3V,Vgp=0.5V,Vgn=0.5V,Vdsn=0.2V,Vdsp=0.2V,Voc=0.5V,Voa=0.6335/2V。换言之,将输出信号峰值设为0.6335V。
将上述的值代入到式(1)和式(2),则:
ViH=3.3-0.5+0.5-0.2=3.1V;
ViL=0.5+0.6335/2+0.5+0.2=1.5V。
即,输入动态范围的下限为1.5V,输入动态范围的上限为3.1V,其上限与下限之间的幅度为1.6V,即使假设输入信号峰值为0.5V,也能够充分正常地工作。
如上所述,现有低噪声放大器100在工作电压比较高的情况下能够正常工作,接下来验证其能否为了进一步减少低噪声放大器的功耗而降低工作电压。
具体而言,在低噪声放大器100,例如假设Vval=1.8V,则根据所述式(1)和式(2),能够得到:
ViH=1.8-0.5+0.5-0.2=1.6V:
ViL=0.32+0.6335/2+0.5+0.2=1.34V。
需要说明的是,Voc=0.32V,其它值则与上述的相等。
如上所述,在将低噪声放大器100的工作电压设为1.8V的情况下,输入动态范围的下限为1.34V,输入动态范围的上限为1.6V,其上限与下限之间的幅度为0.26V,由此可知,假设输入信号峰值为0.5V的情况下,动态范围不足导致难以正常工作。
换言之,在低噪声放大器100中,接收输入信号的电路(TR101、TR102、TR111、TR112、R103)和输出输出信号的电路(TR105、R101、TR115、R102)构成为纵向堆叠式结构,因此输入和输出的动态范围变窄,从而难以通过低电压化来实现进一步的低功耗化。根据下述情况也能够容易理解这一点,即:表示输入动态范围的下限ViL的式(2)包括表示输出动态范围的最大值的项Voc+Voa,从而输入动态范围和输出动态范围不能同时取较宽的范围。
相对于此,在本实施方式所涉及的低噪声放大器1中,如图1所示,接收输入信号的电路(TR1、TR2、TR5、TR7、TR8、TR11、R3)和输出输出信号的电路(TR6、R1、TR12、R2)构成为并列配置的结构,因此能够做到:输入和输出的动态范围能够取较宽的范围,通过低电压化实现进一步的低功耗化。
具体而言,在低噪声放大器1中,假设:电源电位VDD的值为Vval,Nch晶体管TR1、TR7的栅极-源极之间的电压值为Vgn,Pch晶体管TR2、TR8的漏极-源极之间的电压值为Vdsp,Nch晶体管TR1、TR5、TR6、TR7、TR11、TR12的漏极-源极之间的电压值为Vdsn,则图1中的输入动态范围的上限ViH和下限ViL能够用以下式来表示。
ViH=Vval-Vdsp+Vgn-Vdsn…………式(3)
ViL=Vgn+Vdsn………………式(4)
例如假设:Vval=1.8V,Vdsp=0.2V,Vgn=0.5V,Vdsn=0.2V。需要说明的是,其它条件则与上述的相等,将这些值代入式(3)和式(4)中,则:
ViH=1.8-0.2+0.5-0.2=1.9V;
ViL=0.5+0.2=0.7V。
即,可知:输入动态范围的下限为0.7V,输入动态范围的上限为1.9V,其上限与下限之间的幅度为1.2V,相比现有例亦即图2的电路中输入动态范围0.26V而言,得到了大幅改善,即使假设输入信号峰值为0.5V,也能够以充分的余量(margin)正常工作。此外,式(3)和式(4)均不包含表示输出动态范围的项Voc+Voa,从而可知能够独立于输出动态范围来设定输入动态范围。另一方面,能够用以下式来表示输出动态范围的上限VoH和下限VoL。
VoH=Vval……………式(5)
VoL=Vdsn……………式(6)
换言之,能够实现上限VoH与下限VoL之间的幅度最大为1.6V的输出动态范围。这样,低噪声放大器1能够在比现有低噪声放大器100的工作下限电压还低的电源电压下确保充分的输入以及输出动态范围,因此低噪声放大器1能够通过低电源电压化来实现进一步的低功耗化。
此外,图1所示的低噪声放大器1相比图2所示的低噪声放大器100能够缩小电路面积。
具体而言,在图1和图2中,用虚线示出的圆形标记表示电路中的极(pole)。
如果如图2所示那样在两个位置上存在极,则相位会旋转180度,因此需要进行相位补偿,例如需要电容元件C101、C102。需要说明的是,虽然在专利文献1的图5中并没有记载上述的电容元件,但是实际上使专利文献1的图5所示的放大器工作的情况下,为了进行相位补偿,就需要电容元件。
相对于此,在图1所示的低噪声放大器1中,只在一个位置上存在极,因此能够省略用于相位补偿的电容元件。由于电容元件在电路面积中所占的比例比较大,因此,不需要电容元件的低噪声放大器1能够大幅缩小电路面积。此外,在使低噪声放大器1的电路面积与低噪声放大器100相等的情况下,能够让用于低噪声放大器1的晶体管的尺寸相应地增大,因此能够进一步提高低噪声放大器1的噪声特性。
此外,也可以在低噪声放大器1中设置用于相位补偿的电容元件,在该情况下,上述电容元件的尺寸也可以比用于低噪声放大器100的电容元件C101、C102的尺寸还小,约为1/10左右即可。
需要说明的是,在本实施方式中,也可以为:对于晶体管TR1、TR7这一对以及晶体管TR3、TR9这一对中的各对晶体管来说,至少一对晶体管是反向栅极(backgate)与源极连接的。
-变形例1-
图3是表示变形例1所涉及的低噪声放大器的结构的电路图。需要说明的是,在本变形例中,主要针对与图1不同的点进行说明。
图3所示的低噪声放大器1除了具有图1的结构外,还具有:电阻元件Ra、Rb;作为第十三晶体管、第十四晶体管的Nch晶体管TR13、TR14;作为第十五晶体管、第十六晶体管的Nch晶体管TR15、TR16;作为第十七晶体管、第十八晶体管的Nch晶体管TR17、TR18;以及电容元件C1、C2。
电阻元件Ra连接在晶体管TR2的源极与电源电位VDD之间。电阻元件Rb连接在晶体管TR8的源极与电源电位VDD之间。电阻元件Ra、Rb分别用于降低作为电流源发挥功能的晶体管TR2、TR8的噪声。
晶体管TR13的栅极与晶体管TR1的栅极连接,晶体管TR13用栅极接收电压VIP。晶体管TR13的源极与晶体管TR16的漏极连接,晶体管TR13的漏极与节点NON连接。
晶体管TR15、TR16分别相对应地设置,晶体管TR15、TR16与晶体管TR5、TR6级联连接。
具体而言,晶体管TR15用栅极接收偏置电位Vbias4。此外,晶体管TR15的源极与晶体管TR5的漏极连接,晶体管TR15的漏极与晶体管TR1的源极以及电阻元件R3连接。
晶体管TR16用栅极接收偏置电位Vbias4。此外,晶体管TR16的源极与晶体管TR6的漏极连接,晶体管TR16的漏极与晶体管TR13的源极连接。
需要说明的是,也可以为:将多个晶体管对TR15、TR16级联连接在晶体管TR5、TR6。
即,可以为:在晶体管TR1的源极与晶体管TR5的漏极之间级联连接多个晶体管TR15,在晶体管TR13的源极与晶体管TR6的漏极之间级联连接多个晶体管TR16。
电容元件C1的一端与节点NON连接,电容元件C1的另一端与晶体管TR4的漏极以及晶体管TR5、TR6的栅极连接。
晶体管TR14的栅极与晶体管TR7的栅极连接,晶体管TR14用栅极接收电压VIN。晶体管TR14的源极与晶体管TR18的漏极连接,晶体管TR14的漏极与节点NOP连接。
晶体管TR17、TR18分别相对应地设置,晶体管TR17、TR18与晶体管TR11、TR12级联连接。
具体而言,晶体管TR17用栅极接收偏置电位Vbias4。此外,晶体管TR17的源极与晶体管TR11的漏极连接,晶体管TR17的漏极与晶体管TR7的源极以及电阻元件R3连接。
晶体管TR18用栅极接收偏置电位Vbias4。此外,晶体管TR18的源极与晶体管TR12的漏极连接,晶体管TR18的漏极与晶体管TR14的源极连接。
需要说明的是,也可以为:将多个晶体管对TR17、TR18级联连接至晶体管TR11、TR12。
即,可以为:在晶体管TR7的源极与晶体管TR11的漏极之间级联连接多个晶体管TR17,在晶体管TR14的源极与晶体管TR12的漏极之间级联连接多个晶体管TR18。
电容元件C2的一端与节点NOP连接,电容元件C2的另一端与晶体管TR10的漏极以及晶体管TR11、TR12的栅极连接。
需要说明的是,电容元件C1、C2用于上述的相位补偿。
综上所述,根据本变形例所涉及的低噪声放大器1,能够谋求进一步提高失真特性。
具体而言,如果晶体管TR5、TR6以及晶体管TR11、TR12的电流反射镜精度低,则低噪声放大器1的失真特性可能会恶化。
因此,在本变形例中,将晶体管TR15、TR16分别级联连接在作为电流源发挥功能的晶体管TR5、TR6的漏极。由此,晶体管TR5、TR6各自的漏极很难产生电位差,能够使这些漏极的电位几乎相等,因此能够将电流反射镜精度维持得较高。
进而,通过设置用栅极接收电压VIP、发挥如源极跟随器(Source follower)的功能的晶体管TR13,晶体管TR15、TR16各自的漏极电位相接近,因此能够谋求进一步提高电流反射镜精度。
此外,晶体管TR14、TR17、TR18也分别与晶体管TR13、TR15、TR16同样。
需要说明的是,并不是需要晶体管TR13、TR14的同时需要晶体管TR15~TR18,也可以为只需要双方中的一方,即:需要晶体管TR13、TR14,或需要晶体管TR15~TR18。
即,也可以省略晶体管TR15、TR16这一对以及晶体管TR17、TR18这一对。在该情况下,可以为:晶体管TR13连接在节点NON与晶体管TR6的漏极之间,晶体管TR14连接在节点NOP与晶体管TR12的漏极之间。
此外,在省略了晶体管TR13、TR14的情况下,可以为:晶体管TR15连接在晶体管TR1与晶体管TR5之间、晶体管TR16连接在节点NON与晶体管TR6之间,晶体管TR17连接在晶体管TR7与晶体管TR11之间、晶体管TR18连接在节点NOP与晶体管TR12之间。
此外,在本变形例中,也可以为:晶体管TR1、TR7、TR13、TR14分别是反向栅极与源极连接的。此外,也可以为:晶体管TR3、TR9分别是反向栅极与源极连接的。进而,也可以为:晶体管TR1、TR3、TR7、TR9、TR13、TR14分别是反向栅极与源极连接的。
-变形例2-
图4是表示变形例2所涉及的低噪声放大器的结构的电路图。需要说明的是,在本变形例中,主要针对与图3不同的点进行说明。
本变形例所涉及的低噪声放大器1构成为如下:作为第四电阻元件的电阻元件R4插在电阻元件R1与电源电位VDD之间,作为第五电阻元件的电阻元件R5插在电阻元件R2与电源电位VDD之间,电阻元件R1、R4的连接节点与电阻元件R2、R5的连接节点通过布线Ln连接。
在晶体管TR6、TR12流动的电流,换言之在电阻元件R1、R2流动的电流分别为如上所述的K1(I1-IR3)、K2(I7+IR3),因此其总电流总是恒定的值2K×I1(K1=K2=K,I1=I7),假设电阻元件R4、R5的电阻值为Rc的情况下,输出电压范围会移位,移位量是Rc×K×I1。
这样,根据本构成方式,能够通过改变电阻值Rc来容易地使输出范围发生变化,因此,通过以使该输出范围与后级电路的输入范围相一致的方式将电阻值Rc最佳化,能够容易地实现DC(DirectCurrent,直流)耦合,能够消除用于电容耦合的电容元件。需要说明的是,也可以用电阻元件R4、R5中任一者。该情况下的范围的移位量变为2Rc×K×I1。
-变形例3-
图5是表示变形例3所涉及的低噪声放大器的结构的电路图。需要说明的是,在本变形例中,主要针对与图3不同的点进行说明。
本变形例所涉及的低噪声放大器1具有电容元件C3、C4和电阻元件R6、R7。
晶体管TR3的栅极通过电阻元件R6接收偏置电位Vbias2,并且晶体管TR3的栅极经由电容元件C3与晶体管TR9的漏极连接。
晶体管TR9的栅极通过电阻元件R7接收偏置电位Vbias2,并且晶体管TR9的栅极经由电容元件C4与晶体管TR3的漏极连接。
综上所述,本变形例所涉及的低噪声放大器1构成为如下,即:即使例如因器件的偏差而晶体管TR3、TR9的漏极的信号振幅产生了差异,差动输出VOP、VON之间产生了振幅误差,也会使较弱的增益升压施加在漏极的信号振幅大的晶体管,并且使较强的增益升压施加在漏极的信号振幅小的晶体管,因此,所述低噪声放大器1以使两者的信号振幅之差缩小的方式工作,对称性得到了改善。其结果是,尤其能够谋求包括2次失真在内的失真特性的改善。
-变形例4-
图6是表示变形例4所涉及的低噪声放大器的结构的电路图。需要说明的是,在本变形例中,主要针对与图3不同的点进行说明。
本变形例所涉及的低噪声放大器1构成为如下,即:例如向晶体管TR9的栅极供给的偏置电位是可变的。
具体而言,向晶体管TR3的栅极供给固定的偏置电位Vbias2,相对于此,例如从可变电压源8向晶体管TR9的栅极供给可变偏置电位。
综上所述,根据本变形例,能够调整向作为Pch晶体管的晶体管TR9的栅极供给的偏置电位,因此,即使在以单输入方式使用的情况、因器件偏差而对称性恶化的情况下,也能够谋求改善失真特性。
需要说明的是,也可以为向晶体管TR3的栅极供给的偏置电位Vbias2是可变的,只要向晶体管TR3、TR9中各个晶体管的栅极供给的偏置电位中的至少一方是可变电位即可。
-变形例5-
图7是表示变形例5所涉及的低噪声放大器的结构的电路图。需要说明的是,在本变形例中,主要针对与图6不同的点进行说明。
本变形例所涉及的低噪声放大器1具有作为第二十晶体管的Pch晶体管TR20。
晶体管TR9用栅极接收偏置电位Vbias2。
晶体管TR20与晶体管TR9并联连接,晶体管TR20用栅极接收来自可变电压源8的可变偏置电位。
需要说明的是,也可以为:将多个晶体管TR20与晶体管TR9并联连接。
此外,也可以为:省略晶体管TR20,并将可变偏置电位被供向栅极的、作为第十九晶体管的Pch晶体管(虽未图示,但将其作为晶体管TR19)与晶体管TR3并联连接。
此外,也可以为:将晶体管TR3与晶体管TR19并联连接,并且将晶体管TR9与晶体管TR20并联连接。
如以上的本变形例所述,通过使与晶体管TR3、TR9中的至少一者并联连接的Pch晶体管的偏置电位可变,从而能够实现相比变形例4的情况更精细的最佳化,能够谋求进一步改善失真特性。
-变形例6-
图8是表示变形例6所涉及的低噪声放大器的结构的电路图。需要说明的是,在本变形例中,主要针对与图6不同的点进行说明。
本变形例所涉及的低噪声放大器1具有作为第一跨导可变电路的跨导可变电路30,所述跨导可变电路30包括:X个(X为2以上的整数)作为第九晶体管的Pch晶体管TR9_1~TR9_X(适当地简记为TR9);以及分别与晶体管TR9_1~TR9_X相对应地设置的开关SW_1~SW_X(适当地简记为SW)。
晶体管TR9_1~TR9_X中的各个晶体管并联连接在晶体管TR7的漏极与晶体管TR10的漏极之间。此外,各个晶体管TR9的栅极接收从相对应的开关SW供给过来的电源电位VDD或者偏置电位Vbias2。
开关SW_1~SW_X中的各个开关并联连接在电源电位VDD与偏置电位Vbias2之间,根据相对应的控制信号Sctr_1~Sctr_X(适当地简记为Sctr),输出电源电位VDD和偏置电位Vbias2中任一者。
例如,在控制信号Sctr为H电平时,偏置电位Vbias2被供向晶体管TR9的栅极,在控制信号Sctr为L电平时,电源电位VDD被供向晶体管TR9的栅极。
需要说明的是,开关SW只要构成为如下即可,即:开关SW根据控制信号Sctr,能够在将偏置电位Vbias2供向晶体管TR9的栅极和不将偏置电位Vbias2供向晶体管TR9的栅极之间进行切换。
综上所述,根据本变形例,通过对开关SW进行控制,能够改变用栅极接收偏置电位Vbias2的晶体管TR9的数量。即,能够改变被偏置的晶体管TR9的总尺寸。由此,能够使晶体管TR9的跨导最佳化,能够进一步改善失真特性。
需要说明的是,在图8中也可以为:将跨导可变电路30置换成一个晶体管TR9,并且将一个晶体管TR3置换成第二跨导可变电路(虽未图示,但将其作为跨导可变电路31),所述第二跨导可变电路包括多个晶体管TR3;以及分别与多个晶体管TR3相对应的多个开关SW。
此外,也可以设置跨导可变电路30和设置跨导可变电路31双方。
需要说明的是,在所述变形例1~6中,也可以省略电阻元件Ra、Rb和电容元件C1、C2。
此外,与所述变形例1同样,在所述变形例2~6中也可以省略晶体管TR13~TR18。
<第二实施方式>
图9是表示第二实施方式所涉及的低噪声放大器的结构的电路图。需要说明的是,在本实施方式中,主要针对与图1不同的点进行说明。
将本实施方式所涉及的低噪声放大器1示于图9中。本实施方式构成为如下:将由作为第三、第九晶体管的Pch晶体管TR3、TR9构成的栅极接地放大器改为由Nch晶体管TR3、TR9构成的源极跟随器。
具体而言,在图9中,晶体管TR3的栅极与晶体管TR1的漏极以及晶体管TR2的漏极连接。此外,晶体管TR3的漏极与电源电位VDD连接,晶体管TR3的源极与晶体管TR4的漏极连接。
晶体管TR9的栅极与晶体管TR7的漏极以及晶体管TR8的漏极连接。此外,晶体管TR9的漏极与电源电位VDD连接,晶体管TR9的源极与晶体管TR10的漏极连接。
根据本构成方式,能够以同相方式将晶体管TR1、TR2的漏极电压施加给晶体管TR5、TR6的栅极,因此能够得到与第一实施方式同样的效果。此外,根据本构成方式,由于不需要向晶体管TR3、TR9的栅极施加的偏置电位Vbias2,因此能够消除用于施加偏置电位Vbias2的偏置电路。
需要说明的是,在本实施方式中,也可以为:对于晶体管TR1、TR7这一对以及晶体管TR3、TR9这一对中的各对晶体管来说,至少一对晶体管是反向栅极与源极连接的。
<第三实施方式>
图10是表示第三实施方式所涉及的低噪声放大器的结构的电路图。需要说明的是,在本实施方式中,主要针对与图9不同的点进行说明。
在本实施方式所涉及的低噪声放大器1中,晶体管TR3的栅极分别与晶体管TR4的栅极、晶体管TR2的漏极以及晶体管TR1的漏极连接。此外,晶体管TR3的漏极与晶体管TR5的源极连接,晶体管TR3的源极与接地电位VSS连接。
晶体管TR4的漏极与晶体管TR6的源极连接,晶体管TR4的源极与接地电位VSS连接。
偏置电位Vbias2被供向晶体管TR5、TR6的栅极。
晶体管TR9的栅极分别与晶体管TR10的栅极、晶体管TR8的漏极以及晶体管TR7的漏极连接。此外,晶体管TR9的漏极与晶体管TR11的源极连接,晶体管TR9的源极与接地电位VSS连接。
晶体管TR10的漏极与晶体管TR12的源极连接,晶体管TR10的源极与接地电位VSS连接。
偏置电位Vbias2被供向晶体管TR11、TR12的栅极。
在按照如上所述的方式构成的低噪声放大器1中,晶体管TR3、TR4、TR9、TR10在线性区域工作,使得晶体管TR3、TR4、TR9、TR10分别成为相对应的、作为电流源发挥功能的晶体管TR5、TR6、TR11、TR12的源极电阻。而且构成为:它们的电阻值被晶体管TR1、TR7的漏极电压控制。
例如,如果假设输入电压从VIP=VIN这样的状态变化成VIP>VIN,则在电阻元件R3中,电流IR3从晶体管TR1向晶体管TR7的方向流动,因此注入至晶体管TR5的漏极的电流从I1减少成I1-IR3,但是此时进行反馈,使得:晶体管TR1的漏极电压下降而晶体管TR3的电阻值增大,并且作为电流源的晶体管TR5的电流值与I1-IR3相等。另一方面,注入至晶体管TR11的漏极的电流从I7增大成I7+IR3,但是此时进行反馈,使得:晶体管TR7的漏极电压上述而晶体管TR9的电阻值减少,并且作为电流源的晶体管TR11的电流值与I7+IR3相等。
根据以上动作,本实施方式所涉及的低噪声放大器1也能够得到与第一、第二实施方式同样的效果。进而,少了从电源电位VDD到接地电位VSS的电流路径也可以,因此能够谋求进一步的低功耗化。
需要说明的是,也可以为:将所述变形例1和变形例2应用于所述第二、第三实施方式中。
此外,在本实施方式中,也可以为:晶体管TR1、TR7分别是反向栅极与源极连接的。
<第四实施方式>
图11是表示第四实施方式所涉及的低噪声放大器的结构的电路图。
本实施方式所涉及的低噪声放大器1具有:作为第一晶体管的Nch晶体管TR1;作为第二晶体管的Pch晶体管TR2;作为第三晶体管的Pch晶体管TR3;作为第四晶体管的Nch晶体管TR4;作为第五晶体管的Nch晶体管TR5;作为第六晶体管的Nch晶体管TR7;作为第七晶体管的Pch晶体管TR8;作为第八晶体管的Pch晶体管TR9;作为第九晶体管的Nch晶体管TR10;作为第十晶体管的Nch晶体管TR11;作为第一电阻元件的电阻元件R1;作为第二电阻元件的电阻元件R2;以及作为第三电阻元件的电阻元件R3。
晶体管TR1用栅极接收电压VIP。此外,晶体管TR1的源极与电阻元件R3的一端以及晶体管TR5的漏极连接,晶体管TR1的漏极与晶体管TR2的漏极以及晶体管TR3的源极连接。
晶体管TR2用栅极接收偏置电位Vbias1。此外,晶体管TR2的源极与电源电位VDD连接,晶体管TR2的漏极与晶体管TR3的源极连接。
晶体管TR3用栅极接收偏置电位Vbias2。此外,晶体管TR3的漏极分别与晶体管TR4的漏极以及晶体管TR5的栅极连接。
晶体管TR4用栅极接收偏置电位Vbias3。此外,晶体管TR4的源极与接地电位VSS连接,晶体管TR4的漏极与晶体管TR5的栅极连接。
晶体管TR5的源极与节点NON连接,晶体管TR5的漏极与电阻元件R3的一端连接。
电阻元件R1连接在节点NON与接地电位VSS之间。
晶体管TR7用栅极接收电压VIN。此外,晶体管TR7的源极与电阻元件R3的另一端以及晶体管TR11的漏极连接,晶体管TR7的漏极与晶体管TR8的漏极以及晶体管TR9的源极连接。
晶体管TR8用栅极接收偏置电位Vbias1。此外,晶体管TR8的源极与电源电位VDD连接,晶体管TR8的漏极与晶体管TR9的源极连接。
晶体管TR9用栅极接收偏置电位Vbias2。此外,晶体管TR9的漏极分别与晶体管TR10的漏极以及晶体管TR11的栅极连接。
晶体管TR10用栅极接收偏置电位Vbias3。此外,晶体管TR10的源极与接地电位VSS连接,晶体管TR10的漏极与晶体管TR11的栅极连接。
晶体管TR11的源极与节点NOP连接,晶体管TR11的漏极与电阻元件R3的另一端连接。
电阻元件R2连接在节点NOP与接地电位VSS之间。
电阻元件R3与晶体管TR1的源极以及晶体管TR7的源极连接。
这样,不同于通过电流反射镜使在晶体管TR5、TR11流动的电流返回的图1中的构成方式,本构成方式为:将电阻元件R1、R2直接连接在晶体管TR5、TR11的源极。因此,能够减少电源与接地之间的电流路径,能够谋求进一步的低功耗化。需要说明的是,在图11中,用虚线示出的圆形标记表示电路中的极。即,与图1同样,本实施方式所涉及的低噪声放大器1也构成为单极结构,从而能够实现:去除相位补偿电容或者大幅降低其电容值。
接下来,对使本实施方式所涉及的低噪声放大器1在与第一实施方式中说明过的工作条件相同的条件下工作的情况下的动态范围进行说明。需要说明的是,假设:针对电源电位VDD的值(Vval)、晶体管TR1的栅极-源极之间的电压值(Vgn)这种各个值的定义与第一实施方式相同。
在本实施方式所涉及的低噪声放大器1中,输入动态范围的上限ViH和下限ViL能够用以下式来表示。
ViH=Vval-Vdsp+Vgn-Vdsn………式(7)
ViL=Voc+Voa+Vgn+Vdsn………式(8)
例如,将Vval=1.8V、Vdsp=0.2V、Vgn=0.5V、Vdsn=0.2V、Voc=0.32V以及Voa=0.6335/2代入到式(7)和式(8),则:
ViH=1.8-0.2+0.5-0.2=1.9V;
ViL=0.32+0.6335/2+0.5+0.2=1.34V。
即,输入动态范围的下限为1.34V,输入动态范围的上限为1.9V,其上限与下限之间的幅度为0.56V。虽然该值不及图1的电路的输入动态范围的上限与下限之间的幅度1.2V,但是相比图2的现有电路的输入动态范围的上限与下限之间的幅度0.26V而言,则改善了0.3V,可知对于信号峰值为0.5V的输入信号也能够正常工作。此外,本构成方式下的增益与在图1的电路的增益式中将电流反射镜比设成1(K=1)的情况是相同的,因此本构成方式下的增益为2Ro/Ri。这样,增益只由电阻比决定,因此能够在低失真下实现高精度增益。此外,电流路径少、元件数量也少也可以实现本构成方式,因此能够谋求功耗的降低和电路面积的缩小化。
需要说明的是,在本实施方式中,也可以为:对于晶体管TR1、TR7这一对、晶体管TR3、TR9这一对以及晶体管TR5、TR11这一对中的各对晶体管来说,至少一对晶体管是反向栅极与源极连接的。
此外,也可以为:将第一实施方式的变形例3~6的结构应用于本实施方式中。例如,作为本实施方式的变形例,也可以为:在图11的低噪声放大器1中增加电容元件C3、C4以及电阻元件R6、R7,从而构成如图12所示的结构。
此外,作为另一变形例,也可以为:从可变电压源8向晶体管TR9的栅极供给可变偏置电位,从而构成如图13所示的结构。
此外,作为再一变形例,也可以为:增加作为第十一晶体管的Pch晶体管TR20,从而构成如图14所示的结构,其中,所述Pch晶体管TR20与晶体管TR9并联连接,从可变电压源8向晶体管TR20的栅极供给可变偏置电位。
此外,作为再一变形例,也可以为:将一个晶体管TR9置换成包括多个晶体管TR9_1~TR9_X和开关SW_1~SW_X的跨导可变电路30,从而构成如图15所示的结构。
此外,在所述各个实施方式中,也可以为:任意设定偏置电位Vbias1~Vbias4。
-产业实用性-
根据本申请所涉及的低噪声放大器,不仅噪声特性和失真特性出色,而且还能够进一步降低功耗,因此,所述低噪声放大器对于要求高通信质量的通信设备在内的各种电子设备等有用。
-符号说明-
1 低噪声放大器
30、31 跨导可变电路
C1~C4 电容元件
NON、NOP 节点(输出端子)
R1~R5 电阻元件
SW_1~SW_X 开关
TR1~TR20 晶体管
VIN、VIP 电压(输入信号)
VON、VOP 电压(输出信号)
VDD 电源电位(第一电位)
VSS 接地电位(第二电位)
Claims (32)
1.一种低噪声放大器,其将第一输入信号以及第二输入信号作为输入、并输出第一输出信号以及第二输出信号,所述低噪声放大器的特征在于:具备:
用栅极接收所述第一输入信号的第一晶体管;
栅极被偏置、源极与第一电位电连接、漏极与所述第一晶体管的漏极电连接的第二晶体管;
栅极被偏置、源极与所述第一晶体管的漏极电连接的第三晶体管;
栅极被偏置、源极与第二电位电连接、漏极与所述第三晶体管的漏极电连接的第四晶体管;
栅极与所述第四晶体管的漏极电连接、源极与所述第二电位电连接、漏极与所述第一晶体管的源极电连接的第五晶体管;
栅极与所述第四晶体管的漏极电连接、源极与所述第二电位电连接、漏极与输出所述第二输出信号的第二输出端子电连接的第六晶体管;
一端与所述第一电位电连接、另一端与所述第二输出端子电连接的第一电阻元件;
用栅极接收所述第二输入信号的第七晶体管;
栅极被偏置、源极与所述第一电位电连接、漏极与所述第七晶体管的漏极电连接的第八晶体管;
栅极被偏置、源极与所述第七晶体管的漏极电连接的第九晶体管;
栅极被偏置、源极与所述第二电位电连接、漏极与所述第九晶体管的漏极电连接的第十晶体管;
栅极与所述第十晶体管的漏极电连接、源极与所述第二电位电连接、漏极与所述第七晶体管的源极电连接的第十一晶体管;
栅极与所述第十晶体管的漏极电连接、源极与所述第二电位电连接、漏极与输出所述第一输出信号的第一输出端子电连接的第十二晶体管;
一端与所述第一电位电连接、另一端与所述第一输出端子电连接的第二电阻元件;以及
与所述第一晶体管的源极和所述第七晶体管的源极电连接的第三电阻元件。
2.根据权利要求1所述的低噪声放大器,其特征在于:
所述第一晶体管及所述第七晶体管这一对晶体管、以及所述第三晶体管及所述第九晶体管这一对晶体管中,至少一对晶体管的各个晶体管自身是反向栅极与源极电连接的。
3.根据权利要求1所述的低噪声放大器,其特征在于:具备:
栅极与所述第一晶体管的栅极电连接、源极与所述第六晶体管的漏极电连接、漏极与所述第二输出端子电连接的第十三晶体管;以及
栅极与所述第七晶体管的栅极电连接、源极与所述第十二晶体管的漏极电连接、漏极与所述第一输出端电连接的第十四晶体管。
4.根据权利要求3所述的低噪声放大器,其特征在于:
所述第一晶体管、所述第七晶体管、所述第十三晶体管和所述第十四晶体管这一组晶体管、以及所述第三晶体管和所述第九晶体管这一组晶体管中,至少一组晶体管的各个晶体管自身是反向栅极与源极电连接的。
5.根据权利要求1所述的低噪声放大器,其特征在于:具备:
栅极被偏置、并在所述第一晶体管的源极与所述第五晶体管的漏极之间电连接的至少一个第十五晶体管;
与所述第十五晶体管相对应地设置、并栅极被偏置、且在所述第二输出端子与所述第六晶体管的漏极之间电连接的至少一个第十六晶体管;
栅极被偏置、并在所述第七晶体管的源极与所述第十一晶体管的漏极之间电连接的至少一个第十七晶体管;以及
与所述第十七晶体管相对应地设置、并栅极被偏置、且在所述第一输出端子与所述第十二晶体管的漏极之间电连接的至少一个第十八晶体管。
6.根据权利要求1所述的低噪声放大器,其特征在于:
具备一端与所述第一电位电连接的第四电阻元件,
所述第四电阻元件的另一端、所述第一电阻元件的一端、所述第二电阻元件的一端电连接。
7.根据权利要求1所述的低噪声放大器,其特征在于:
所述第三晶体管的栅极经由第一电容元件与所述第九晶体管的漏极电连接,
所述第九晶体管的栅极经由第二电容元件与所述第三晶体管的漏极电连接。
8.根据权利要求1所述的低噪声放大器,其特征在于:
在向所述第三晶体管以及所述第九晶体管中各个晶体管的栅极供给的偏置电位中,至少一个偏置电位是可变的。
9.根据权利要求1所述的低噪声放大器,其特征在于:
具备第十九晶体管以及第二十晶体管中的至少一个,
所述第十九晶体管的栅极被供给可变偏置电位,所述第十九晶体管与所述第三晶体管并联电连接,
所述第二十晶体管的栅极被供给可变偏置电位,所述第二十晶体管与所述第九晶体管并联电连接。
10.根据权利要求1所述的低噪声放大器,其特征在于:
具备第一跨导可变电路以及第二跨导可变电路中的至少一个,
所述第一跨导可变电路具有:并联电连接的多个所述第三晶体管;以及与所述多个第三晶体管中的每个晶体管相对应地设置、并在向该对应的第三晶体管的栅极供给偏置电位和不供给偏置电位之间进行切换的多个开关,
所述第二跨导可变电路具有:并联电连接的多个所述第九晶体管;以及与所述多个第九晶体管中的每个晶体管相对应地设置、并在向该对应的第九晶体管的栅极供给偏置电位和不供给偏置电位之间进行切换的多个开关。
11.根据权利要求1到10中任一项所述的低噪声放大器,其特征在于:
所述第三电阻元件是可变电阻元件。
12.一种低噪声放大器,其将第一输入信号以及第二输入信号作为输入、并输出第一输出信号以及第二输出信号,所述低噪声放大器的特征在于:具备:
用栅极接收所述第一输入信号的第一晶体管;
栅极被偏置、源极与第一电位电连接、漏极与所述第一晶体管的漏极电连接的第二晶体管;
栅极与所述第一晶体管的漏极电连接、漏极与所述第一电位电连接的第三晶体管;
栅极被偏置、源极与第二电位电连接、漏极与所述第三晶体管的源极电连接的第四晶体管;
栅极与所述第四晶体管的漏极电连接、源极与所述第二电位电连接、漏极与所述第一晶体管的源极电连接的第五晶体管;
栅极与所述第四晶体管的漏极电连接、源极与所述第二电位电连接、漏极与输出所述第二输出信号的第二输出端子电连接的第六晶体管;
一端与所述第一电位电连接、另一端与所述第二输出端子电连接的第一电阻元件;
用栅极接收所述第二输入信号的第七晶体管;
栅极被偏置、源极与所述第一电位电连接、漏极与所述第七晶体管的漏极电连接的第八晶体管;
栅极与所述第七晶体管的漏极电连接、漏极与所述第一电位电连接的第九晶体管;
栅极被偏置、源极与所述第二电位电连接、漏极与所述第九晶体管的源极电连接的第十晶体管;
栅极与所述第十晶体管的漏极电连接、源极与所述第二电位电连接、漏极与所述第七晶体管的源极电连接的第十一晶体管;
栅极与所述第十晶体管的漏极电连接、源极与所述第二电位电连接、漏极与输出所述第一输出信号的第一输出端子电连接的第十二晶体管;
一端与所述第一电位电连接、另一端与所述第一输出端子电连接的第二电阻元件;以及
与所述第一晶体管的源极和所述第七晶体管的源极电连接的第三电阻元件。
13.根据权利要求12所述的低噪声放大器,其特征在于:
所述第一晶体管及所述第七晶体管这一对晶体管、以及所述第三晶体管及所述第九晶体管这一对晶体管中,至少一对晶体管的各个晶体管自身是反向栅极与源极电连接的。
14.根据权利要求12所述的低噪声放大器,其特征在于:具备:
栅极与所述第一晶体管的栅极电连接、源极与所述第六晶体管的漏极电连接、漏极与所述第二输出端子电连接的第十三晶体管;以及
栅极与所述第七晶体管的栅极电连接、源极与所述第十二晶体管的漏极电连接、漏极与所述第一输出端电连接的第十四晶体管。
15.根据权利要求14所述的低噪声放大器,其特征在于:
所述第一晶体管、所述第七晶体管、所述第十三晶体管和所述第十四晶体管这一组晶体管、以及所述第三晶体管和所述第九晶体管这一组晶体管中,至少一组晶体管的各个晶体管自身是反向栅极与源极电连接的。
16.根据权利要求12所述的低噪声放大器,其特征在于:具备:
栅极被偏置、并在所述第一晶体管的源极与所述第五晶体管的漏极之间电连接的至少一个第十五晶体管;
与所述第十五晶体管相对应地设置、并栅极被偏置、且在所述第二输出端子与所述第六晶体管的漏极之间电连接的至少一个第十六晶体管;
栅极被偏置、并在所述第七晶体管的源极与所述第十一晶体管的漏极之间电连接的至少一个第十七晶体管;以及
与所述第十七晶体管相对应地设置、并栅极被偏置、且在所述第一输出端子与所述第十二晶体管的漏极之间电连接的至少一个第十八晶体管。
17.根据权利要求12所述的低噪声放大器,其特征在于:
具备一端与所述第一电位电连接的第四电阻元件,
所述第四电阻元件的另一端、所述第一电阻元件的一端、所述第二电阻元件的一端电连接。
18.根据权利要求12到17中任一项所述的低噪声放大器,其特征在于:
所述第三电阻元件是可变电阻元件。
19.一种低噪声放大器,其将第一输入信号以及第二输入信号作为输入、并输出第一输出信号以及第二输出信号,所述低噪声放大器的特征在于:具备:
用栅极接收所述第一输入信号的第一晶体管;
栅极被偏置、源极与第一电位电连接、漏极与所述第一晶体管的漏极电连接的第二晶体管;
栅极与所述第一晶体管的漏极电连接、源极与第二电位电连接的第三晶体管;
栅极与所述第一晶体管的漏极电连接、源极与所述第二电位电连接的第四晶体管;
栅极被偏置、源极与所述第三晶体管的漏极电连接、漏极与所述第一晶体管的源极电连接的第五晶体管;
栅极被偏置、源极与所述第四晶体管的漏极电连接、漏极与输出所述第二输出信号的第二输出端子电连接的第六晶体管;
一端与所述第一电位电连接、另一端与所述第二输出端子电连接的第一电阻元件;
用栅极接收所述第二输入信号的第七晶体管;
栅极被偏置、源极与所述第一电位电连接、漏极与所述第七晶体管的漏极电连接的第八晶体管;
栅极与所述第七晶体管的漏极电连接、源极与所述第二电位电连接的第九晶体管;
栅极与所述第七晶体管的漏极电连接、源极与所述第二电位电连接的第十晶体管;
栅极被偏置、源极与所述第九晶体管的漏极电连接、漏极与所述第七晶体管的源极电连接的第十一晶体管;
栅极被偏置、源极与所述第十晶体管的漏极电连接、漏极与输出所述第一输出信号的第一输出端子电连接的第十二晶体管;
一端与所述第一电位电连接、另一端与所述第一输出端子电连接的第二电阻元件;以及
与所述第一晶体管的源极和所述第七晶体管的源极电连接的第三电阻元件。
20.根据权利要求19所述的低噪声放大器,其特征在于:
所述第一晶体管的反向栅极与源极电连接,
所述第七晶体管的反向栅极与源极电连接。
21.根据权利要求19所述的低噪声放大器,其特征在于:具备:
栅极与所述第一晶体管的栅极电连接、源极与所述第六晶体管的漏极电连接、漏极与所述第二输出端子电连接的第十三晶体管;以及
栅极与所述第七晶体管的栅极电连接、源极与所述第十二晶体管的漏极电连接、漏极与所述第一输出端电连接的第十四晶体管。
22.根据权利要求21所述的低噪声放大器,其特征在于:
所述第一晶体管、所述第七晶体管、所述第十三晶体管和所述第十四晶体管这一组晶体管、以及所述第三晶体管和所述第九晶体管这一组晶体管中,至少一组晶体管的各个晶体管自身是反向栅极与源极电连接的。
23.根据权利要求19所述的低噪声放大器,其特征在于:具备:
栅极被偏置、并在所述第一晶体管的源极与所述第五晶体管的漏极之间电连接的至少一个第十五晶体管;
与所述第十五晶体管相对应地设置、并栅极被偏置、且在所述第二输出端子与所述第六晶体管的漏极之间电连接的至少一个第十六晶体管;
栅极被偏置、并在所述第七晶体管的源极与所述第十一晶体管的漏极之间电连接的至少一个第十七晶体管;以及
与所述第十七晶体管相对应地设置、并栅极被偏置、且在所述第一输出端子与所述第十二晶体管的漏极之间电连接的至少一个第十八晶体管。
24.根据权利要求19所述的低噪声放大器,其特征在于:
具备一端与所述第一电位电连接的第四电阻元件,
所述第四电阻元件的另一端、所述第一电阻元件的一端、所述第二电阻元件的一端电连接。
25.根据权利要求19到24中任一项所述的低噪声放大器,其特征在于:
所述第三电阻元件是可变电阻元件。
26.一种低噪声放大器,其将第一输入信号以及第二输入信号作为输入、并输出第一输出信号以及第二输出信号,所述低噪声放大器的特征在于:具备:
用栅极接收所述第一输入信号的第一晶体管;
栅极被偏置、源极与第一电位电连接、漏极与所述第一晶体管的漏极电连接的第二晶体管;
栅极被偏置、源极与所述第一晶体管的漏极电连接的第三晶体管;
栅极被偏置、源极与第二电位电连接、漏极与所述第三晶体管的漏极电连接的第四晶体管;
栅极与所述第四晶体管的漏极电连接、源极与输出所述第二输出信号的第二输出端子电连接、漏极与所述第一晶体管的源极电连接的第五晶体管;
一端与所述第二电位电连接、另一端与所述第二输出端子电连接的第一电阻元件;
用栅极接收所述第二输入信号的第六晶体管;
栅极被偏置、源极与所述第一电位电连接、漏极与所述第六晶体管的漏极电连接的第七晶体管;
栅极被偏置、源极与所述第六晶体管的漏极电连接的第八晶体管;
栅极被偏置、源极与所述第二电位电连接、漏极与所述第八晶体管的漏极电连接的第九晶体管;
栅极与所述第九晶体管的漏极电连接、源极与输出所述第一输出信号的第一输出端子电连接、漏极与所述第六晶体管的源极电连接的第十晶体管;
一端与所述第二电位电连接、另一端与所述第一输出端子电连接的第二电阻元件;以及
与所述第一晶体管的源极和所述第六晶体管的源极电连接的第三电阻元件。
27.根据权利要求26所述的低噪声放大器,其特征在于:
在所述第一晶体管及所述第六晶体管这一对晶体管、所述第三晶体管及所述第八晶体管这一对晶体管、以及所述第五晶体管及所述第十晶体管这一对晶体管中,至少一对晶体管的各个晶体管自身是反向栅极与源极电连接的。
28.根据权利要求26所述的低噪声放大器,其特征在于:
所述第三晶体管的栅极经由第一电容元件与所述第八晶体管的漏极电连接,
所述第八晶体管的栅极经由第二电容元件与所述第三晶体管的漏极电连接。
29.根据权利要求26所述的低噪声放大器,其特征在于:
在向所述第三晶体管以及所述第八晶体管中各个晶体管的栅极供给的偏置电位中,至少一个偏置电位是可变的。
30.根据权利要求26所述的低噪声放大器,其特征在于:
具备第十一晶体管以及第十二晶体管中的至少一个,
所述第十一晶体管的栅极被供给可变偏置电位,所述第十一晶体管与所述第三晶体管并联电连接,
所述第十二晶体管的栅极被供给可变偏置电位,所述第十二晶体管与所述第八晶体管并联电连接。
31.根据权利要求26所述的低噪声放大器,其特征在于:
具备第一跨导可变电路以及第二跨导可变电路中的至少一个,
所述第一跨导可变电路具有:并联电连接的多个所述第三晶体管;以及与所述多个第三晶体管中的每个晶体管相对应地设置、并在向该对应的第三晶体管的栅极供给偏置电位和不供给偏置电位之间进行切换的多个开关,
所述第二跨导可变电路具有:并联电连接的多个所述第八晶体管;以及与所述多个第八晶体管中的每个晶体管相对应地设置、并在向该对应的第八晶体管的栅极供给偏置电位和不供给偏置电位之间进行切换的多个开关。
32.根据权利要求26到31中任一项所述的低噪声放大器,其特征在于:
所述第三电阻元件是可变电阻元件。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014069853 | 2014-03-28 | ||
JP2014-069853 | 2014-03-28 | ||
PCT/JP2015/000097 WO2015145919A1 (ja) | 2014-03-28 | 2015-01-13 | 低雑音増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106134074A CN106134074A (zh) | 2016-11-16 |
CN106134074B true CN106134074B (zh) | 2019-03-22 |
Family
ID=54194483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201580017204.9A Active CN106134074B (zh) | 2014-03-28 | 2015-01-13 | 低噪声放大器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9847758B2 (zh) |
JP (1) | JP6436163B2 (zh) |
CN (1) | CN106134074B (zh) |
WO (1) | WO2015145919A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10734958B2 (en) * | 2016-08-09 | 2020-08-04 | Mediatek Inc. | Low-voltage high-speed receiver |
US11552607B2 (en) * | 2021-01-05 | 2023-01-10 | Newracom, Inc. | Linear class-AB voltage to current converter |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001008301A1 (en) * | 1999-07-26 | 2001-02-01 | Burr-Brown Corporation | Low noise differential input, differential output amplifier and method |
WO2005029711A2 (en) * | 2003-09-15 | 2005-03-31 | Analog Devices, Inc. | Single-ended input, differential output low noise amplifier |
JP2007043654A (ja) * | 2005-07-07 | 2007-02-15 | Matsushita Electric Ind Co Ltd | 可変トランスコンダクタンス回路 |
WO2009023372A1 (en) * | 2007-08-13 | 2009-02-19 | Newport Media, Inc. | Low noise, low power, high linearity differential amplifier with a capacitive input impedance |
CN102468812A (zh) * | 2010-11-01 | 2012-05-23 | 富士通半导体股份有限公司 | 可变增益放大器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006015983B4 (de) * | 2006-04-05 | 2011-04-07 | Xignal Technologies Ag | Verstärkerschaltung und integrierte Schaltungsanordnung |
JP5141423B2 (ja) * | 2008-07-28 | 2013-02-13 | 横河電機株式会社 | 差動増幅器 |
US7728667B2 (en) | 2007-08-31 | 2010-06-01 | Yokogawa Electric Corporation | Differential amplifier |
-
2015
- 2015-01-13 JP JP2016509921A patent/JP6436163B2/ja active Active
- 2015-01-13 WO PCT/JP2015/000097 patent/WO2015145919A1/ja active Application Filing
- 2015-01-13 CN CN201580017204.9A patent/CN106134074B/zh active Active
-
2016
- 2016-09-28 US US15/278,949 patent/US9847758B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001008301A1 (en) * | 1999-07-26 | 2001-02-01 | Burr-Brown Corporation | Low noise differential input, differential output amplifier and method |
WO2005029711A2 (en) * | 2003-09-15 | 2005-03-31 | Analog Devices, Inc. | Single-ended input, differential output low noise amplifier |
JP2007043654A (ja) * | 2005-07-07 | 2007-02-15 | Matsushita Electric Ind Co Ltd | 可変トランスコンダクタンス回路 |
WO2009023372A1 (en) * | 2007-08-13 | 2009-02-19 | Newport Media, Inc. | Low noise, low power, high linearity differential amplifier with a capacitive input impedance |
CN102468812A (zh) * | 2010-11-01 | 2012-05-23 | 富士通半导体股份有限公司 | 可变增益放大器 |
Also Published As
Publication number | Publication date |
---|---|
CN106134074A (zh) | 2016-11-16 |
US20170019074A1 (en) | 2017-01-19 |
US9847758B2 (en) | 2017-12-19 |
JPWO2015145919A1 (ja) | 2017-04-13 |
WO2015145919A1 (ja) | 2015-10-01 |
JP6436163B2 (ja) | 2018-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN208299759U (zh) | 一种放大器输入失调电压的自动校正电路 | |
JPH0414314A (ja) | ソース電極結合形論理回路 | |
US7714658B1 (en) | Method and system for variable-gain amplifier | |
CN112671359B (zh) | 比较器电路和rs485接收器电路 | |
CN104423406A (zh) | 具有电压驱动器和电流驱动器的发送器 | |
CN102122189A (zh) | 一种宽温度范围兼容标准cmos工艺的温度补偿电流源 | |
CN102684675B (zh) | 电平移位器 | |
US7768309B2 (en) | Low-noise PECL output driver | |
CN106209098A (zh) | 一种数模转换器 | |
CN102622024A (zh) | 位准转换电路 | |
CN101895264A (zh) | 用于流水线模数转换器的高速低功耗大摆幅运算放大器 | |
CN106134074B (zh) | 低噪声放大器 | |
CN103888093B (zh) | 差分信号的共模电平重置电路 | |
CN102129264A (zh) | 一种完全兼容标准cmos工艺的低温度系数电流源 | |
CN102480276B (zh) | 折叠式共源共栅运算放大器 | |
CN106712765B (zh) | 一种基于cmos工艺的pecl发送器接口电路 | |
CN103916115B (zh) | 传输门电路 | |
CN109391258B (zh) | 基于低压管的电平位移电路 | |
CN100570529C (zh) | 用于基准电压源的电压预调节电路 | |
CN103163927B (zh) | 电压调整电路 | |
CN108809295A (zh) | 电平移位电路 | |
CN111030613B (zh) | 射频信号处理电路和射频前端单元 | |
CN103346794A (zh) | 数模转换器 | |
CN109075756A (zh) | 驱动电路和光发射器 | |
CN102064777B (zh) | 放大电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |