JP2007043654A - 可変トランスコンダクタンス回路 - Google Patents

可変トランスコンダクタンス回路 Download PDF

Info

Publication number
JP2007043654A
JP2007043654A JP2006110550A JP2006110550A JP2007043654A JP 2007043654 A JP2007043654 A JP 2007043654A JP 2006110550 A JP2006110550 A JP 2006110550A JP 2006110550 A JP2006110550 A JP 2006110550A JP 2007043654 A JP2007043654 A JP 2007043654A
Authority
JP
Japan
Prior art keywords
current
mos transistors
circuit
variable
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006110550A
Other languages
English (en)
Other versions
JP4217247B2 (ja
Inventor
Marie Nishinaka
麻里絵 西中
Hiroyasu Morikawa
浩安 森川
Masayasu Katada
真三康 片田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006110550A priority Critical patent/JP4217247B2/ja
Priority to US11/481,861 priority patent/US7486139B2/en
Publication of JP2007043654A publication Critical patent/JP2007043654A/ja
Priority to US12/195,059 priority patent/US7911274B2/en
Application granted granted Critical
Publication of JP4217247B2 publication Critical patent/JP4217247B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H03F3/45201—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G7/00—Volume compression or expansion in amplifiers
    • H03G7/001—Volume compression or expansion in amplifiers without controlling loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45288—Differential amplifier with circuit arrangements to enhance the transconductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45356—Indexing scheme relating to differential amplifiers the AAC comprising one or more op-amps, e.g. IC-blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45471—Indexing scheme relating to differential amplifiers the CSC comprising one or more extra current sources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45652—Indexing scheme relating to differential amplifiers the LC comprising one or more further dif amp stages, either identical to the dif amp or not, in cascade
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45668—Indexing scheme relating to differential amplifiers the LC comprising a level shifter circuit, which does not comprise diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

【課題】３Ｖ程度の低電源電圧では１つの回路でｇｍ最低値の５倍程度の可変範囲しか確保できず、消費電力、実装回路面積の増大が大きな課題となっていた。
【解決手段】入力電圧信号(Vi)に対して線形な電流信号を出力する電圧―電流変換回路と、前記電流信号を入力して平方根圧縮された電圧信号に変換する第１および第２のＭＯＳトランジスタ(M1,M2)と、前記平方根圧縮された電圧信号を線形電流信号に変換する第３および第４のＭＯＳトランジスタ(M3,M4)とを有する可変ｇｍ回路において、第１および第２のＭＯＳトランジスタ(M1,M2)のバイアス電流(Ia)と第３および第４のＭＯＳトランジスタ(M3,M4)のバイアス電流(Ib)をそれぞれ変化させてｇｍを制御することで、１つの回路で２０倍程度の可変が３Ｖ程度の低電源電圧で実現でき、前述の課題が解決できる。
【選択図】図１

Description

本発明は差動増幅回路に関し、特に、半導体集積回路上に形成される可変トランスコンダクタンス回路と、これを信号処理経路に設ける光ディスク装置に関する。
従来技術として特開平１１―６８４７７号公報に記載のトランスコンダクタンス回路を図１５を用いて説明する。
ＭＯＳトランジスタＭ５０，Ｍ５１は電流Ｉｏでバイアスされる入力差動対を構成している。電圧信号Ｖｉが入力されたとき、そのゲート―ソース間電圧が一定となるようにＭＯＳトランジスタＭ５６，Ｍ５７がそれぞれＭＯＳトランジスタＭ５２，Ｍ５３のゲート電圧を駆動する。このとき入力電圧信号ＶｉはＭＯＳトランジスタＭ５０，Ｍ５１のソース間に接続される抵抗Ｒで電流ΔＩ１に変換されＭＯＳトランジスタＭ５２、Ｍ５３に流れる。この関係は数１で表され、電流ΔＩ１はＭＯＳトランジスタＭ５４，Ｍ５５のドレインから出力される。
Figure 2007043654
前記出力電流ΔＩ１は、ゲート―ドレインが抵抗Ｒｇを介して接続されかつゲートが共通接続されるＭＯＳトランジスタＭ５８，Ｍ５９のドレインに入力される。このときＭＯＳトランジスタＭ５８，Ｍ５９に流れる電流は等しくなるため、数１の電流ΔＩ１は抵抗Ｒｇに流れ、その両端で電圧（Ｖ+−Ｖ-）を発生し、この電圧（Ｖ+−Ｖ-）でＭＯＳトランジスタＭ６０，Ｍ６１のゲートを駆動する。このときＭＯＳトランジスタＭ６０，Ｍ６１のドレイン電流差ΔＩ２は数２のようになる。
Figure 2007043654
ここで、
β＝電荷移動度×ゲート酸化膜容量／２、
ｋ＝（ＭＯＳトランジスタＭ６０，Ｍ６１のトランジスタサイズ）／（ＭＯＳトランジスタＭ５８，Ｍ５９のトランジスタサイズ）、
Ｖｔｈ＝トランジスタの閾値電圧、
とする。
数２からトランスコンダクタンス（以下ｇｍ）は、
Figure 2007043654
となり、Ｉｏを変化させることでｇｍを連続変化させることが可能となる。
数３より、ｇｍはＩｏの平方根に比例するため、例えばｇｍを１０倍変化させるためにはＩｏを１００倍変化させる必要がある。一般にＭＯＳトランジスタのゲート―ソース間電圧Ｖｇｓと動作電流Ｉｏは（Ｖｇｓ―Ｖｔｈ）∝√Ｉｏの関係にあり、Ｉｏを１００倍するとＶｇｓ−Ｖｔｈは１０倍になる。また、ＭＯＳトランジスタを飽和領域で動作させるためにＶｇｓ−Ｖｔｈは最低０.２Ｖ程度必要なことからＶｇｓ−Ｖｔｈは最大で２Ｖとなり、低電源電圧動作が困難であるとともに１００倍の電流変化は消費電流の増大を招き、広範囲のｇｍ可変と低消費電力化はトレードオフの関係にある。
これを解決するために特開２００１−２９２０５１号公報では複数個のトランスコンダクタを並列接続して広範囲のｇｍ可変と低電源電圧動作を可能にしているが、消費電流と実装回路面積に課題が残る。
特開平１１―６８４７７号公報 特開２００１−２９２０５１号公報 特開平１１−１０２４０７号公報 特開２００３−１７９４４７号公報
例えばＤＶＤなどの光ディスク装置では、多種のメディア、多倍速記録／再生に対応するために、信号処理に用いるフィルタ回路は最低速信号の約１００倍の高速信号までの広範囲に対応する必要がある。また、メディアや光ピックアップによる信号振幅のばらつきを正規化して信号処理を行うための可変ゲインアンプも最小ゲインの１０倍から２０倍の広範囲のゲイン可変が要求される。これらのフィルタ回路および可変ゲインアンプを実現するためには可変ｇｍ回路が重要な構成要素であるが、３Ｖ程度の低電源電圧では従来技術の可変ｇｍ回路では１つの回路でｇｍ最低値の５倍程度の可変範囲しか確保できず、複数の可変ｇｍ回路を並列または直列接続して実現していたため、消費電力、実装回路面積の増大が大きな課題となっていた。
本発明による可変トランスコンダクタンス回路は、入力電圧信号(Vi)に対して線形な電流信号を出力する電圧―電流変換回路と、前記電流信号を入力して平方根圧縮された電圧信号に変換する第１および第２のＭＯＳトランジスタ(M1,M2)と、前記平方根圧縮された電圧信号を線形電流信号に変換する第３および第４のＭＯＳトランジスタ(M3,M4)とを備え、前記第１および第２のＭＯＳトランジスタ(M1,M2)のバイアス電流(Ia)と前記第３および第４のＭＯＳトランジスタ(M3,M4)のバイアス電流(Ib)をそれぞれ変化させてトランスコンダクタンスを制御することを特徴とする。このように制御パラメータを２つ(Ia,Ib)にすることで広範囲のｇｍ可変が可能となり、たとえば１つの回路で２０倍程度の可変が３Ｖ程度の低電源電圧で実現できる。
上記可変トランスコンダクタンス回路において、前記電圧−電流変換回路は、前記入力電圧信号(Vi)が入力される２つのオペアンプと、前記２つのオペアンプの出力間に挿入された抵抗(R)とを含み、前記２つのオペアンプの出力段の各々は第１の電流源(1)または第２の電流源(2)でバイアスされるソースフォロワであり、前記ソースフォロワのドレインから電流信号を取り出すものであり、前記第１および第２のＭＯＳトランジスタ(M1,M2)のゲートは所定のバイアス電圧により接地され、ソースには前記電圧−電流変換回路からの出力電流信号がそれぞれ入力され、前記第３および第４のＭＯＳトランジスタ(M3,M4)のソースは共通接続されており、この共通接続されたソースには第３の電流源(3)が接続され、前記第３のＭＯＳトランジスタ(M3)のゲートは第１および第２のＭＯＳトランジスタ(M1,M2)の一方のソースに接続され、前記第４のＭＯＳトランジスタ(M4)のゲートは前記第１および第２のＭＯＳトランジスタ(M1,M2)の他方のソースに接続され、前記可変トランスコンダクタンス回路は、前記第３および第４のＭＯＳトランジスタ(M3,M4)のドレインを電流出力とし、前記第１および第２の電流源(1,2)の電流(Ia)と前記第３の電流源(3)の電流(Ib)とをそれぞれ変化させてトランスコンダクタンスを制御することが好ましい。
上記可変トランスコンダクタンス回路において、前記電圧−電流変換回路は、前記入力電圧信号(Vi)が入力される入力差動対を構成する第５および第６のＭＯＳトランジスタ(M5,M6)と、前記第５および第６のＭＯＳトランジスタ(M5,M6)のソース間に挿入された抵抗(R)とを含み、前記第５および第６のＭＯＳトランジスタ(M5,M6)の各々は、ドレインに接続された第１の電流源(1)または第２の電流源(2)でバイアスされ、前記第５のＭＯＳトランジスタ(M5)のソースには前記第１および第２のＭＯＳトランジスタ(M1,M2)の一方のドレインが接続され、前記第６のＭＯＳトランジスタ(M6)のソースには前記第１および第２のＭＯＳトランジスタ(M1,M2)の他方のドレインが接続され、前記第１および第２のＭＯＳトランジスタ(M1,M2)の各々は、ドレインに接続された前記第５のＭＯＳトランジスタ(M5)または第６のＭＯＳトランジスタ(M6)のドレイン電圧によりゲート電圧が駆動され、前記第３および第４のＭＯＳトランジスタ(M3,M4)のソースは共通接続されており、この共通接続されたソースには第３の電流源(3)が接続され、前記第３のＭＯＳトランジスタ(M3)のゲート電圧は前記第５および第６のＭＯＳトランジスタ(M5,M6)の一方のドレイン電圧により駆動され、前記第４のＭＯＳトランジスタ(M4)のゲート電圧は前記第５および第６のＭＯＳトランジスタ(M5,M6)の他方のドレイン電圧により駆動され、前記可変トランスコンダクタンス回路は、前記第３および第４のＭＯＳトランジスタ(M3,M4)のドレインを電流出力とし、前記第１および第２の電流源(1,2)の電流(Ia)と前記第３の電流源(3)の電流(Ib)とをそれぞれ変化させてトランスコンダクタンスを制御することが好ましい。
上記可変トランスコンダクタンス回路において、前記第１および第２のＭＯＳトランジスタ(M1,M2)、または、前記第３および第４のＭＯＳトランジスタ(M3,M4)を、並列接続された複数のＭＯＳトランジスタで構成し、切り替えることでトランスコンダクタンスを制御することが好ましい。これにより、さらに広範囲のトランスコンダクタンス可変（たとえば最小ｇｍに対して１００倍程度）を実現可能にする。
上記可変トランスコンダクタンス回路において、前記バイアス電流(Ia,Ib)を生成するトランスコンダクタンス制御回路をさらに備え、前記トランスコンダクタンス制御回路は、ゲートとドレインを接続し縦続接続した第７および第８のＭＯＳトランジスタ(M101,M102)と、ゲートを前記第８のＭＯＳトランジスタ(M102)のゲートに接続した第９のＭＯＳトランジスタ(M103)と、ゲートを第９のＭＯＳトランジスタ(M103)のソースに接続した第１０のＭＯＳトランジスタ(M104)で構成されるトランスリニアループ回路において、前記第９のＭＯＳトランジスタ(M103)と前記第１０のＭＯＳトランジスタ(M104)それぞれに流れる電流を数倍して前記第７および第８のＭＯＳトランジスタ(M101,M102)に供給する手段を備え、前記第８のＭＯＳトランジスタ(M102)のドレインを電流入力とし、前記第９および第１０のＭＯＳトランジスタ(M103,M104)のいずれか一方を第４の電流源(13)と接続し、他方に流れる電流をカレントミラー出力する２乗回路(20)を含み、前記カレントミラー出力が前記バイアス電流(IaまたはIb)となることが好ましい。これにより、線形または指数関数に従うトランスコンダクタンス制御を実現可能にする。
上記可変トランスコンダクタンス回路において、前記供給手段は、前記第９および第１０のＭＯＳトランジスタ(M103,M104)に流れる電流を数倍して前記第７および第８のＭＯＳトランジスタ(M101,M102)に供給するカレントミラーを含むことが好ましい。
上記可変トランスコンダクタンス回路において、前記カレントミラー出力のミラー比が可変であることが好ましい。これにより、所望の線形または指数関数に従うトランスコンダクタンス制御特性を実現可能にする。
上記可変トランスコンダクタンス回路において、前記第４の電流源(13)の電流値が可変であることが好ましい。これにより、所望の線形または指数関数に従うトランスコンダクタンス制御を実現可能にする。
本発明により光ディスク装置は、上記可変トランスコンダクタンス回路と容量素子で形成されるフィルタ、または、上記可変トランスコンダクタンス回路と抵抗素子とで形成される可変ゲインアンプを信号処理経路に設けたことを特徴とする。
本発明の可変ｇｍ回路の効果を以下に簡潔に記載する。
第１の効果は、低電源電圧で広範囲の可変ｇｍ回路を小規模で実現できることであり、その理由は、ｇｍ可変に必要な電流変化量を小さくして１つの回路で広範囲のｇｍ可変を実現できるためである。
第２の効果は、高いｇｍを低消費電力で実現できることであり、その理由は、電流比でｇｍを決定できるためである。
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、図面において同一部分または相当部分には同じ参照符号を付している。
（第１の実施形態）
図１は第１の実施形態による可変トランスコンダクタンス回路である。線形電圧電流変換部は従来技術で記載したものであり、入力電圧信号ＶｉはＭＯＳトランジスタＭ５，Ｍ６のソース間抵抗Ｒで電流変換され、それぞれＭＯＳトランジスタＭ１，Ｍ２のドレイン電流となる。このときＭＯＳトランジスタＭ１，Ｍ２ゲート電圧差は数４のようになる。
Figure 2007043654
ここで、ｋ１はＭＯＳトランジスタＭ１，Ｍ２のゲート幅／ゲート長、β＝電荷移動度×ゲート酸化膜容量／２とする。
ＭＯＳトランジスタＭ１，Ｍ２のゲート電圧は、ソースフォロワを構成するＭＯＳトランジスタＭ７，Ｍ８のソースで駆動され、ＭＯＳトランジスタＭ７，Ｍ８の基板バイアス効果を無視すれば前述のΔＶｇは、ＭＯＳトランジスタＭ７，Ｍ８のゲート即ちＭＯＳトランジスタＭ５，Ｍ６のドレイン電圧差となる。このＭＯＳトランジスタＭ５，Ｍ６のドレイン電圧をＭＯＳトランジスタＭ４，Ｍ３のゲートに入力する。ＭＯＳトランジスタＭ３，Ｍ４の共通接続されているソースには、電流Ｉｂを供給する電流源３が接続されており、ドレインには、ゲートが共通接続されたＭＯＳトランジスタＭ９，Ｍ１０が接続されている。ΔＶｇが入力されたとき、ＭＯＳトランジスタＭ３，Ｍ４のドレインから出力される電流ΔＩｏｕｔは数５のようになる。
Figure 2007043654
ここでｋ２はＭＯＳトランジスタＭ３，Ｍ４のゲート幅／ゲート長である。
数５に数４を代入して整理すると数６のようになる。
Figure 2007043654
ただし、ｋ３＝ｋ２／ｋ１とする。以上より、ｇｍは数７で表される。
Figure 2007043654
上式でＩａ，Ｉｂを例えばそれぞれ１０倍変化させれば（Ｉａ×１／１０、Ｉｂ×１０）、ｇｍは最小値の１０倍変化させることが可能であり、数３で説明した従来技術より少ない電流変化で、つまり低電源電圧でｇｍを広範囲に変化させることができることがわかる。また電流比でｇｍを決定できることから高いｇｍをより少ない動作電流で実現することができるというメリットもある。
（第２の実施形態）
図２は第２の実施形態による可変トランスコンダクタンス回路である。図１の可変トランスコンダクタンス回路では、ＭＯＳトランジスタＭ４，Ｍ３のゲート電圧は、それぞれ、ＭＯＳトランジスタＭ１とＭ７、ＭＯＳトランジスタＭ２とＭ８のゲート−ソース間電圧で自動的に決定されるため、ＭＯＳトランジスタＭ３，Ｍ４を飽和領域で動作させるためには自動的に出力ダイナミックレンジが決定され、設計自由度が制限される。これを解決するために図２では、ＭＯＳトランジスタＭ１のゲートとＭＯＳトランジスタＭ４のゲートとの間およびＭＯＳトランジスタＭ２のゲートとＭＯＳトランジスタＭ３のゲートとの間のそれぞれをレベルシフト回路４を介して接続している。このレベルシフト回路４のＤＣレベルシフト量を適切に設定することで出力ダイナミックレンジの設計自由度を向上させている。レベルシフト回路４は入力インピーダンスが十分に高ければ図１のＭＯＳトランジスタＭ５のドレインとＭＯＳトランジスタＭ４のゲートとの間およびＭＯＳトランジスタＭ６のドレインとＭＯＳトランジスタＭ３のゲートとの間にそれぞれ挿入してもよい。
（第３の実施形態）
図１、図２の構成ではＭＯＳトランジスタＭ１，Ｍ５，Ｍ７またはＭＯＳトランジスタＭ２，Ｍ６，Ｍ８で負帰還ループを形成しており、そのユニティゲイン周波数ｆ０とＩａは数８の関係があり、ｇｍに応じて回路の周波数特性が変化する。
Figure 2007043654
図３は第３の実施形態による可変トランスコンダクタンス回路であり、これは上記課題を解決するものである。ＭＯＳトランジスタＭ５と電流源１、ＭＯＳトランジスタＭ６と電流源２はそれぞれオペアンプの出力ソースフォロワを形成しており、それぞれの出力間には抵抗Ｒが接続されている。電圧信号Ｖｉが入力されたとき、抵抗Ｒの両端にもＶｉの電位差が発生し、Ｖｉ／Ｒの信号電流が流れる。この信号電流はＭＯＳトランジスタＭ５，Ｍ６のドレインから出力され、ゲートがＢｉａｓ１で接地されたＭＯＳトランジスタＭ１，Ｍ２に入力される。このときのＭＯＳトランジスタＭ１，Ｍ２のゲート−ソース電圧差は数４のようになり、図３の回路は、第１の実施形態で説明した回路動作と同じように、数７に示したトランスコンダクタンスを得ることができる。
図４は図３に示したオペアンプの構成例を示している。このときオペアンプのユニティゲイン周波数ｆ０は数９のようになり、ＭＯＳトランジスタＭ５と電流源１で構成されるソースフォロワの周波数帯域がｆ０に対して十分高ければ図３のトランスコンダクタンス回路はｇｍを変化させても周波数特性が変化することはない。
Figure 2007043654
なお、図１、図２、図３では、入力トランジスタがＮｃｈの場合を記載しているが、もちろん各トランジスタのＮｃｈ／Ｐｃｈを逆にして構成してもよい。
また、図１、図２、図３において抵抗Ｒを線形領域で動作するＭＯＳトランジスタに置き換えて、そのゲート電圧をＩａ、Ｉｂと併せて変化させれば、より広範囲のｇｍ可変を実現することができる。
（第４の実施形態）
図５は、図１〜図３に示した平方根展開部１１の変形例である。図１〜図３の可変トランスコンダクタンス回路のｇｍは、数７に示すように、ＭＯＳトランジスタＭ１，Ｍ２とＭＯＳトランジスタＭ３，Ｍ４のトランジスタサイズ比率ｋ３に依存する。図５では、ＭＯＳトランジスタＭ３，Ｍ４の代わりに、複数のＭＯＳトランジスタを並列接続して制御信号φ１〜φ３で切り替える。これによりｋ３を変化させることができるのでｇｍを可変できる。なお、図５では、ＭＯＳトランジスタＭ３，Ｍ４を並列接続のＭＯＳトランジスタに置き換えているが、ＭＯＳトランジスタＭ１，Ｍ２を並列接続のＭＯＳトランジスタに置き換えてもよい。
（第５の実施形態）
図６は、図１〜３に示した可変トランスコンダクタンス回路１１１にトランスコンダクタンス制御回路１６を設けた例を示す。ここでは、まず、図６（ｂ）に示すトランスコンダクタンス制御回路１６に含まれる２乗回路２０の動作を図７を参照しながら説明する。
図７においてＩｉｎは電流入力、ｃｎｔは２乗電流出力である。ＮｃｈトランジスタＭ１０１〜Ｍ１０４はトランスリニアループ回路を構成しており、電流源１３で駆動されるＭＯＳトランジスタＭ１０３とソース接地されたＭＯＳトランジスタＭ１０４のドレインにはＰｃｈトランジスタＭ１０７〜Ｍ１１０で構成したカレントミラー回路が接続され、ＭＯＳトランジスタＭ１０３，Ｍ１０４に流れる電流をそれぞれｋ１、ｋ２倍したものを加算してＭＯＳトランジスタＭ１０１，Ｍ１０２に供給している。ＭＯＳトランジスタＭ１０５は、ＭＯＳトランジスタＭ１０７の電流をａ倍して出力するカレントミラー回路を構成している。ＭＯＳトランジスタＭ１０１のトランジスタサイズを基準としたＭＯＳトランジスタＭ１０２，Ｍ１０３，Ｍ１０４それぞれのトランジスタサイズ比をｎ２，ｎ３，ｎ４とすると、図７に示す電流Ｉ０，Ｉ１，Ｉ２の間には数１０が成り立つ。
Figure 2007043654
この式の両辺を２乗し、Ｉ０＝Ｉｉｎ＋ｋ１・Ｉ１＋ｋ２・Ｉ２を代入すると数１１のようになる。
Figure 2007043654
ここで、
Figure 2007043654
として、整理すると数１３のようになり、入力電流Ｉｉｎに対してＩ２は２乗特性を持つ。
Figure 2007043654
これをａ倍したものが出力電流となり、最終的に次式が得られる。
Figure 2007043654
この式から、図７の回路はデバイス・パラメータβを含まず、相対精度のパラメータａ，ｎ２，ｎ３，ｎ４と電流Ｉ１で２乗特性が決定されるため、製造ばらつきの影響を受けにくいというメリットがある。
電流出力は必要な出力電流の極性に応じて図８のように電流を出力してもよい。また、図７、図８の実施例において、トランジスタＭ１０４を定電流駆動として電流Ｉ１をカレントミラー出力してもよい。図７、８の２乗回路の２乗特性を変化させたい場合はトランジスタサイズ比ａまたは電流Ｉ１を変化させることで実現できる。
次にトランスコンダクタンスの制御について、図６を参照しながら、制御信号に対してトランスコンダクタンスが指数関数で変化する回路について説明する。
図６（ａ）において制御信号ｘを関数発生回路１５でＩａ∝１＋ｘ、Ｉｂ∝１−ｘとなるように変換すると数７よりトランスコンダクタンスは、
Figure 2007043654
となり、図９に示すように特定のｘの範囲においてｇｍ∝exと近似でき、指数関数でトランスコンダクタンスを変化させることができる。
しかし、ｇｍの可変幅を広げようとしてｘの範囲を広げると近似精度が悪くなる。この課題を解決するために、図６（ｂ）ではトランスコンダクタンス制御回路１６に２乗回路２０を内蔵している。図２の可変トランスコンダクタンス回路１１１を採用した場合の２乗回路２０との接続例を図１０に示す。制御信号ｘを関数発生回路１５でＩｉｎ１∝１＋ｘ、Ｉｉｎ２∝１−ｘとなるように変換するとＩａ∝（１＋ｘ）2、Ｉｂ∝（１−ｘ）2、となり、数７よりトランスコンダクタンスは
Figure 2007043654
となり、図９に示すように特定のｘの範囲においてｇｍ∝e2xと近似できる。数１５と数１６の指数関数近似誤差を図示したものが図１１であり、２乗回路２０を搭載することでｇｍの可変幅を広げるためにｘの範囲を広げても近似精度を上げることが可能になる。
（第５の実施形態）
図１２は第５の実施形態による光ディスク装置を示している。この光ディスク装置は、スピンドルモータ１０１と、光ピックアップ１０２と、アドレス信号生成回路１０３と、アドレスデコーダ１０４と、サーボコントローラ１０５と、サーボエラー信号生成回路１０６と、データ信号生成回路１０７と、デコーダ１０８と、ＣＰＵ１０９とを備えている。
ここでは本発明の可変ｇｍ回路の適用例の１つとして図１２におけるデータ信号生成回路１０７に本発明の可変ｇｍ回路を適用した例を説明するが、アドレス信号生成回路１０３、サーボエラー信号生成回路１０６、レーザーパワー制御回路１１０にも本発明の可変ｇｍ回路を適用することができる。データ信号生成回路１０７の内部構成を図７に示す。
光ディスク１００から得られるデータ信号は振幅の正規化、ノイズ除去を行い、そのリーダビリティを向上させる必要がある。そのため信号処理経路には図１３のように可変ゲインアンプ１０７１とローパスフィルタ１０７２を設ける。可変ゲインアンプ１０７１は、リードチャネル回路１０７３で検出した信号振幅値に応じてゲイン制御回路１０７４でゲインを切り替えて信号振幅を正規化する。また、ローパスフィルタ１０７２は、光ディスク１００のメディア、倍速に応じて常に最適なノイズ除去ができるよう通過帯域制御回路１０７５により、ローパスフィルタ１０７２のカットオフ周波数を変化させることができる。この可変ゲインアンプ１０７１とローパスフィルタ１０７２を本発明の可変ｇｍ回路で構成した例が図１４である。可変ゲインアンプ１０７１として使用する際には図１４（ａ）に示すように可変ｇｍ回路１１１と抵抗を接続し、ゲインはＧｍ×Ｒで決定される。またローパスフィルタ１０７２として使用する際には図１４（ｂ）に示すように可変ｇｍ回路１１１と容量とを接続し、カットオフ周波数ＦｃはＧｍ／Ｃで決定される。図１４（ｂ）のローパスフィルタ１０７２は簡単のために１次の構成を記載しているが、実際の光ディスク装置においては５次から７次のローパスフィルタを構成する。
本発明による可変トランスコンダクタンス回路は、たとえばＤＶＤなどの光ディスク装置におけるフィルタ回路や可変ゲインアンプに適用可能である。
本発明の第１の実施形態による可変トランスコンダクタンス回路 本発明の第２の実施形態による可変トランスコンダクタンス回路 本発明の第３の実施形態による可変トランスコンダクタンス回路 図３に示したオペアンプの構成例 図１〜図３に示した平方根展開部１１の変形例 図１〜３に示した可変トランスコンダクタンス回路にトランスコンダクタンス制御回路を設けた例 図６（ｂ）のトランスコンダクタンス制御回路に含まれる２乗回路の構成例１ 図６（ｂ）のトランスコンダクタンス制御回路に含まれる２乗回路の構成例２ トランスコンダクタンス制御特性 図２の可変コンダクタンス回路と２乗回路の接続例 トランスコンダクタンス制御特性の近似誤差 光ディスク装置の構成例 図１２のデータ信号生成回路の構成例 本発明の可変トランスコンダクタンス回路を用いた可変ゲインアンプとローパスフィルタの構成例 従来技術の可変コンダクタンス回路
符号の説明
１ 可変電流源１
２ 可変電流源２
３ 可変電流源３
４ レベルシフト回路
５ 電源電圧
６ 電圧信号入力端子
７ 電流信号出力端子
８ 平方根圧縮信号出力
９ バイアス電流源
１０ 平方根圧縮部
１１ 平方根展開部
１６ トランスコンダクタンス制御回路
２０ ２乗回路
１００ 光ディスクメディア
１０２ 光ピックアップ
１０３ アドレス信号生成回路
１０４ アドレスデコーダー
１０５ サーボコントローラ
１０６ サーボエラー信号生成回路
１０７ データ信号生成回路
１０８ デコーダ
１０９ ＣＰＵ
１１０ レーザパワー制御回路
１１１ 本発明の可変トランスコンダクタンス回路

Claims (9)

  1. 入力電圧信号(Vi)に対して線形な電流信号を出力する電圧―電流変換回路と、
    前記電流信号を入力して平方根圧縮された電圧信号に変換する第１および第２のＭＯＳトランジスタ(M1,M2)と、
    前記平方根圧縮された電圧信号を線形電流信号に変換する第３および第４のＭＯＳトランジスタ(M3,M4)とを備え、
    前記第１および第２のＭＯＳトランジスタ(M1,M2)のバイアス電流(Ia)と前記第３および第４のＭＯＳトランジスタ(M3,M4)のバイアス電流(Ib)をそれぞれ変化させてトランスコンダクタンスを制御する、
    ことを特徴とする可変トランスコンダクタンス回路。
  2. 請求項１において、
    前記電圧−電流変換回路は、
    前記入力電圧信号(Vi)が入力される２つのオペアンプと、
    前記２つのオペアンプの出力間に挿入された抵抗(R)とを含み、
    前記２つのオペアンプの出力段の各々は第１の電流源(1)または第２の電流源(2)でバイアスされるソースフォロワであり、前記ソースフォロワのドレインから電流信号を取り出すものであり、
    前記第１および第２のＭＯＳトランジスタ(M1,M2)のゲートは所定のバイアス電圧により接地され、ソースには前記電圧−電流変換回路からの出力電流信号がそれぞれ入力され、
    前記第３および第４のＭＯＳトランジスタ(M3,M4)のソースは共通接続されており、この共通接続されたソースには第３の電流源(3)が接続され、前記第３のＭＯＳトランジスタ(M3)のゲートは第１および第２のＭＯＳトランジスタ(M1,M2)の一方のソースに接続され、前記第４のＭＯＳトランジスタ(M4)のゲートは前記第１および第２のＭＯＳトランジスタ(M1,M2)の他方のソースに接続され、
    前記可変トランスコンダクタンス回路は、
    前記第３および第４のＭＯＳトランジスタ(M3,M4)のドレインを電流出力とし、
    前記第１および第２の電流源(1,2)の電流(Ia)と前記第３の電流源(3)の電流(Ib)とをそれぞれ変化させてトランスコンダクタンスを制御する、
    ことを特徴とする可変トランスコンダクタンス回路。
  3. 請求項１において、
    前記電圧−電流変換回路は、
    前記入力電圧信号(Vi)が入力される入力差動対を構成する第５および第６のＭＯＳトランジスタ(M5,M6)と、
    前記第５および第６のＭＯＳトランジスタ(M5,M6)のソース間に挿入された抵抗(R)とを含み、
    前記第５および第６のＭＯＳトランジスタ(M5,M6)の各々は、ドレインに接続された第１の電流源(1)または第２の電流源(2)でバイアスされ、
    前記第５のＭＯＳトランジスタ(M5)のソースには前記第１および第２のＭＯＳトランジスタ(M1,M2)の一方のドレインが接続され、前記第６のＭＯＳトランジスタ(M6)のソースには前記第１および第２のＭＯＳトランジスタ(M1,M2)の他方のドレインが接続され、
    前記第１および第２のＭＯＳトランジスタ(M1,M2)の各々は、ドレインに接続された前記第５のＭＯＳトランジスタ(M5)または第６のＭＯＳトランジスタ(M6)のドレイン電圧によりゲート電圧が駆動され、
    前記第３および第４のＭＯＳトランジスタ(M3,M4)のソースは共通接続されており、この共通接続されたソースには第３の電流源(3)が接続され、前記第３のＭＯＳトランジスタ(M3)のゲート電圧は前記第５および第６のＭＯＳトランジスタ(M5,M6)の一方のドレイン電圧により駆動され、前記第４のＭＯＳトランジスタ(M4)のゲート電圧は前記第５および第６のＭＯＳトランジスタ(M5,M6)の他方のドレイン電圧により駆動され、
    前記可変トランスコンダクタンス回路は、
    前記第３および第４のＭＯＳトランジスタ(M3,M4)のドレインを電流出力とし、
    前記第１および第２の電流源(1,2)の電流(Ia)と前記第３の電流源(3)の電流(Ib)とをそれぞれ変化させてトランスコンダクタンスを制御する、
    ことを特徴とする可変トランスコンダクタンス回路。
  4. 請求項１〜３のいずれか１つにおいて、
    前記第１および第２のＭＯＳトランジスタ(M1,M2)、または、前記第３および第４のＭＯＳトランジスタ(M3,M4)を、並列接続された複数のＭＯＳトランジスタで構成し、切り替えることでトランスコンダクタンスを制御する、
    ことを特徴とする可変トランスコンダクタンス回路。
  5. 請求項１において、
    前記バイアス電流(Ia,Ib)を生成するトランスコンダクタンス制御回路をさらに備え、
    前記トランスコンダクタンス制御回路は、
    ゲートとドレインを接続し縦続接続した第７および第８のＭＯＳトランジスタ(M101,M102)と、ゲートを前記第８のＭＯＳトランジスタ(M102)のゲートに接続した第９のＭＯＳトランジスタ(M103)と、ゲートを第９のＭＯＳトランジスタ(M103)のソースに接続した第１０のＭＯＳトランジスタ(M104)で構成されるトランスリニアループ回路において、前記第９のＭＯＳトランジスタ(M103)と前記第１０のＭＯＳトランジスタ(M104)それぞれに流れる電流を数倍して前記第７および第８のＭＯＳトランジスタ(M101,M102)に供給する手段を備え、前記第８のＭＯＳトランジスタ(M102)のドレインを電流入力とし、前記第９および第１０のＭＯＳトランジスタ(M103,M104)のいずれか一方を第４の電流源(13)と接続し、他方に流れる電流をカレントミラー出力する２乗回路(20)を含み、
    前記カレントミラー出力が前記バイアス電流(IaまたはIb)となる、
    ことを特徴とする可変トランスコンダクタンス回路。
  6. 請求項５において、
    前記供給手段は、
    前記第９および第１０のＭＯＳトランジスタ(M103,M104)に流れる電流を数倍して前記第７および第８のＭＯＳトランジスタ(M101,M102)に供給するカレントミラーを含む、
    ことを特徴とする可変トランスコンダクタンス回路。
  7. 請求項５において、
    前記カレントミラー出力のミラー比が可変である、
    ことを特徴とする可変トランスコンダクタンス回路。
  8. 請求項５において、
    前記第４の電流源(13)の電流値が可変である、
    ことを特徴とする可変トランスコンダクタンス回路。
  9. 請求項１〜８のいずれか１つに記載の可変トランスコンダクタンス回路と容量素子で形成されるフィルタ、または、請求項１〜８のいずれか１つに記載の可変トランスコンダクタンス回路と抵抗素子とで形成される可変ゲインアンプを信号処理経路に設けた、
    ことを特徴とする光ディスク装置。
JP2006110550A 2005-07-07 2006-04-13 可変トランスコンダクタンス回路 Expired - Fee Related JP4217247B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006110550A JP4217247B2 (ja) 2005-07-07 2006-04-13 可変トランスコンダクタンス回路
US11/481,861 US7486139B2 (en) 2005-07-07 2006-07-07 Variable transconductance circuit
US12/195,059 US7911274B2 (en) 2005-07-07 2008-08-20 Variable transconductance circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005198623 2005-07-07
JP2006110550A JP4217247B2 (ja) 2005-07-07 2006-04-13 可変トランスコンダクタンス回路

Publications (2)

Publication Number Publication Date
JP2007043654A true JP2007043654A (ja) 2007-02-15
JP4217247B2 JP4217247B2 (ja) 2009-01-28

Family

ID=37678506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006110550A Expired - Fee Related JP4217247B2 (ja) 2005-07-07 2006-04-13 可変トランスコンダクタンス回路

Country Status (2)

Country Link
US (2) US7486139B2 (ja)
JP (1) JP4217247B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270891A (ja) * 2007-04-16 2008-11-06 Nec Electronics Corp 可変利得回路
JP2008283555A (ja) * 2007-05-11 2008-11-20 Matsushita Electric Ind Co Ltd 可変トランスコンダクタ、可変ゲインアンプ、及びフィルタ回路
US7705678B2 (en) 2008-05-30 2010-04-27 Fujitsu Limited Amplifier using impedance circuit for canceling cutoff
US7982506B2 (en) 2007-06-05 2011-07-19 Nec Corporation Voltage-current converter and filter circuit using same
WO2015145919A1 (ja) * 2014-03-28 2015-10-01 株式会社ソシオネクスト 低雑音増幅器

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011048796A1 (ja) * 2009-10-19 2011-04-28 パナソニック株式会社 Ｄｃ－ｄｃコンバータ
CN102843101B (zh) * 2011-06-20 2015-06-10 苏州科山微电子科技有限公司 可变增益低噪声放大器
US9236840B1 (en) * 2014-09-04 2016-01-12 Linear Technology Corporation Linear broadband PNP amplifier
JP6467924B2 (ja) * 2015-01-06 2019-02-13 富士通株式会社 増幅回路
US10734958B2 (en) * 2016-08-09 2020-08-04 Mediatek Inc. Low-voltage high-speed receiver
US10523165B2 (en) * 2017-01-26 2019-12-31 Analog Devices, Inc. Common mode feedback circuit with backgate control
US10345353B2 (en) 2017-11-13 2019-07-09 Texas Instruments Incorporated Fully differential current sensing
US11114986B2 (en) * 2019-08-12 2021-09-07 Omni Design Technologies Inc. Constant level-shift buffer amplifier circuits

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6274168A (ja) 1985-09-27 1987-04-04 Toshiba Corp 二乗演算回路
JPH01317009A (ja) 1988-06-17 1989-12-21 Toshiba Corp 可変利得制御回路
JPH0666597B2 (ja) 1989-08-30 1994-08-24 東光株式会社 可変トランスコンダクタンス増幅回路
JP3333239B2 (ja) * 1991-12-05 2002-10-15 株式会社東芝 可変利得回路
US5451901A (en) * 1994-07-01 1995-09-19 Cirrus Logic Inc. Transconductance amplifiers and exponential variable gain amplifiers using the same
US5672961A (en) * 1995-12-29 1997-09-30 Maxim Integrated Products, Inc. Temperature stabilized constant fraction voltage controlled current source
KR100246757B1 (ko) 1997-05-09 2000-03-15 윤종용 트랜스컨덕턴스 가변방법 및 회로와 그를 이용한 가변 대역 필터 및 가변 이득 증폭기
JPH1168477A (ja) 1997-08-12 1999-03-09 Nec Corp チューナブルｃｍｏｓ演算トランスコンダクタンス増幅器
JP3535357B2 (ja) 1997-10-09 2004-06-07 株式会社東芝 低電圧トランスリニア回路
US6118340A (en) * 1999-07-26 2000-09-12 Burr-Brown Corporation Low noise differential input, differential output amplifier and method
JP3425426B2 (ja) 2000-01-31 2003-07-14 松下電器産業株式会社 トランスコンダクタおよびフィルタ回路
JP3841652B2 (ja) * 2001-03-14 2006-11-01 富士通株式会社 増幅回路
JP2003179447A (ja) 2001-12-10 2003-06-27 Nec Electronics Corp 可変利得回路
DE10164382C1 (de) 2001-12-28 2003-08-21 Xignal Technologies Ag Integrierte Schaltungsanordnung mit einem Transkonduktanzverstärker
JP3953009B2 (ja) 2003-09-12 2007-08-01 ソニー株式会社 トランスコンダクタンス調整回路
KR100664305B1 (ko) * 2005-02-04 2007-01-04 삼성전자주식회사 전류모드 트랜스컨덕터 튜닝 장치

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270891A (ja) * 2007-04-16 2008-11-06 Nec Electronics Corp 可変利得回路
JP2008283555A (ja) * 2007-05-11 2008-11-20 Matsushita Electric Ind Co Ltd 可変トランスコンダクタ、可変ゲインアンプ、及びフィルタ回路
US7982506B2 (en) 2007-06-05 2011-07-19 Nec Corporation Voltage-current converter and filter circuit using same
US7705678B2 (en) 2008-05-30 2010-04-27 Fujitsu Limited Amplifier using impedance circuit for canceling cutoff
WO2015145919A1 (ja) * 2014-03-28 2015-10-01 株式会社ソシオネクスト 低雑音増幅器
CN106134074A (zh) * 2014-03-28 2016-11-16 株式会社索思未来 低噪声放大器
JPWO2015145919A1 (ja) * 2014-03-28 2017-04-13 株式会社ソシオネクスト 低雑音増幅器
US9847758B2 (en) 2014-03-28 2017-12-19 Socionext Inc. Low noise amplifier
CN106134074B (zh) * 2014-03-28 2019-03-22 株式会社索思未来 低噪声放大器

Also Published As

Publication number Publication date
US20070018725A1 (en) 2007-01-25
US7911274B2 (en) 2011-03-22
JP4217247B2 (ja) 2009-01-28
US7486139B2 (en) 2009-02-03
US20090015330A1 (en) 2009-01-15

Similar Documents

Publication Publication Date Title
JP4217247B2 (ja) 可変トランスコンダクタンス回路
CN100574094C (zh) 可变跨导电路
JP5635506B2 (ja) フィルタ回路及びこれを備えた光ディスク装置
EP1417752A2 (en) High-bandwidth low-voltage gain cell and voltage follower having an enhanced transconductance
US20130099825A1 (en) Voltage comparator
US6472932B2 (en) Transconductor and filter circuit
Sharma et al. Design and simulation of pseudo-resistor with extremely high linearity for an improved neural signal recording
JP3953009B2 (ja) トランスコンダクタンス調整回路
JPH10303664A (ja) 可変利得増幅器
JP2004062424A (ja) 半導体集積回路装置
US7068090B2 (en) Amplifier circuit
JP5543059B2 (ja) 差動増幅回路
US7768349B2 (en) Transconductance amplifier
CN115459727A (zh) 伪电阻电路、rc滤波电路、电流镜电路及芯片
JP4721928B2 (ja) 可変トランスコンダクタ
JP2000252768A (ja) 演算増幅器
JP6964880B2 (ja) コンダクタンスアンプ
JPH11317019A (ja) Ｒｆ信号用ゲイン調整回路
JP4695621B2 (ja) 半導体回路
JP2005354172A (ja) コモンモードフィードバック回路、相互コンダクタンス増幅器及びｇｍＣフィルタ
Singh et al. Design and Analysis of DTMOS based Operational Transconductance Amplifier
JP4030277B2 (ja) 増幅回路
JP6000884B2 (ja) 演算増幅回路
JP2003249827A (ja) 演算増幅器
JP2006079471A (ja) 電流制御回路，半導体装置及び撮像装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081014

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081107

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131114

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees