JP3535357B2 - 低電圧トランスリニア回路 - Google Patents
低電圧トランスリニア回路Info
- Publication number
- JP3535357B2 JP3535357B2 JP27737997A JP27737997A JP3535357B2 JP 3535357 B2 JP3535357 B2 JP 3535357B2 JP 27737997 A JP27737997 A JP 27737997A JP 27737997 A JP27737997 A JP 27737997A JP 3535357 B2 JP3535357 B2 JP 3535357B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential pair
- electrode
- collector
- base electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は低電圧トランスリニ
ア回路に関する。
ア回路に関する。
【０００２】
【従来の技術】トランスリニア回路は、複数のトランジ
スタのベース・エミッタを一巡ループに結合し、全ての
トランジスタが能動領域で動作するように、バイアス回
路を配置したものであり、複数の入力電流の積、商に比
例した出力を得るのに従来より用いられている。
スタのベース・エミッタを一巡ループに結合し、全ての
トランジスタが能動領域で動作するように、バイアス回
路を配置したものであり、複数の入力電流の積、商に比
例した出力を得るのに従来より用いられている。
【０００３】文献、B.Gilbert, "Translinear Circuit
s: An Historical Overview." Analog Intergrated Cir
cuits and Signal Processing, 9, 95-118(1996).は、
このようなトランスリニア回路の一例を開示している。
s: An Historical Overview." Analog Intergrated Cir
cuits and Signal Processing, 9, 95-118(1996).は、
このようなトランスリニア回路の一例を開示している。
【０００４】図５は、上記の文献に開示された、一般化
したトランスリニアループの概念図である。トランスリ
ニアループの基本的概念は、「ループ上に接続された半
導体接合において、時計回り方向の極性の半導体接合の
数と、反時計回り方向の極性の半導体接合の数が同数で
あるように配列された閉ループでは、時計回り方向の電
流密度の積が反時計回り方向の電流密度の積に等しくな
る」というものである。
したトランスリニアループの概念図である。トランスリ
ニアループの基本的概念は、「ループ上に接続された半
導体接合において、時計回り方向の極性の半導体接合の
数と、反時計回り方向の極性の半導体接合の数が同数で
あるように配列された閉ループでは、時計回り方向の電
流密度の積が反時計回り方向の電流密度の積に等しくな
る」というものである。
【０００５】数式で示せば、接合電圧ＶFKの和はゼロで
ある必要があるので、
ある必要があるので、
【数１】
【０００６】各ＶFKは実際にはトランジスタのＶBE、各
接合の電流はコレクタ電流ＩCk（時にはＩEk）になる。
ここで、良く知られているように、
接合の電流はコレクタ電流ＩCk（時にはＩEk）になる。
ここで、良く知られているように、
【数２】
【０００７】となる。但し、ＶT は熱電圧、ＩCkはk 番
目のトランジスタのコレクタ電流、ＩSkは同トランジス
タの飽和電流である。ｎＶT は全ての項に現れるので、
一般的には同一極性の全ての接合を等しいと仮定すれ
ば、対数項の和は積に、ゼロはlog(1)になるので、(1)
式は次のように書き換える事ができる。
目のトランジスタのコレクタ電流、ＩSkは同トランジス
タの飽和電流である。ｎＶT は全ての項に現れるので、
一般的には同一極性の全ての接合を等しいと仮定すれ
ば、対数項の和は積に、ゼロはlog(1)になるので、(1)
式は次のように書き換える事ができる。
【０００８】
【数３】
【０００９】上式を満足するには次の２つの基本的条件
が必要である。
が必要である。
【００１０】１．トランスリニアループには偶数の接合
を含む。
を含む。
【００１１】２．時計回り方向と反時計回り方向の接合
数は等しい。
数は等しい。
【００１２】ＮＰＮとＰＮＰトランジスタのように異な
る極性のデバイスの飽和電流は温度特性が異なる事が多
いので、対向するペアに置く必要がある。対称を前提と
すると、
る極性のデバイスの飽和電流は温度特性が異なる事が多
いので、対向するペアに置く必要がある。対称を前提と
すると、
【数４】
【００１３】飽和電流ＩSkは実効エミッタ面積に比例す
るので、ＩSkはＡk ＪSkの形に置換できる。飽和電流密
度ＪSkは左辺と右辺に等しく存在するので次式が得られ
る。
るので、ＩSkはＡk ＪSkの形に置換できる。飽和電流密
度ＪSkは左辺と右辺に等しく存在するので次式が得られ
る。
【００１４】
【数５】
【００１５】ＩCk／Ａk なる比は各デバイスの電流密度
Ｊであるから、トランスリニアの原理は次式で最もシン
プルに表現できる。
Ｊであるから、トランスリニアの原理は次式で最もシン
プルに表現できる。
【００１６】
【数６】
【００１７】この原理に基く回路例としては、上記文献
に開示された図６に示すような乗除算器（A simple
TL multiplier/divider) が知られている。この回路は
２つの電流の積Ｉ１×Ｉ２をＩ３で割り算する演算が可
能である。
に開示された図６に示すような乗除算器（A simple
TL multiplier/divider) が知られている。この回路は
２つの電流の積Ｉ１×Ｉ２をＩ３で割り算する演算が可
能である。
【００１８】
【発明が解決しようとする課題】しかしながら、上記し
たトランスリニア回路は低電源電圧動作が難しいという
問題がある。図６の従来例では、電源間の直列に入るト
ランジスタＶBEは２個なので、２Ｖ程度の電源電圧まで
動作するが、図６の回路を拡張した図７に示すような回
路では、入力数を増やせば増やすほど電源間に直列に入
るＶBEは増えるので、必要な電源電圧はどんどん高くな
る。尚、図７に示す回路は文献には無いが容易に案出で
きるものである。
たトランスリニア回路は低電源電圧動作が難しいという
問題がある。図６の従来例では、電源間の直列に入るト
ランジスタＶBEは２個なので、２Ｖ程度の電源電圧まで
動作するが、図６の回路を拡張した図７に示すような回
路では、入力数を増やせば増やすほど電源間に直列に入
るＶBEは増えるので、必要な電源電圧はどんどん高くな
る。尚、図７に示す回路は文献には無いが容易に案出で
きるものである。
【００１９】また、上記した図７の回路では、同一ブロ
ックの繰り返しによる拡張はできない。前述の通り、入
力数を増やすには電源電圧の制約がある。
ックの繰り返しによる拡張はできない。前述の通り、入
力数を増やすには電源電圧の制約がある。
【００２０】本発明の低電圧トランスリニア回路はこの
ような課題に着目してなされたものであり、その目的と
するところは、低電圧動作が可能であり、かつ拡張性に
優れた低電圧トランスリニア回路を提供することにあ
る。
ような課題に着目してなされたものであり、その目的と
するところは、低電圧動作が可能であり、かつ拡張性に
優れた低電圧トランスリニア回路を提供することにあ
る。
【００２１】
【課題を解決するための手段】上記の目的を達成するた
めに、第１の発明に係る低電圧トランスリニア回路は、
特定極性のバイポーラトランジスタから成るｎ個の差動
対と、当該差動対の各ベース電極をループ状に接続する
接続手段と、第１番目の差動対の第１のトランジスタの
ベース電極と、第ｎ番目の差動対の第２ｎ番目のトラン
ジスタのベース電極との接続点を特定電位にバイアスす
るバイアス手段と、前記第ｎ番目の差動対の一方のトラ
ンジスタのコレクタ電極以外の全てのトランジスタのコ
レクタ電極に、Ｉ１，Ｉ２，…，Ｉ２n-1 なる２ｎ−１
個の入力電流を供給する入力電流供給手段と、前記バイ
アス手段が接続された接続点以外の全てのループ内のベ
ース電極接続点を、それぞれ対応する帰還トランジスタ
のコレクタ電極に接続する接続手段と、前記ベース電極
接続点にベース電極が接続される各差動対の一方のトラ
ンジスタのコレクタ電極に、前記帰還トランジスタのベ
ース電極を接続する接続手段と、前記帰還トランジスタ
のエミッタ電極を固定電位に接続する接続手段と、各差
動対の共通エミッタ電極にそれぞれ対応する電流源トラ
ンジスタのコレクタ電極を接続する接続手段と、前記電
流源トランジスタのエミッタ電極を固定電位に接続する
接続手段と、前記電流源トランジスタのベース電極を、
対応する差動対のコレクタ電極のうち、前記帰還トラン
ジスタのベース電極が接続されていない方のコレクタ電
極に接続する接続手段とを具備し、前記第ｎ番目の差動
対のコレクタ出力のうち、前記帰還トランジスタもしく
は電流源トランジスタのベース電極が接続されていない
側のコレクタ電極から、前記複数の入力電流の積、商に
比例した演算出力を導出する。
めに、第１の発明に係る低電圧トランスリニア回路は、
特定極性のバイポーラトランジスタから成るｎ個の差動
対と、当該差動対の各ベース電極をループ状に接続する
接続手段と、第１番目の差動対の第１のトランジスタの
ベース電極と、第ｎ番目の差動対の第２ｎ番目のトラン
ジスタのベース電極との接続点を特定電位にバイアスす
るバイアス手段と、前記第ｎ番目の差動対の一方のトラ
ンジスタのコレクタ電極以外の全てのトランジスタのコ
レクタ電極に、Ｉ１，Ｉ２，…，Ｉ２n-1 なる２ｎ−１
個の入力電流を供給する入力電流供給手段と、前記バイ
アス手段が接続された接続点以外の全てのループ内のベ
ース電極接続点を、それぞれ対応する帰還トランジスタ
のコレクタ電極に接続する接続手段と、前記ベース電極
接続点にベース電極が接続される各差動対の一方のトラ
ンジスタのコレクタ電極に、前記帰還トランジスタのベ
ース電極を接続する接続手段と、前記帰還トランジスタ
のエミッタ電極を固定電位に接続する接続手段と、各差
動対の共通エミッタ電極にそれぞれ対応する電流源トラ
ンジスタのコレクタ電極を接続する接続手段と、前記電
流源トランジスタのエミッタ電極を固定電位に接続する
接続手段と、前記電流源トランジスタのベース電極を、
対応する差動対のコレクタ電極のうち、前記帰還トラン
ジスタのベース電極が接続されていない方のコレクタ電
極に接続する接続手段とを具備し、前記第ｎ番目の差動
対のコレクタ出力のうち、前記帰還トランジスタもしく
は電流源トランジスタのベース電極が接続されていない
側のコレクタ電極から、前記複数の入力電流の積、商に
比例した演算出力を導出する。
【００２２】また、第２の発明に係る低電圧トランスリ
ニア回路は、第１の発明に係る低電圧トランスリニア回
路において、前記帰還トランジスタと電流源トランジス
タの双方、もしくは一方をダーリントントランジスタ構
成とする。
ニア回路は、第１の発明に係る低電圧トランスリニア回
路において、前記帰還トランジスタと電流源トランジス
タの双方、もしくは一方をダーリントントランジスタ構
成とする。
【００２３】また、第３の発明に係る低電圧トランスリ
ニア回路は、特定極性のバイポーラトランジスタから成
るｎ個の差動対と、当該差動対の各ベース電極をループ
状に接続する接続手段と、第１番目の差動対の第１のト
ランジスタのベース電極と、第ｎ番目の差動対の第２ｎ
番目のトランジスタのベース電極との接続点を特定電位
にバイアスするバイアス手段と、前記第ｎ番目の差動対
の一方のトランジスタのコレクタ電極以外の全てのトラ
ンジスタのコレクタ電極に、Ｉ１，Ｉ２， ・・・，Ｉ２n-
1 なる２ｎ−１個の入力電流を供給する入力電流供給手
段と、各差動対の一方のトランジスタのベース電極とコ
レクタ電極とを直接接続する接続手段と、各差動対の他
方のトランジスタのコレクタ電極に、電流源トランジス
タのベース電極を接続する接続手段と、各差動対の共通
エミッタ電極にそれぞれ対応する前記電流源トランジス
タのコレクタ電極を接続する接続手段と、前記電流源ト
ランジスタのエミッタ電極を固定電位に接続する接続手
段とを具備し、前記第ｎ番目の差動対のコレクタ出力の
うち、前記電流源トランジスタのベース電極が接続され
ていない側のコレクタ電極から、前記複数の入力電流の
積、商に比例した演算出力を導出する。
ニア回路は、特定極性のバイポーラトランジスタから成
るｎ個の差動対と、当該差動対の各ベース電極をループ
状に接続する接続手段と、第１番目の差動対の第１のト
ランジスタのベース電極と、第ｎ番目の差動対の第２ｎ
番目のトランジスタのベース電極との接続点を特定電位
にバイアスするバイアス手段と、前記第ｎ番目の差動対
の一方のトランジスタのコレクタ電極以外の全てのトラ
ンジスタのコレクタ電極に、Ｉ１，Ｉ２， ・・・，Ｉ２n-
1 なる２ｎ−１個の入力電流を供給する入力電流供給手
段と、各差動対の一方のトランジスタのベース電極とコ
レクタ電極とを直接接続する接続手段と、各差動対の他
方のトランジスタのコレクタ電極に、電流源トランジス
タのベース電極を接続する接続手段と、各差動対の共通
エミッタ電極にそれぞれ対応する前記電流源トランジス
タのコレクタ電極を接続する接続手段と、前記電流源ト
ランジスタのエミッタ電極を固定電位に接続する接続手
段とを具備し、前記第ｎ番目の差動対のコレクタ出力の
うち、前記電流源トランジスタのベース電極が接続され
ていない側のコレクタ電極から、前記複数の入力電流の
積、商に比例した演算出力を導出する。
【００２４】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を詳細に説明する。
施形態を詳細に説明する。
【００２５】図１（ａ）、（ｂ）は本発明の第１実施形
態に係る低電圧トランスリニア回路の構成を示す図であ
る。図１（ａ）において、第１の差動対Ｑ１，Ｑ２と第
２の差動対Ｑ３，Ｑ４のベース電極が図示の通りループ
上に結線されている。第１の差動対Ｑ１，Ｑ２の電流源
トランジスタＱＡ１のベース電極はＱ２のコレクタ電極
へ、第２の差動対Ｑ３，Ｑ４の電流源トランジスタＱＡ
２のベース電極はＱ３のコレクタ電極へそれぞれ接続さ
れている。電流源トランジスタＱＡ１、ＱＡ２のエミッ
タは接地されている。
態に係る低電圧トランスリニア回路の構成を示す図であ
る。図１（ａ）において、第１の差動対Ｑ１，Ｑ２と第
２の差動対Ｑ３，Ｑ４のベース電極が図示の通りループ
上に結線されている。第１の差動対Ｑ１，Ｑ２の電流源
トランジスタＱＡ１のベース電極はＱ２のコレクタ電極
へ、第２の差動対Ｑ３，Ｑ４の電流源トランジスタＱＡ
２のベース電極はＱ３のコレクタ電極へそれぞれ接続さ
れている。電流源トランジスタＱＡ１、ＱＡ２のエミッ
タは接地されている。
【００２６】Ｑ１とＱ４のベース電極の接続点はバイア
ス電圧源ＶＢに接続されている。Ｑ２とＱ３のベース電
極の接続点は負帰還トランジスタＱＢ１のコレクタ電極
とバイアス電流源ＩＢ１に接続されている。負帰還トラ
ンジスタＱＢ１のベース電極はトランジスタＱ１のコレ
クタ電極へ接続され、そのエミッタ電極は接地されてい
る。第１、第２の各差動対の共通エミッタ電極には、そ
れぞれ対応する電流源トランジスタＱＡ１、ＱＡ２のコ
レクタ電極が接続されている。トランジスタＱ１，Ｑ
２，Ｑ３のコレクタ電極には、それぞれ入力電流Ｉ１，
Ｉ２，Ｉ３が供給される。出力電流Ｉ４はトランジスタ
Ｑ４のコレクタ電極から取り出される。
ス電圧源ＶＢに接続されている。Ｑ２とＱ３のベース電
極の接続点は負帰還トランジスタＱＢ１のコレクタ電極
とバイアス電流源ＩＢ１に接続されている。負帰還トラ
ンジスタＱＢ１のベース電極はトランジスタＱ１のコレ
クタ電極へ接続され、そのエミッタ電極は接地されてい
る。第１、第２の各差動対の共通エミッタ電極には、そ
れぞれ対応する電流源トランジスタＱＡ１、ＱＡ２のコ
レクタ電極が接続されている。トランジスタＱ１，Ｑ
２，Ｑ３のコレクタ電極には、それぞれ入力電流Ｉ１，
Ｉ２，Ｉ３が供給される。出力電流Ｉ４はトランジスタ
Ｑ４のコレクタ電極から取り出される。
【００２７】上記した構成において、定電流トランジス
タと対応する差動対はカスコード接続と見ることができ
る。即ち、差動対の出力は定電流トランジスタのベース
電極からみて逆位相となっており、いずれの出力に接続
しても負帰還となるため、電流は安定して関連トランジ
スタは能動状態にバイアスされる。但しこの回路では、
定電流トランジスタと差動対を構成するトランジスタの
コレクタ・エミッタ間電圧ＶCEを能動状態に保つため
に、ＶCE２つを合わせてＶBE１個分（約０．７Ｖ）とす
る必要があるので、バイアス電圧ＶＢは１．０〜１．１
Ｖ程度に設定しなければならない。
タと対応する差動対はカスコード接続と見ることができ
る。即ち、差動対の出力は定電流トランジスタのベース
電極からみて逆位相となっており、いずれの出力に接続
しても負帰還となるため、電流は安定して関連トランジ
スタは能動状態にバイアスされる。但しこの回路では、
定電流トランジスタと差動対を構成するトランジスタの
コレクタ・エミッタ間電圧ＶCEを能動状態に保つため
に、ＶCE２つを合わせてＶBE１個分（約０．７Ｖ）とす
る必要があるので、バイアス電圧ＶＢは１．０〜１．１
Ｖ程度に設定しなければならない。
【００２８】負帰還トランジスタＱＢ１は、トランジス
タＱ２とＱ３の接続点を最適電位に維持するためのもの
である。ＱＢ１のベース電極は、ＱＢ１のコレクタ電極
が接続される差動対のベース電極と同位相のポイント、
即ち差動対の対向するトランジスタＱ１のコレクタ電極
へ接続して、負帰還を構成する。
タＱ２とＱ３の接続点を最適電位に維持するためのもの
である。ＱＢ１のベース電極は、ＱＢ１のコレクタ電極
が接続される差動対のベース電極と同位相のポイント、
即ち差動対の対向するトランジスタＱ１のコレクタ電極
へ接続して、負帰還を構成する。
【００２９】これによって、トランジスタＱ１，Ｑ２，
Ｑ３，Ｑ４の各ベース・エミッタはトランスリニアルー
プを構成することになり、既に述べたように次式が成立
する。ここでは理想トランジスタを仮定し、ベース電流
は無視する。
Ｑ３，Ｑ４の各ベース・エミッタはトランスリニアルー
プを構成することになり、既に述べたように次式が成立
する。ここでは理想トランジスタを仮定し、ベース電流
は無視する。
【００３０】
【数７】
【００３１】ここで、ＩC(Qn) はトランジスタＱｎのコ
レクタ電流、ＩS(Qn) はトランジスタＱｎの飽和電流で
ある。これらを全て同一極性、同一エミッタ面積のトラ
ンジスタと仮定すれば、ＩS(Q1) ＝ＩS(Q2) ＝ＩS(Q3)
＝ＩS(Q4) ＝ＩS 、かつ、Ｉ1 ＝ＩC(Q1) 、Ｉ2 ＝Ｉ
C(Q2) 、Ｉ3 ＝ＩC(Q3) 、Ｉ4 ＝ＩC(Q4)となる。
レクタ電流、ＩS(Qn) はトランジスタＱｎの飽和電流で
ある。これらを全て同一極性、同一エミッタ面積のトラ
ンジスタと仮定すれば、ＩS(Q1) ＝ＩS(Q2) ＝ＩS(Q3)
＝ＩS(Q4) ＝ＩS 、かつ、Ｉ1 ＝ＩC(Q1) 、Ｉ2 ＝Ｉ
C(Q2) 、Ｉ3 ＝ＩC(Q3) 、Ｉ4 ＝ＩC(Q4)となる。
【００３２】これにより(a-1) 式は次のようになる。
【００３３】
【数８】
【００３４】従って、出力電流Ｉ４は次のようになる。
【００３５】
【数９】
【００３６】図１（ｂ）は、上記した図１（ａ）の構成
を一部変更したものである。ここでは、第２の差動対の
電流源トランジスタＱＡ２のベース電極の接続点をトラ
ンジスタＱ４のコレクタ電極側に変更し、出力電流をト
ランジスタＱ３のコレクタ電極からＩ３として取り出す
ようにしたものである。該電流源トランジスタＱＡ２は
この場合も負帰還を構成するので、回路全体の能動動作
を保証することになり、トランジスタＱ１，Ｑ２，Ｑ
３，Ｑ４はトランスリニアループを構成する。従って(a
-2) 式を満足するので、出力電流Ｉ３は次のようにな
る。
を一部変更したものである。ここでは、第２の差動対の
電流源トランジスタＱＡ２のベース電極の接続点をトラ
ンジスタＱ４のコレクタ電極側に変更し、出力電流をト
ランジスタＱ３のコレクタ電極からＩ３として取り出す
ようにしたものである。該電流源トランジスタＱＡ２は
この場合も負帰還を構成するので、回路全体の能動動作
を保証することになり、トランジスタＱ１，Ｑ２，Ｑ
３，Ｑ４はトランスリニアループを構成する。従って(a
-2) 式を満足するので、出力電流Ｉ３は次のようにな
る。
【００３７】
【数１０】
【００３８】以下に、本発明の第２実施形態を説明す
る。図２は本発明の第２実施形態の構成を示す図であ
り、上記した図１の回路を拡張して一般化したものであ
る。
る。図２は本発明の第２実施形態の構成を示す図であ
り、上記した図１の回路を拡張して一般化したものであ
る。
【００３９】この拡張された構成は、第１ブロックから
第(n-1) ブロックまでの共通ブロックと、第ｎ番目の最
終ブロックとの２種類のブロックから成り立っている。
前記の共通ブロックは任意に増設可能となっている。第
１から第ｎ番目までの差動対を構成するトランジスタＱ
１，Ｑ２，Ｑ３，…，Ｑ２n のＶBEがトランスリニアル
ープを構成している。トランジスタＱＡ１，ＱＡ２，
…，ＱＡn は、対応する差動対にバイアス電流を供給す
る電流源トランジスタである。接続関係は図１の説明と
同様であり、差動対を構成するトランジスタのコレクタ
電極から負帰還を構成するように各ベース電極へ接続さ
れている。
第(n-1) ブロックまでの共通ブロックと、第ｎ番目の最
終ブロックとの２種類のブロックから成り立っている。
前記の共通ブロックは任意に増設可能となっている。第
１から第ｎ番目までの差動対を構成するトランジスタＱ
１，Ｑ２，Ｑ３，…，Ｑ２n のＶBEがトランスリニアル
ープを構成している。トランジスタＱＡ１，ＱＡ２，
…，ＱＡn は、対応する差動対にバイアス電流を供給す
る電流源トランジスタである。接続関係は図１の説明と
同様であり、差動対を構成するトランジスタのコレクタ
電極から負帰還を構成するように各ベース電極へ接続さ
れている。
【００４０】ＱＢ１，ＱＢ２，…，ＱＢn-1 はトランス
リニアループの接続点を適切な電位に保持する機能を持
つ負帰還トランジスタである。但しＱ1 とＱ2nのベース
電極の接続点のみは、バイアス電圧源ＶＢによって適切
な電位（常温で１．０〜１．１Ｖ程度）に電圧バイアス
される。電流源ＩＢ１，ＩＢ２，…ＩＢn-1 は前記の負
帰還トランジスタに動作電流を供給するバイアス電流源
である。
リニアループの接続点を適切な電位に保持する機能を持
つ負帰還トランジスタである。但しＱ1 とＱ2nのベース
電極の接続点のみは、バイアス電圧源ＶＢによって適切
な電位（常温で１．０〜１．１Ｖ程度）に電圧バイアス
される。電流源ＩＢ１，ＩＢ２，…ＩＢn-1 は前記の負
帰還トランジスタに動作電流を供給するバイアス電流源
である。
【００４１】これにより、トランスリニアループの原理
に従って、次式が成立する。
に従って、次式が成立する。
【００４２】
【数１１】
【００４３】これらを全て同一極性、同一エミッタ面積
のトランジスタと仮定すれば、ＩS(Q1) ＝ＩS(Q2) ＝Ｉ
S(Q3) ＝…＝ＩS(Q2n)＝ＩS 、かつ、Ｉ1 ＝ＩC(Q1) 、
Ｉ2 ＝ＩC(Q2) 、Ｉ3 ＝ＩC(Q3) 、…、Ｉ2n＝ＩC(Q2n)
となる。これにより(b-1) 式は次のようになる。
のトランジスタと仮定すれば、ＩS(Q1) ＝ＩS(Q2) ＝Ｉ
S(Q3) ＝…＝ＩS(Q2n)＝ＩS 、かつ、Ｉ1 ＝ＩC(Q1) 、
Ｉ2 ＝ＩC(Q2) 、Ｉ3 ＝ＩC(Q3) 、…、Ｉ2n＝ＩC(Q2n)
となる。これにより(b-1) 式は次のようになる。
【００４４】
【数１２】
【００４５】従って、出力電流Ｉ2nは次のようになる。
【００４６】
【数１３】
【００４７】また、図示しないが、図１（ｂ）で示した
出力電流の取り出しかたの変形も、同様に適用すること
ができる。その場合の出力電流はＩ2n-1として得られ、
式で示せば次のようになる。
出力電流の取り出しかたの変形も、同様に適用すること
ができる。その場合の出力電流はＩ2n-1として得られ、
式で示せば次のようになる。
【００４８】
【数１４】
【００４９】以下に本発明の第３実施形態を詳細に説明
する。図３は本発明の第３実施形態の構成を示す図であ
る。図３の構成の機能は図２の構成と全く同一である
が、電流源トランジスタＱＡ１，ＱＡ２，…，ＱＡn
と、負帰還トランジスタＱＢ１，ＱＢ２，…，ＱＢn-1
をダーリントン接続とし、ベース電流の影響を１／βに
減じている。
する。図３は本発明の第３実施形態の構成を示す図であ
る。図３の構成の機能は図２の構成と全く同一である
が、電流源トランジスタＱＡ１，ＱＡ２，…，ＱＡn
と、負帰還トランジスタＱＢ１，ＱＢ２，…，ＱＢn-1
をダーリントン接続とし、ベース電流の影響を１／βに
減じている。
【００５０】この構成では、電源間に直列に入るＶBEが
２個になるので、最低動作電源電圧は１．８Ｖ程度にな
る。最適動作条件を得るためにはバイアス電圧源ＶＢの
電圧は、１．４Ｖ前後が適当である。こうすれば定電流
トランジスタＱＡｎと差動対を構成するトランジスタＱ
１〜Ｑ２ｎのＶCEは約０．７Ｖとなって都合が良い。入
力電流と出力電流の関係は図２の場合と全く同一である
ので割愛する。
２個になるので、最低動作電源電圧は１．８Ｖ程度にな
る。最適動作条件を得るためにはバイアス電圧源ＶＢの
電圧は、１．４Ｖ前後が適当である。こうすれば定電流
トランジスタＱＡｎと差動対を構成するトランジスタＱ
１〜Ｑ２ｎのＶCEは約０．７Ｖとなって都合が良い。入
力電流と出力電流の関係は図２の場合と全く同一である
ので割愛する。
【００５１】以下に本発明の第４実施形態を説明する。
図４は本発明の第４実施形態の構成を示す図である。図
４の構成の機能は図３と全く同一であるが、図３に示す
負帰還トランジスタＱＢ１，ＱＢ２，…，ＱＢn-1 と電
流源ＩＢ１，ＩＢ２，…，ＩB-1 を省いて、Ｑ２，Ｑ
４，…，Ｑ２n-1 のベースエミッタ電極を直結し、かつ
電流源トランジスタＱＡ１，ＱＡ２，…，ＱＡn のベー
ス電極の接続点を各差動対の逆側に接続変更したもので
ある。この構成では、電源間に直列に入るＶBEは１個の
ままなので、最低動作電源電圧は１Ｖ程度である。各ト
ランジスタを理想的なものと仮定すれば、入力電流と出
力電流の関係は図２の場合と全く同一であるので割愛す
る。
図４は本発明の第４実施形態の構成を示す図である。図
４の構成の機能は図３と全く同一であるが、図３に示す
負帰還トランジスタＱＢ１，ＱＢ２，…，ＱＢn-1 と電
流源ＩＢ１，ＩＢ２，…，ＩB-1 を省いて、Ｑ２，Ｑ
４，…，Ｑ２n-1 のベースエミッタ電極を直結し、かつ
電流源トランジスタＱＡ１，ＱＡ２，…，ＱＡn のベー
ス電極の接続点を各差動対の逆側に接続変更したもので
ある。この構成では、電源間に直列に入るＶBEは１個の
ままなので、最低動作電源電圧は１Ｖ程度である。各ト
ランジスタを理想的なものと仮定すれば、入力電流と出
力電流の関係は図２の場合と全く同一であるので割愛す
る。
【００５２】
（１） 請求項１に記載の発明によれば、以下の効果が
得られる。
得られる。
【００５３】・低電圧動作が可能となる。具体的には、
第１実施形態（図１）、第２実施形態（図２）、第４実
施形態（図４）では、電源間のＶBEは１個で、１Ｖ程度
まで動作する。
第１実施形態（図１）、第２実施形態（図２）、第４実
施形態（図４）では、電源間のＶBEは１個で、１Ｖ程度
まで動作する。
【００５４】・低消費電力である。低電圧で動作するの
で「電圧×電流」で表される消費電力は少なくなる。
で「電圧×電流」で表される消費電力は少なくなる。
【００５５】・拡張性が向上する。シンプルな同一ブロ
ックの繰り返しで容易に拡張でき、拡張による電源電圧
の増加は無い。
ックの繰り返しで容易に拡張でき、拡張による電源電圧
の増加は無い。
【００５６】・入力電流は全て同一電源側から入力する
ことが可能である。
ことが可能である。
【００５７】・演算トランジスタの動作条件（ＶCE）が
揃っており、アーリ電圧など、トランジスタパラメータ
の影響を受け難い。この特徴は、補償回路を設けにくい
低電圧回路では、特に有用である。
揃っており、アーリ電圧など、トランジスタパラメータ
の影響を受け難い。この特徴は、補償回路を設けにくい
低電圧回路では、特に有用である。
【００５８】（２） 請求項２に記載の発明によれば、
以下の効果が得られる。
以下の効果が得られる。
【００５９】・ＶBEが２個積みとなるため低電圧動作は
若干劣るが、それ以外は請求項１と同じ効果を有する。
若干劣るが、それ以外は請求項１と同じ効果を有する。
【００６０】・更に、ダーリントンの採用によって、ト
ランジスタのベース電流による誤差が大幅に軽減され
る。
ランジスタのベース電流による誤差が大幅に軽減され
る。
【００６１】（３） 請求項３に記載の発明によれば、
以下の効果が得られる。
以下の効果が得られる。
【００６２】・ベース電流の影響が若干存在するが、そ
の分回路構成が簡単になる。
の分回路構成が簡単になる。
【００６３】・その他、請求項１の効果とほぼ同等の効
果が得られる。
果が得られる。
【図１】本発明の第１実施形態に係る低電圧トランスリ
ニア回路の構成を示す図である。
ニア回路の構成を示す図である。
【図２】本発明の第２実施形態に係る低電圧トランスリ
ニア回路の構成を示す図である。
ニア回路の構成を示す図である。
【図３】本発明の第３実施形態に係る低電圧トランスリ
ニア回路の構成を示す図である。
ニア回路の構成を示す図である。
【図４】本発明の第４実施形態に係る低電圧トランスリ
ニア回路の構成を示す図である。
ニア回路の構成を示す図である。
【図５】トランスリニアループの原理を説明するための
概念図である。
概念図である。
【図６】トランスリニアループの原理に基づいて構成さ
れた乗除算器を示す図である。
れた乗除算器を示す図である。
【図７】図６に示す回路を拡張した回路を示す図であ
る。
る。
Ｑ１，Ｑ２，Ｑ３，…，Ｑ2n…第１〜第ｎ番目までの差
動対を構成するトランジスタ、 ＱＡ１，ＱＡ２，…，ＱＡn …電流源トランジスタ、 ＶＢ…バイアス電圧源、 ＱＢ１，ＱＢ２…負帰還トランジスタ、 ＩＢ１，ＩＢ２…バイアス電流源、 Ｉ１，Ｉ２，Ｉ３，Ｉ４，…，Ｉ2n-1…入力電流。 Ｉ2n…出力電流。
動対を構成するトランジスタ、 ＱＡ１，ＱＡ２，…，ＱＡn …電流源トランジスタ、 ＶＢ…バイアス電圧源、 ＱＢ１，ＱＢ２…負帰還トランジスタ、 ＩＢ１，ＩＢ２…バイアス電流源、 Ｉ１，Ｉ２，Ｉ３，Ｉ４，…，Ｉ2n-1…入力電流。 Ｉ2n…出力電流。
Claims (3)
- 【請求項１】 特定極性のバイポーラトランジスタから
成るｎ個の差動対と、 当該差動対の各ベース電極をループ状に接続する接続手
段と、 第１番目の差動対の第１のトランジスタのベース電極
と、第ｎ番目の差動対の第２ｎ番目のトランジスタのベ
ース電極との接続点を特定電位にバイアスするバイアス
手段と、 前記第ｎ番目の差動対の一方のトランジスタのコレクタ
電極以外の全てのトランジスタのコレクタ電極に、Ｉ
１，Ｉ２，…，Ｉ２n-1 なる２ｎ−１個の入力電流を供
給する入力電流供給手段と、 前記バイアス手段が接続された接続点以外の全てのルー
プ内のベース電極接続点を、それぞれ対応する帰還トラ
ンジスタのコレクタ電極に接続する接続手段と、 前記ベース電極接続点にベース電極が接続される各差動
対の一方のトランジスタのコレクタ電極に、前記帰還ト
ランジスタのベース電極を接続する接続手段と、 前記帰還トランジスタのエミッタ電極を固定電位に接続
する接続手段と、 各差動対の共通エミッタ電極にそれぞれ対応する電流源
トランジスタのコレクタ電極を接続する接続手段と、 前記電流源トランジスタのエミッタ電極を固定電位に接
続する接続手段と、 前記電流源トランジスタのベース電極を、対応する差動
対のコレクタ電極のうち、前記帰還トランジスタのベー
ス電極が接続されていない方のコレクタ電極に接続する
接続手段と、を具備し、前記第ｎ番目の差動対のコレク
タ出力のうち、前記帰還トランジスタもしくは電流源ト
ランジスタのベース電極が接続されていない側のコレク
タ電極から、前記複数の入力電流の積、商に比例した演
算出力を導出する事を特徴とする低電圧トランスリニア
回路。 - 【請求項２】 前記帰還トランジスタと電流源トランジ
スタの双方、もしくは一方をダーリントントランジスタ
構成としたことを特徴とする請求項１記載の低電圧トラ
ンスリニア回路。 - 【請求項３】 特定極性のバイポーラトランジスタから
成るｎ個の差動対と、 当該差動対の各ベース電極をループ状に接続する接続手
段と、 第１番目の差動対の第１のトランジスタのベース電極
と、第ｎ番目の差動対の第２ｎ番目のトランジスタのベ
ース電極との接続点を特定電位にバイアスするバイアス
手段と、 前記第ｎ番目の差動対の一方のトランジスタのコレクタ
電極以外の全てのトランジスタのコレクタ電極に、Ｉ
１，Ｉ２，…，Ｉ２n-1 なる２ｎ−１個の入力電流を供
給する入力電流供給手段と、 各差動対の一方のトランジスタのベース電極とコレクタ
電極とを直接接続する接続手段と、 各差動対の他方のトランジスタのコレクタ電極に、電流
源トランジスタのベース電極を接続する接続手段と、 各差動対の共通エミッタ電極にそれぞれ対応する前記電
流源トランジスタのコレクタ電極を接続する接続手段
と、 前記電流源トランジスタのエミッタ電極を固定電位に接
続する接続手段と、を具備し、前記第ｎ番目の差動対の
コレクタ出力のうち、前記電流源トランジスタのベース
電極が接続されていない側のコレクタ電極から、前記複
数の入力電流の積、商に比例した演算出力を導出する事
を特徴とする低電圧トランスリニア回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27737997A JP3535357B2 (ja) | 1997-10-09 | 1997-10-09 | 低電圧トランスリニア回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27737997A JP3535357B2 (ja) | 1997-10-09 | 1997-10-09 | 低電圧トランスリニア回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11120273A JPH11120273A (ja) | 1999-04-30 |
| JP3535357B2 true JP3535357B2 (ja) | 2004-06-07 |
Family
ID=17582716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27737997A Expired - Fee Related JP3535357B2 (ja) | 1997-10-09 | 1997-10-09 | 低電圧トランスリニア回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3535357B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4217247B2 (ja) | 2005-07-07 | 2009-01-28 | パナソニック株式会社 | 可変トランスコンダクタンス回路 |
| JP5658074B2 (ja) * | 2011-04-07 | 2015-01-21 | シチズンホールディングス株式会社 | トランスリニア回路 |
| JP5773807B2 (ja) * | 2011-08-31 | 2015-09-02 | シチズンホールディングス株式会社 | 演算回路、それを用いた物理量センサ及び検波回路 |
| JP6365119B2 (ja) * | 2014-08-26 | 2018-08-01 | オンキヨー株式会社 | 保護回路 |
-
1997
- 1997-10-09 JP JP27737997A patent/JP3535357B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11120273A (ja) | 1999-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2861346B2 (ja) | 電流ミラー回路 | |
| KR20020035324A (ko) | 차동 증폭기 | |
| JPH0456404A (ja) | 増幅装置 | |
| JPS6284608A (ja) | 単一利得緩衝増幅器 | |
| JPH069326B2 (ja) | カレントミラー回路 | |
| JP3535357B2 (ja) | 低電圧トランスリニア回路 | |
| JPH0226410B2 (ja) | ||
| JPH0561994A (ja) | 指数関数回路 | |
| KR920009548B1 (ko) | 전류원 장치 | |
| JP2887993B2 (ja) | 周波数ミキサ回路 | |
| US7183851B2 (en) | Differential dual port current conveyor circuit | |
| JP3091801B2 (ja) | 電流発生装置 | |
| KR20030011833A (ko) | 전력 소모가 적은 바이어스 회로를 갖는 ｆｔ 배율기 증폭기 | |
| JP2000249728A (ja) | ピークホールド回路またはボトムホールド回路 | |
| JPH07321577A (ja) | 可変利得増幅回路 | |
| JP2000134045A (ja) | 電圧・電流変換回路 | |
| JPH05324108A (ja) | 定電流出力回路 | |
| KR830000469Y1 (ko) | 신호변환 회로 | |
| JPH0477329B2 (ja) | ||
| JP3391293B2 (ja) | ｎ乗回路 | |
| JPS6221310A (ja) | 電流定倍回路 | |
| JPH0198307A (ja) | トランジスタ増幅器 | |
| JP2000305644A (ja) | 電流発生装置 | |
| JPH0430761B2 (ja) | ||
| JPH03102700A (ja) | バイポーラ技術の２相クロックシフトレジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040311 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080319 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |