JPH0430761B2 - - Google Patents
Info
- Publication number
- JPH0430761B2 JPH0430761B2 JP58055540A JP5554083A JPH0430761B2 JP H0430761 B2 JPH0430761 B2 JP H0430761B2 JP 58055540 A JP58055540 A JP 58055540A JP 5554083 A JP5554083 A JP 5554083A JP H0430761 B2 JPH0430761 B2 JP H0430761B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- base
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はトランジスタのベース電流に比例した
電流を発生した比例電流発生回路に関する。
電流を発生した比例電流発生回路に関する。
定電流の供給路を変える電流スイツチ回路とし
て第１図に示すようなものがある。定電流源１に
エミツタが接続された２つのトランジスタQ01，
Q02で構成され、このベース端子に加える入力信
号S01，S02により定電流源１の供給路をトランジ
スタQ01かトランジスタQ02か切換えるものであ
る。とろろがトランジスタQ01又はQ02がオン状
態となると、ベース電流iBが流れるため、出力電
流Iputはそのベース電流分を差し引いたI0−iBとな
る。ところがこのベース電流iBは温度等により変
化するため、出力電流Iputを常に正確に一定に保
つことはできないという問題があつた。また上述
した電流スイツチ以外の他の回路においても温度
等により変化するベース電流のために、正確な電
流値や電圧値を保持することができないという問
題があつた。
て第１図に示すようなものがある。定電流源１に
エミツタが接続された２つのトランジスタQ01，
Q02で構成され、このベース端子に加える入力信
号S01，S02により定電流源１の供給路をトランジ
スタQ01かトランジスタQ02か切換えるものであ
る。とろろがトランジスタQ01又はQ02がオン状
態となると、ベース電流iBが流れるため、出力電
流Iputはそのベース電流分を差し引いたI0−iBとな
る。ところがこのベース電流iBは温度等により変
化するため、出力電流Iputを常に正確に一定に保
つことはできないという問題があつた。また上述
した電流スイツチ以外の他の回路においても温度
等により変化するベース電流のために、正確な電
流値や電圧値を保持することができないという問
題があつた。
これらの問題を解決するためには、温度等によ
り変化するベース電流に比例した電流を発生する
比例電流発生回路であればよい。例えば第１図の
電流スイツチ回路の場合には、定電流源１の電流
値がI0＋iBとなれば、出力電流Iputの電流は正確に
定電流I0となる。しかしながらベース電流に比例
した電流を発生する比例電流発生回路は存在しな
かつたため、上記の問題を解決することはできな
かつた。
り変化するベース電流に比例した電流を発生する
比例電流発生回路であればよい。例えば第１図の
電流スイツチ回路の場合には、定電流源１の電流
値がI0＋iBとなれば、出力電流Iputの電流は正確に
定電流I0となる。しかしながらベース電流に比例
した電流を発生する比例電流発生回路は存在しな
かつたため、上記の問題を解決することはできな
かつた。
本発明は上記事情を考慮してなされたもので、
ベース電流に比例した電流を発生する比例電流発
生回路を提供することを目的とする。
ベース電流に比例した電流を発生する比例電流発
生回路を提供することを目的とする。
上記目的を達成するために、本発明による比例
電流発生回路は、エミツタが第１の基準電源に接
続され、コレクタが定電流源に接続された第１の
トランジスタと、エミツタが前記第１の基準電源
に接続され、ベースが前記第１のトランジスタの
ベースに接続された第２のトランジスタと、エミ
ツタが前記第１のトランジスタのベースに接続さ
れ、ベースが前記第１のトランジスタのコレクタ
に接続され、コレクタが第２の基準電源に接続さ
れた第３のトランジスタと、エミツタが前記第２
のトランジスタのコレクタに接続され、ベースが
前記第３のトランジスタのベースに接続され、コ
レクタが前記第３のトランジスタのコレクタに接
続された第４のトランジスタと、エミツタが前記
第１の基準電源に接続され、ベースが前記第２の
トランジスタのコレクタに接続された電流供給用
トランジスタとを備え、この電流供給用トランジ
スタのコレクタ電流として前記第１のトランジス
タのベース電流に比例した電流を発生することを
特徴とする。
電流発生回路は、エミツタが第１の基準電源に接
続され、コレクタが定電流源に接続された第１の
トランジスタと、エミツタが前記第１の基準電源
に接続され、ベースが前記第１のトランジスタの
ベースに接続された第２のトランジスタと、エミ
ツタが前記第１のトランジスタのベースに接続さ
れ、ベースが前記第１のトランジスタのコレクタ
に接続され、コレクタが第２の基準電源に接続さ
れた第３のトランジスタと、エミツタが前記第２
のトランジスタのコレクタに接続され、ベースが
前記第３のトランジスタのベースに接続され、コ
レクタが前記第３のトランジスタのコレクタに接
続された第４のトランジスタと、エミツタが前記
第１の基準電源に接続され、ベースが前記第２の
トランジスタのコレクタに接続された電流供給用
トランジスタとを備え、この電流供給用トランジ
スタのコレクタ電流として前記第１のトランジス
タのベース電流に比例した電流を発生することを
特徴とする。
本発明の第１の実施例による比例電流発生回路
を第２図に示す。エミツタ接地のnpnトランジス
タQ1のコレクタには定電流源２が接続されてい
る。このnpnトランジスタQ1とベースが共通でエ
ミツタ接地のnpnトランジスタQ2が設けられてい
る。このnpnトランジスタQ1とnpnトランジスタ
Q2とはエミツタ面積を含めそのパラメータが等
しいものとする。このようにするとnpnトランジ
スタQ1とQ2に流れるコレクタ電流I0、ベース電
流iBはほぼ等しいものとなる。この比例電流発生
回路には、npnトランジスタQ1とQ2のベースにエ
ミツタが接続され、ベースがnpnトランジスタQ1
のコレクタに接続されたnpnトランジスタQ3と、
エミツタがnpnトランジスタQ2のコレクタに接続
され、ベースとコレクタがnpnトランジスタQ4と
共通のトランジスタQ4が設けられている。npnト
ランジスタQ1とQ2のエミツタ面積とnpnトランジ
スタQ3とQ4のエミツタ面積とは同じである必要
がなく、本実施例においては、npnトランジスタ
Q1とQ2のエミツタ面積を「１」として、npnトラ
ンジスタQ3とQ4のエミツタ面積をそれぞれ
「ｋ」，「ｍ」とする。さらにこの比例電流発生回
路は、ベース電流に比例した電流を供給する電流
供給用npnトランジスタQ51，……，Q5oを有して
いる。これら電流供給用npnトランジスタQ51，
……，Q5oはエミツタ接地され、ベースがnpnト
ランジスタQ2のコレクタとnpnトランジスタQ4の
エミツタとの接続点に接続される。そして電流供
給用npnトランジスタQ51，……，Q5oのエミツタ
面積は必要とする出力電流I01，……，I0oにより
定められる。
を第２図に示す。エミツタ接地のnpnトランジス
タQ1のコレクタには定電流源２が接続されてい
る。このnpnトランジスタQ1とベースが共通でエ
ミツタ接地のnpnトランジスタQ2が設けられてい
る。このnpnトランジスタQ1とnpnトランジスタ
Q2とはエミツタ面積を含めそのパラメータが等
しいものとする。このようにするとnpnトランジ
スタQ1とQ2に流れるコレクタ電流I0、ベース電
流iBはほぼ等しいものとなる。この比例電流発生
回路には、npnトランジスタQ1とQ2のベースにエ
ミツタが接続され、ベースがnpnトランジスタQ1
のコレクタに接続されたnpnトランジスタQ3と、
エミツタがnpnトランジスタQ2のコレクタに接続
され、ベースとコレクタがnpnトランジスタQ4と
共通のトランジスタQ4が設けられている。npnト
ランジスタQ1とQ2のエミツタ面積とnpnトランジ
スタQ3とQ4のエミツタ面積とは同じである必要
がなく、本実施例においては、npnトランジスタ
Q1とQ2のエミツタ面積を「１」として、npnトラ
ンジスタQ3とQ4のエミツタ面積をそれぞれ
「ｋ」，「ｍ」とする。さらにこの比例電流発生回
路は、ベース電流に比例した電流を供給する電流
供給用npnトランジスタQ51，……，Q5oを有して
いる。これら電流供給用npnトランジスタQ51，
……，Q5oはエミツタ接地され、ベースがnpnト
ランジスタQ2のコレクタとnpnトランジスタQ4の
エミツタとの接続点に接続される。そして電流供
給用npnトランジスタQ51，……，Q5oのエミツタ
面積は必要とする出力電流I01，……，I0oにより
定められる。
次に本実施例により出力電流I01，……，I0oが
npnトランジスタQ1のベース電流iBに比例した電
流となることを説明する。npnトランジスタQ1と
Q2とは特性が同じであるから、npnトランジスタ
Q1とQ2のコレクタ電流はほぼ等しく、ベース電
流iBもほぼ等しくなつている。npnトランジスタ
Q1，Q3，Q4，Q51のベース・エミツタ間電圧をそ
れぞれVBEQ1，VBEQ3，VBEQ4，VBEQ51とすると次式
が成立する。
npnトランジスタQ1のベース電流iBに比例した電
流となることを説明する。npnトランジスタQ1と
Q2とは特性が同じであるから、npnトランジスタ
Q1とQ2のコレクタ電流はほぼ等しく、ベース電
流iBもほぼ等しくなつている。npnトランジスタ
Q1，Q3，Q4，Q51のベース・エミツタ間電圧をそ
れぞれVBEQ1，VBEQ3，VBEQ4，VBEQ51とすると次式
が成立する。
VBEQ1＋VBEQ3＝VBEQ4＋VBEQ51 ……(1)
npnトランジスタQ3，Q4，Q51のエミツタ面積の
比をそれぞれ「ｋ」「ｍ」「ｎ」とすると、ベー
ス・エミツタ間電圧VBEQ1，VBEQ3，VBEQ4，VBEQ51
は次式の如くなる。
比をそれぞれ「ｋ」「ｍ」「ｎ」とすると、ベー
ス・エミツタ間電圧VBEQ1，VBEQ3，VBEQ4，VBEQ51
は次式の如くなる。
ただしｋはボルツマン定数、Ｔは絶対温度、ｑ
は電子の電荷、Isは飽和電流である。(1)，(2)式よ
り次式が成立する。
は電子の電荷、Isは飽和電流である。(1)，(2)式よ
り次式が成立する。
kT／ｑ1nI0／Is＋kT／ｑ1n2iB／kIs＝kT／ｑ1nI0／mI
s＋kT／ｑ1nI01／nIs ∴kT／ｑ1n2I0iB／kI2 s＝kT／ｑ1nI0I01／mnI2 s ∴2I0iB／kI2 s＝I0I01／mnI2 s したがつて I01＝2mniB／ｋ ……(3) となり、npnトランジスタQ01の出力電流I01はベ
ース電流iBに比例することがわかる。比例定数
2mn／ｋはnpnトランジスタQ3，Q4，Q51のエミ
ツタ面積で定まる。他の出力電流I02，……，I0o
についても同様にベース電流iBに比例する。以上
の通り、出力電流I01，……，I0oはベース電流iBに
比例した電流となる。
s＋kT／ｑ1nI01／nIs ∴kT／ｑ1n2I0iB／kI2 s＝kT／ｑ1nI0I01／mnI2 s ∴2I0iB／kI2 s＝I0I01／mnI2 s したがつて I01＝2mniB／ｋ ……(3) となり、npnトランジスタQ01の出力電流I01はベ
ース電流iBに比例することがわかる。比例定数
2mn／ｋはnpnトランジスタQ3，Q4，Q51のエミ
ツタ面積で定まる。他の出力電流I02，……，I0o
についても同様にベース電流iBに比例する。以上
の通り、出力電流I01，……，I0oはベース電流iBに
比例した電流となる。
本実施例による比例電流発生回路を第１図に示
す電流スイツチ回路のベース電流補正回路として
用いた場合を第３図に示す。npnトランジスタ
Q1，Q2，Q3，Q4のエミツタ面積を同一とし、
npnトランジスタQ51のエミツタ面積は1/2とす
る。するとnpnトランジスタQ51の出力電流は(3)
式よりiBとなり、電流スイツチ回路の出力電流
Iputは定電流I0と一定になる。
す電流スイツチ回路のベース電流補正回路として
用いた場合を第３図に示す。npnトランジスタ
Q1，Q2，Q3，Q4のエミツタ面積を同一とし、
npnトランジスタQ51のエミツタ面積は1/2とす
る。するとnpnトランジスタQ51の出力電流は(3)
式よりiBとなり、電流スイツチ回路の出力電流
Iputは定電流I0と一定になる。
本発明の第２の実施例による比例電流発生回路
を第４図に示す。本実施例の回路は第１の実施例
の回路をnpnトランジスタQ′1，Q′2，Q′3，Q′4，
Q′51，……，Q′5oで同様に構成したものであり、
動作も同様である。
を第４図に示す。本実施例の回路は第１の実施例
の回路をnpnトランジスタQ′1，Q′2，Q′3，Q′4，
Q′51，……，Q′5oで同様に構成したものであり、
動作も同様である。
以上の通り、本発明によればベース電流に任意
の比例定数を乗じた電流を発生することができ、
種々の回路の補正に利用することができる。
の比例定数を乗じた電流を発生することができ、
種々の回路の補正に利用することができる。
第１図は電流スイツチ回路の回路図、第２図は
本発明の第１の実施例による比例電流発生回路の
回路図、第３図は同発生回路を電流スイツチ回路
の補正回路として用いた場合の回路図、第４図は
本発明の第２の実施例による比例電流発生回路の
回路図である。 １，２，２′……定電流源、Q01，Q02，Q1，
Q2，Q3，Q4，Q51，……，Q5o……npnトランジ
スタ、Q′1，Q′2，Q′3，Q′4，Q′51，……，Q′5o…
…npnトランジスタ。
本発明の第１の実施例による比例電流発生回路の
回路図、第３図は同発生回路を電流スイツチ回路
の補正回路として用いた場合の回路図、第４図は
本発明の第２の実施例による比例電流発生回路の
回路図である。 １，２，２′……定電流源、Q01，Q02，Q1，
Q2，Q3，Q4，Q51，……，Q5o……npnトランジ
スタ、Q′1，Q′2，Q′3，Q′4，Q′51，……，Q′5o…
…npnトランジスタ。
Claims (1)
- 【特許請求の範囲】 エミツタが第１の基準電源に接続され、コレク
タが定電流源に接続された第１のトランジスタ
と、 エミツタが前記第１の基準電源に接続され、ベ
ースが前記第１のトランジスタのベースに接続さ
れた第２のトランジスタと、 エミツタが前記第１のトランジスタのベースに
接続され、ベースが前記第１のトランジスタのコ
レクタに接続され、コレクタが第２の基準電源に
接続された第３のトランジスタと、 エミツタが前記第２のトランジスタのコレクタ
に接続され、ベースが前記第３のトランジスタの
ベースに接続され、コレクタが前記第３のトラン
ジスタのコレクタに接続された第４のトランジス
タと、 エミツタが前記第１の基準電源に接続され、ベ
ースが前記第２のトランジスタのコレクタに接続
された電流供給用トランジスタとを備え、 この電流供給用トランジスタのコレクタ電流と
して前記第１のトランジスタのベース電流に比例
した電流を発生する比例電流発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58055540A JPS59181804A (ja) | 1983-03-31 | 1983-03-31 | 比例電流発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58055540A JPS59181804A (ja) | 1983-03-31 | 1983-03-31 | 比例電流発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59181804A JPS59181804A (ja) | 1984-10-16 |
| JPH0430761B2 true JPH0430761B2 (ja) | 1992-05-22 |
Family
ID=13001546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58055540A Granted JPS59181804A (ja) | 1983-03-31 | 1983-03-31 | 比例電流発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59181804A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3110502B2 (ja) * | 1991-07-31 | 2000-11-20 | キヤノン株式会社 | カレント・ミラー回路 |
-
1983
- 1983-03-31 JP JP58055540A patent/JPS59181804A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59181804A (ja) | 1984-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4507573A (en) | Current source circuit for producing a small value output current proportional to an input current | |
| JPH04266110A (ja) | バンドギャップ基準回路 | |
| JPH0322723B2 (ja) | ||
| JPH0430761B2 (ja) | ||
| JP2729071B2 (ja) | 定電流回路 | |
| KR900008361B1 (ko) | 이득제어 수단을 구비한 전류 미러형 증폭회로 | |
| JPH0477329B2 (ja) | ||
| JP3547895B2 (ja) | 定電流発生回路 | |
| JPH03744Y2 (ja) | ||
| JPH07202598A (ja) | 電圧制御増幅器 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPH067378Y2 (ja) | カレントミラ−回路 | |
| JPS62220010A (ja) | スイツチング電流発生回路 | |
| JPH0623940B2 (ja) | 定電流回路 | |
| JPS58146111A (ja) | 定電流回路 | |
| JPS624037B2 (ja) | ||
| JPS63202108A (ja) | カレントミラ−回路 | |
| JPH0420209B2 (ja) | ||
| JPS616715A (ja) | 定電流回路 | |
| JPH0316406A (ja) | 定電流回路 | |
| JPH02238509A (ja) | 基準電圧回路 | |
| JPS60163116A (ja) | オフセツト電圧発生回路 | |
| JPS63285007A (ja) | 電流ミラ−回路 | |
| JPS595321A (ja) | 基準電圧発生回路 |