JPS63285007A - 電流ミラ−回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、電流ミラー回路の改良に関するもので、特に
入力電流と出力電流との整合率が良く、減電圧特性も良
好な電流ミラー回路を提供せんとするものである。

（ロ）従来の技術 ＩＣ（集積回路）内には、電流ミラー回路が多様されて
いる。第２図は、電流ミラー回路の一例を示すもので、
前記電流ミラー回路はベース・コレクタが共通接続され
、エミッタが電源に、コレクタが入力電流源（１）に接
読された第１トランジスタ（２〉と、ベースが前記第１
トランジスタ（２）のベースに共通接続され、エミッタ
が電源に、コレクタが負荷（３）にそれぞれ接続された
第２トランジスタ（４）とによって構成されている。こ
の様な電流ミラー回路は、例えば特開昭５９−７９６１
４号公報に記載されている。

しかして、第２図の電流ミラー回路は、その動作電圧と
して、ｖａｙｔ＋ＶｃｔＣただし、Ｖａｔは第１トラン
ジスタ（２）のベース・エミッタ間電圧、Ｖｃｔは入力
電流源（１）の飽和電圧）の電圧を必要とするだけなの
で、約０．８Ｖ程度の電源電圧で動作する。その為、低
電圧電源（例えば１．５Ｖ）を使用するＩＣ内に組込む
ことが出来る。

（ハ）発明が解決しようとする問題点 しかしながら、第２図の電流ミラー回路は、入出力電流
の整合率が低い為、高い整合率を要求される場合に使用
することが出来ないという問題があった。すなわち、第
２図の電流ミラー回路の場合、入力Ｋｍ源（１）に流れ
る電流をＩｒとすれば、負荷（３）に流れる電流工。は
、 （ただし、βはトランジスタ（２）及び（４）の電流増
幅率） となる。その為、β−２０とすれば、工。４−０．９１
１ｒとなり、約９％の電流誤差が生じる。

入出力電流の整合率を向上させる為には、第３図に示す
如く、第１トランジスタ（２）のベース・コレクタ間を
短絡するかわりに、第１トランジスタ（２）のベースに
エミッタが、前記第１トランジスタ（２）のコレクタに
ベースがそれぞれ接続された第３トランジスタ（５）を
設ければよい。その場合、負荷（３）に流れる電流１．
は、 となり、β＝２０とすれば、■、：０．９９５となり、
電流誤差は約０．５％となる。従って、第３図の如き回
路構成とすれば、第２図の回路に比べ入出力電流の整合
度合を大幅に改善することが出来る。

しかしながら、第３図の電流ミラー回路は、第２図の回
路に比べ、減電圧特性が■□だけ悪化する為、低電圧電
源を使用するＩＣ内に組込むことが出来ないという問題
がある。

（ニ）問題点を解決するための手段 本発明は、上述の点に鑑み成されたもので、エミッタが
電源に、コレクタが入力電流源にそれぞれ接続された第
１トランジスタと、該第１トランジスタのベース・コレ
クタ間に接続された抵抗と、エミッタが電源にベースが
前記第１トランジスタのコレクタにそれぞれ接続された
第２トランジスタとを備え、前記抵抗の値を所定値に設
定したことを特徴とする。

（木）作用 本発明に依れば、抵抗の値を適切に設定するだけで、入
力電流と出力電流との整合率を大幅に向上させることが
出来る。また、トランジスタの電流増幅率が変化しても
、整合率を所定範囲に収めることが出来るので、ＩＣ化
に適した電流ミラー回路を提供出来る。

（へ）実施例 第１図は、本発明の一実施例を示す回路図で、（６）は
エミッタが電源（＋Ｖｃｃ）に接続され、コレクタが入
力電流源（７）に接続された第１トランジスタ、（８）
は該第１トランジスタ（６）のベース・コレクタ間に接
続された抵抗、及び（９）はエミッタが電源に、ベース
が第１トランジスタ（６）のコレクタに、コレクタが負
荷（ｌＯ）にそれぞれ接続された第２トランジスタであ
る。

入力電流源＜７）に流れる電流は、電流ミラー関係に接
続された第１及び第２トランジスタ（６）及び（９）で
反転され、前記第２トランジスタ（９）のコレクタから
負荷（１０）に供給される。その時、抵抗（８）の値を
Ｒとすれば、 Ｖｌｌｌ！Ｉ＋　Ｒｉｉ＋＝　■＋ｗ＊　　　　　””
”・・・・”＜３）Ｉ、−（β＋１　）ｉｉ＋　＋　ｔ
ａｘ　　　　・・・・・団・・・・（４）Ｉｉ”βｉａ
＊　　　　　　　　　　・・・・・・・・・・・・（５
）となる。また、第１及び第２トランジスタ（６）及び
（９）のベース電流とベース・エミッタ間重圧との関係
は、 ［ただし、ｖ、Ｔは熱電圧　コ となるので、第（３）乃至第（７）式より、次式の関係
が成立する。

ここで、Ｌ”Ｌとする為には、 となる様に抵抗（８）の値Ｒを設定すればよいことが理
解される。第（９）式において、周囲温度が２５℃のと
き、’／７＝ｏ、０２６Ｖとなるので、Ｉ　ｌ＝　０．
１ｍＡ。

β＝２５とすれば、抵抗（８）の値は０．５６にΩとな
る。尚、前記第（９）式において、βの値を使用範囲（
例えば２０〜１００）中の最小値（＝２０＞に設定すれ
ば、整合率の安定度が非常によくなる。

第（９）式から明らかな如く、抵抗（８）の値Ｒは入力
電流源（７〉に流れる電流１１とトランジスタの電流増
幅率βに応じて設定されるが、ＩＣ化した場合、前記電
流増幅率βのバラツキに応じて、入力電流と出力電流の
整合率が変化する。第５図は、抵抗（８）の値Ｒをパラ
メータとしたときの前記電流増幅率βと前記整合率との
関係を示すものである。入力電流工、をＬＯＯＡＡとし
た場合、β＝５０として計算を行なうと、Ｒ＝０．５４
にΩとなる。その為、Ｒ＝　０．５４にΩに設定し、電
流増幅率βを１０から１００迄変化させると、整合率は
第５図実線の如く変化する。前記抵抗（８）の値を少許
変更し、Ｒ＝　０．６にΩとすれば、電流増幅率βの変
化に応じて整合率は一点鎖線の如く変化する。従って、
第（９ン式に基き抵抗（８）の値を略設定し、整合率の
変化を見て、前記整合率が所定範囲、例えば９６％以内
になる様な抵抗値を選択すれば、整合率の良い電流ミラ
ー回路を得ることが出来る。尚、第５図点線は、第２Ｕ
ｇＪの電流ミラー回路のｔ流増幅率対整合率との関係を
示すものである。従来回路の場合、β＝２０としたとき
、整合率は９％低下し、９１％程度になってしまう。ち
なみに、第３図の従来回路の場合、整合率は９９．５％
程度となるので、本発明に係る電流ミラー回路はトラン
ジスタを３個使用する第３図の電流ミラー回路と同程度
の整合率となる。

第４図は、本発明の別の実施例を示すもので、第２トラ
ンジスタ（９）を複数個（ｋ個）設け、複数の負荷（１
０）に電流を供給する様にした点を特徴とする。第４図
の場合、第１図と同様の計算を行なえば、抵抗（８）の
値Ｒは、 となる。前記第り１０）式に基きＲを定め、電流増幅率
の変化に対する整合率の変化を検討して前記Ｒの値を調
整すれば、整合率の良い電流ミラー回路を得ることが出
来る。

（ト）発明の効果 以上述べた如く、本発明に依れば、抵抗の値を適切に設
定するだけで整合率の良い電流ミラー回路を提供出来る
。また、本発明に依れば、２個のトランジスタを用いる
だけで整合率の良い電流ミラー回路を得ることが出来る
ので、減電圧特性が悪化することも無い。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図、第２図及び
第３図は従来の電流ミラー回路を示す回路図、第４図は
本発明の別の実施例を示す回路図、及び第５図は本発明
の説明に供する為の特性図である。 （６）・・・第１トランジスタ、　（７〉・・・入力電
流源、（８）・・・抵抗、　（９）・・・第２トランジ
スタ。

Claims (2)

【特許請求の範囲】
1. （１）エミッタが電源に、コレクタが入力電流源にそれ
   ぞれ接続された第１トランジスタと、該第１トランジス
   タのベース・コレクタ間に接続された抵抗と、エミッタ
   が電源に、ベースが前記第１トランジスタのコレクタに
   それぞれ接続されたに個（ｋ≧１）の第２トランジスタ
   とから成り、前記入力電流源に流れる入力電流と前記第
   ２トランジスタのコレクタに得られる出力電流との整合
   率が、前記第１及び第２トランジスタの電流増幅率の変
   化に関わらず所定範囲内となる様、前記抵抗の値を設定
   したことを特徴とする電流ミラー回路。
2. （２）前記入力電流をＩ＿ｉ、熱電圧をりＶ＿Ｔ、トラ
   ンジスタの電流増幅率をβとするとき、前記第２抵抗の
   値を、略［（Ｖ＿Ｔ）／（Ｉ＿ｉ）］・｛［β（β＋１
   ）］／［β−ｋ］｝ｌｎ［（β＋１）／（β−ｋ）］に
   設定したことを特徴とする特許請求の範囲第１項記載の
   電流ミラー回路。