JPH0563462A - 電流出力回路 - Google Patents
電流出力回路Info
- Publication number
- JPH0563462A JPH0563462A JP3246690A JP24669091A JPH0563462A JP H0563462 A JPH0563462 A JP H0563462A JP 3246690 A JP3246690 A JP 3246690A JP 24669091 A JP24669091 A JP 24669091A JP H0563462 A JPH0563462 A JP H0563462A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- circuit
- transistor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 出力電流を所定の比で切り換えて出力するこ
とができ、その形成面積を縮小することができる電流出
力回路を提供する。 【構成】 カレントミラー回路４はその入力端を入力端
子１に接続し、その一方の出力端を出力端子２に接続す
る。電流切換回路３はその入力端をカレントミラー回路
４の他方の入力端に接続し、その一方の出力端を出力端
子２に接続し、その他方の出力端を入力端子１に接続す
る。 【効果】 トランジスタＱ3 ，Ｑ4 ，Ｑ5 のエミッタ面
積比をｐ：ｑ：ｒとすると、トランジスタＱ2 のベース
電位を変化させることにより、出力電流を１：（ｐ・
ｒ）（ｑ・ｒ）／（ｐ・ｑ）の比で切り換えることがで
きる。
とができ、その形成面積を縮小することができる電流出
力回路を提供する。 【構成】 カレントミラー回路４はその入力端を入力端
子１に接続し、その一方の出力端を出力端子２に接続す
る。電流切換回路３はその入力端をカレントミラー回路
４の他方の入力端に接続し、その一方の出力端を出力端
子２に接続し、その他方の出力端を入力端子１に接続す
る。 【効果】 トランジスタＱ3 ，Ｑ4 ，Ｑ5 のエミッタ面
積比をｐ：ｑ：ｒとすると、トランジスタＱ2 のベース
電位を変化させることにより、出力電流を１：（ｐ・
ｒ）（ｑ・ｒ）／（ｐ・ｑ）の比で切り換えることがで
きる。
Description
【０００１】
【産業上の利用分野】本発明は特に入力電流に比例した
２種類の出力電流を切り換えて出力することが可能であ
って半導体集積回路をＩＣ化するのに好適の電流出力回
路に関する。
２種類の出力電流を切り換えて出力することが可能であ
って半導体集積回路をＩＣ化するのに好適の電流出力回
路に関する。
【０００２】
【従来の技術】電流出力回路はその出力電流値を切り換
えて使用する場合がある。例えば、積分回路、発振回路
及び検波回路等のように電流値と容量とで時定数を決定
する回路では電流値を変化させることにより時定数を変
化させている。通常、この種の電流出力回路では２種類
の電流源を切り換えて使用する方法が使用されている。
えて使用する場合がある。例えば、積分回路、発振回路
及び検波回路等のように電流値と容量とで時定数を決定
する回路では電流値を変化させることにより時定数を変
化させている。通常、この種の電流出力回路では２種類
の電流源を切り換えて使用する方法が使用されている。
【０００３】図３は従来の電流出力回路を示す回路図で
ある。トランジスタＱ23乃至Ｑ25はそのベースが相互に
接続され、そのエミッタが接地されており、このトラン
ジスタＱ23乃至Ｑ25がカレントミラー回路４を構成して
いる。トランジスタＱ23のコレクタ及びベースは入力端
子１に共通接続されており、カレントミラー回路４の入
力端になっている。入力端子１には入力電流Ｉinが供給
される。一方、トランジスタＱ24，Ｑ25のコレクタはカ
レントミラー回路４の２つの出力端になっており、トラ
ンジスタＱ24のコレクタは出力端子２に接続されてい
る。トランジスタＱ21，Ｑ22はそのエミッタがトランジ
スタＱ25のコレクタに共通接続されており、このトラン
ジスタＱ21，Ｑ22が差動型の電流切換回路３を構成して
いる。トランジスタＱ21はそのベースが制御端子６に接
続され、そのコレクタが電源ＶCCに接続されている。一
方、トランジスタＱ22はそのベースが基準電圧源５に接
続され、そのコレクタが出力端子２に接続されている。
このため、電流切換回路３は制御端子６に印加する制御
電圧と基準電圧源５の基準電圧Ｖref との関係に基づい
て、トランジスタＱ21，Ｑ22の共通接続点に流れる電流
をトランジスタＱ21側又はトランジスタＱ22側に切り換
えて流す。
ある。トランジスタＱ23乃至Ｑ25はそのベースが相互に
接続され、そのエミッタが接地されており、このトラン
ジスタＱ23乃至Ｑ25がカレントミラー回路４を構成して
いる。トランジスタＱ23のコレクタ及びベースは入力端
子１に共通接続されており、カレントミラー回路４の入
力端になっている。入力端子１には入力電流Ｉinが供給
される。一方、トランジスタＱ24，Ｑ25のコレクタはカ
レントミラー回路４の２つの出力端になっており、トラ
ンジスタＱ24のコレクタは出力端子２に接続されてい
る。トランジスタＱ21，Ｑ22はそのエミッタがトランジ
スタＱ25のコレクタに共通接続されており、このトラン
ジスタＱ21，Ｑ22が差動型の電流切換回路３を構成して
いる。トランジスタＱ21はそのベースが制御端子６に接
続され、そのコレクタが電源ＶCCに接続されている。一
方、トランジスタＱ22はそのベースが基準電圧源５に接
続され、そのコレクタが出力端子２に接続されている。
このため、電流切換回路３は制御端子６に印加する制御
電圧と基準電圧源５の基準電圧Ｖref との関係に基づい
て、トランジスタＱ21，Ｑ22の共通接続点に流れる電流
をトランジスタＱ21側又はトランジスタＱ22側に切り換
えて流す。
【０００４】このように構成される電流出力回路におい
ては、制御端子６の制御電圧が基準電圧Ｖref より高い
ときに出力端子２に流れる出力電流をＩOLとし、制御端
子６の制御電圧が基準電圧Ｖref より低いときに出力端
子２に流れる出力電流をＩOHとし、カレントミラー回路
４を構成するトランジスタＱ23，Ｑ24，Ｑ25のエミッタ
面積比を１：１：ｎとすると、出力電流ＩOL，ＩOHは夫
々下記数式１及び２にて表される。
ては、制御端子６の制御電圧が基準電圧Ｖref より高い
ときに出力端子２に流れる出力電流をＩOLとし、制御端
子６の制御電圧が基準電圧Ｖref より低いときに出力端
子２に流れる出力電流をＩOHとし、カレントミラー回路
４を構成するトランジスタＱ23，Ｑ24，Ｑ25のエミッタ
面積比を１：１：ｎとすると、出力電流ＩOL，ＩOHは夫
々下記数式１及び２にて表される。
【０００５】
【数１】ＩOL＝Ｉin
【０００６】
【数２】ＩOH＝（ｎ＋１）Ｉin
【０００７】従って、制御端子６に印加する制御電圧を
変化させることにより、出力電流ＩOL，ＩOHを１：（ｎ
＋１）の比で切り換えることができる。
変化させることにより、出力電流ＩOL，ＩOHを１：（ｎ
＋１）の比で切り換えることができる。
【０００８】なお、電流切換回路３の替わりに、トラン
ジスタＱ24，Ｑ25のコレクタと出力端子２との間に夫々
スイッチを挿入し、出力端子２にトランジスタＱ24の電
流とトランジスタＱ25の電流とを切り換えて出力する方
法も考えられるが、この場合、半導体集積回路をＩＣ化
するに際して構成が複雑になるので、好ましくない。
ジスタＱ24，Ｑ25のコレクタと出力端子２との間に夫々
スイッチを挿入し、出力端子２にトランジスタＱ24の電
流とトランジスタＱ25の電流とを切り換えて出力する方
法も考えられるが、この場合、半導体集積回路をＩＣ化
するに際して構成が複雑になるので、好ましくない。
【０００９】図４は従来のその他の電流出力回路を示す
回路図である。トランジスタＱ31，Ｑ32はそのベースが
相互に接続され、そのエミッタが夫々抵抗Ｒ31，Ｒ32を
介して接地されており、このトランジスタＱ31，Ｑ32が
カレントミラー回路を構成している。トランジスタＱ31
のコレクタ及びベースは入力端子１に共通接続されてお
り、カレントミラー回路の入力端になっている。入力端
子１には入力電流Ｉinが供給される。一方、トランジス
タＱ32のコレクタは出力端子２に接続されており、カレ
ントミラー回路の出力端になっている。トランジスタＱ
33はそのコレクタが抵抗Ｒ33を介してトランジスタＱ32
のエミッタに接続され、そのエミッタが接地されてい
る。
回路図である。トランジスタＱ31，Ｑ32はそのベースが
相互に接続され、そのエミッタが夫々抵抗Ｒ31，Ｒ32を
介して接地されており、このトランジスタＱ31，Ｑ32が
カレントミラー回路を構成している。トランジスタＱ31
のコレクタ及びベースは入力端子１に共通接続されてお
り、カレントミラー回路の入力端になっている。入力端
子１には入力電流Ｉinが供給される。一方、トランジス
タＱ32のコレクタは出力端子２に接続されており、カレ
ントミラー回路の出力端になっている。トランジスタＱ
33はそのコレクタが抵抗Ｒ33を介してトランジスタＱ32
のエミッタに接続され、そのエミッタが接地されてい
る。
【００１０】このように構成される電流出力回路におい
ては、トランジスタＱ33がオン状態であるときに出力端
子２に流れる出力電流をＩOHとし、トランジスタＱ33が
オフ状態であるときに出力端子２に流れる出力電流をＩ
OLとすると、この出力電流ＩOH，ＩOLは夫々下記数式３
及び４にて表される。
ては、トランジスタＱ33がオン状態であるときに出力端
子２に流れる出力電流をＩOHとし、トランジスタＱ33が
オフ状態であるときに出力端子２に流れる出力電流をＩ
OLとすると、この出力電流ＩOH，ＩOLは夫々下記数式３
及び４にて表される。
【００１１】
【数３】ＩOH≒Ｉin・Ｒ31／（Ｒ32／Ｒ33）
【００１２】
【数４】ＩOL≒Ｉin・Ｒ31／Ｒ32
【００１３】従って、トランジスタＱ33のゲート電圧を
変化させることにより、出力電流ＩOL，ＩOHを１：Ｒ33
／（Ｒ32＋Ｒ33）の比で切り換えることができる。
変化させることにより、出力電流ＩOL，ＩOHを１：Ｒ33
／（Ｒ32＋Ｒ33）の比で切り換えることができる。
【００１４】
【発明が解決しようとする課題】しかしながら、図３に
示す従来の電流出力回路においては、トランジスタＱ23
乃至Ｑ25のエミッタ面積比で出力電流の比を設定してい
るため、出力電流の比が正確であるものの、素子数が多
く、その形成面積が大きくなるという問題点がある。例
えば、出力電流の比を１：９に設定する場合、上記数式
１よりトランジスタＱ25のエミッタサイズはトランジス
タＱ23，Ｑ24の約８倍になり、トランジスタＱ23乃至Ｑ
25のエミッタ面積比を精度良くとるとトランジスタＱ25
だけで８個相当のトランジスタ面積を占めてしまう。
示す従来の電流出力回路においては、トランジスタＱ23
乃至Ｑ25のエミッタ面積比で出力電流の比を設定してい
るため、出力電流の比が正確であるものの、素子数が多
く、その形成面積が大きくなるという問題点がある。例
えば、出力電流の比を１：９に設定する場合、上記数式
１よりトランジスタＱ25のエミッタサイズはトランジス
タＱ23，Ｑ24の約８倍になり、トランジスタＱ23乃至Ｑ
25のエミッタ面積比を精度良くとるとトランジスタＱ25
だけで８個相当のトランジスタ面積を占めてしまう。
【００１５】一方、図４に示すものは、抵抗Ｒ31乃至Ｒ
33の抵抗比で出力電流比を設定しているため、トランジ
スタ面積の増大は回避できるものの、出力電流比の切り
換えを行うトランジスタＱ33のオン抵抗及びトランジス
タＱ32に流れる電流がトランジスタＱ33のオン状態又は
オフ状態で異なるため、トランジスタＱ32のベース・エ
ミッタ順方向電圧ＶBEに誤差が生じる。このため、この
トランジスタＱ32のベース・エミッタ順方向電圧ＶBEの
誤差が出力電流比に影響を与えるという問題点がある。
33の抵抗比で出力電流比を設定しているため、トランジ
スタ面積の増大は回避できるものの、出力電流比の切り
換えを行うトランジスタＱ33のオン抵抗及びトランジス
タＱ32に流れる電流がトランジスタＱ33のオン状態又は
オフ状態で異なるため、トランジスタＱ32のベース・エ
ミッタ順方向電圧ＶBEに誤差が生じる。このため、この
トランジスタＱ32のベース・エミッタ順方向電圧ＶBEの
誤差が出力電流比に影響を与えるという問題点がある。
【００１６】本発明はかかる問題点に鑑みてなされたも
のであって、出力電流を所定の比で切り換えて出力する
ことができ、その形成面積を縮小することができる電流
出力回路を提供することを目的とする。
のであって、出力電流を所定の比で切り換えて出力する
ことができ、その形成面積を縮小することができる電流
出力回路を提供することを目的とする。
【００１７】
【課題を解決するための手段】本発明に係る電流出力回
路は、その入力端が入力端子に接続されその一方の出力
端が出力端子に接続されたカレントミラー回路と、その
入力端が前記カレントミラー回路の他方の出力端に接続
されその一方の出力端が前記出力端子に接続されその他
方の出力端が前記入力端子に接続されていて外部から供
給される制御電圧に基づいて電流を切り換えて出力する
電流切換回路とを有することを特徴とする。
路は、その入力端が入力端子に接続されその一方の出力
端が出力端子に接続されたカレントミラー回路と、その
入力端が前記カレントミラー回路の他方の出力端に接続
されその一方の出力端が前記出力端子に接続されその他
方の出力端が前記入力端子に接続されていて外部から供
給される制御電圧に基づいて電流を切り換えて出力する
電流切換回路とを有することを特徴とする。
【００１８】
【作用】本発明においては、カレントミラー回路は入力
電流に比例した２種類の電流を出力する。このカレント
ミラー回路の一方の出力端は出力端子に接続され、他方
の出力端は電流切換回路の入力端に接続されている。従
来は電流切換回路がカレントミラー回路の他方の出力端
から出力される電流を出力端子に供給しているが、本発
明では電流切換回路がカレントミラー回路の他方の出力
端から出力される電流を制御電圧に基づいて入力端子又
は出力端子に供給することにより、出力端子における２
種類の出力電流の比を切り換えている。即ち、出力電流
を大きくする場合はカレントミラー回路の他方の出力端
から出力される電流が出力端子に供給され、出力電流を
小さくする場合にはカレントミラー回路の他方の出力端
から出力される電流が入力端子に供給される。このた
め、２種類の出力電流の比を大きく設定する場合に、カ
レントミラー回路を構成するトランジスタのエミッタ面
積の比は従来に比して小さくすることができ、その形成
面積を縮小することができる。これにより、半導体集積
回路を集積化することができ、半導体ペレットを小さく
することができる。
電流に比例した２種類の電流を出力する。このカレント
ミラー回路の一方の出力端は出力端子に接続され、他方
の出力端は電流切換回路の入力端に接続されている。従
来は電流切換回路がカレントミラー回路の他方の出力端
から出力される電流を出力端子に供給しているが、本発
明では電流切換回路がカレントミラー回路の他方の出力
端から出力される電流を制御電圧に基づいて入力端子又
は出力端子に供給することにより、出力端子における２
種類の出力電流の比を切り換えている。即ち、出力電流
を大きくする場合はカレントミラー回路の他方の出力端
から出力される電流が出力端子に供給され、出力電流を
小さくする場合にはカレントミラー回路の他方の出力端
から出力される電流が入力端子に供給される。このた
め、２種類の出力電流の比を大きく設定する場合に、カ
レントミラー回路を構成するトランジスタのエミッタ面
積の比は従来に比して小さくすることができ、その形成
面積を縮小することができる。これにより、半導体集積
回路を集積化することができ、半導体ペレットを小さく
することができる。
【００１９】また、本発明においては、カレントミラー
回路を構成するトランジスタのエミッタ面積比に基づい
てその出力電流比を正確に設定することができる。
回路を構成するトランジスタのエミッタ面積比に基づい
てその出力電流比を正確に設定することができる。
【００２０】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【００２１】図１は本発明の第１の実施例に係る電流出
力回路を示す回路図である。トランジスタＱ3 乃至Ｑ5
はそのベースが相互に接続され、そのエミッタが接地さ
れており、このトランジスタＱ3 乃至Ｑ5 がカレントミ
ラー回路４を構成している。トランジスタＱ3のコレク
タ及びベースは入力端子１に共通接続されており、カレ
ントミラー回路４の入力端になっている。入力端子１に
は入力電流Ｉinが供給される。一方、トランジスタＱ
4 ，Ｑ5 のコレクタはカレントミラー回路４の２つの出
力端になっており、トランジスタＱ4 のコレクタは出力
端子２に接続されている。トランジスタＱ1 ，Ｑ2はそ
のエミッタがトランジスタＱ5 のコレクタに共通接続さ
れており、このトランジスタＱ1 ，Ｑ2 が差動型の電流
切換回路３を構成している。トランジスタＱ1 はそのベ
ースが制御端子６に接続され、そのコレクタが入力端子
１に接続されている。一方、トランジスタＱ2 はそのベ
ースが基準電圧源５に接続され、そのコレクタが出力端
子２に接続されている。このため、電流切換回路３は制
御端子６に印加する制御電圧と基準電圧源５の基準電圧
Ｖref との関係に基づいて、トランジスタＱ1 ，Ｑ2 の
共通接続点に流れる電流をトランジスタＱ1 側又はトラ
ンジスタＱ2 側に切り換えて流す。
力回路を示す回路図である。トランジスタＱ3 乃至Ｑ5
はそのベースが相互に接続され、そのエミッタが接地さ
れており、このトランジスタＱ3 乃至Ｑ5 がカレントミ
ラー回路４を構成している。トランジスタＱ3のコレク
タ及びベースは入力端子１に共通接続されており、カレ
ントミラー回路４の入力端になっている。入力端子１に
は入力電流Ｉinが供給される。一方、トランジスタＱ
4 ，Ｑ5 のコレクタはカレントミラー回路４の２つの出
力端になっており、トランジスタＱ4 のコレクタは出力
端子２に接続されている。トランジスタＱ1 ，Ｑ2はそ
のエミッタがトランジスタＱ5 のコレクタに共通接続さ
れており、このトランジスタＱ1 ，Ｑ2 が差動型の電流
切換回路３を構成している。トランジスタＱ1 はそのベ
ースが制御端子６に接続され、そのコレクタが入力端子
１に接続されている。一方、トランジスタＱ2 はそのベ
ースが基準電圧源５に接続され、そのコレクタが出力端
子２に接続されている。このため、電流切換回路３は制
御端子６に印加する制御電圧と基準電圧源５の基準電圧
Ｖref との関係に基づいて、トランジスタＱ1 ，Ｑ2 の
共通接続点に流れる電流をトランジスタＱ1 側又はトラ
ンジスタＱ2 側に切り換えて流す。
【００２２】このように構成される電流出力回路におい
ては、トランジスタＱ2 のベース電位をＶQ2B とし、カ
レントミラー回路４を構成するトランジスタＱ3 ，Ｑ
4 ，Ｑ5 のエミッタ面積比をｐ：ｑ：ｒとすると、出力
電流ＩO はＶQ2B ＞Ｖref のとき及びＶQ2B ＜Ｖref の
とき夫々下記数式５及び６にて表される。
ては、トランジスタＱ2 のベース電位をＶQ2B とし、カ
レントミラー回路４を構成するトランジスタＱ3 ，Ｑ
4 ，Ｑ5 のエミッタ面積比をｐ：ｑ：ｒとすると、出力
電流ＩO はＶQ2B ＞Ｖref のとき及びＶQ2B ＜Ｖref の
とき夫々下記数式５及び６にて表される。
【００２３】
【数５】ＩO ＝ｑ／（ｐ＋ｒ）・Ｉin
【００２４】
【数６】ＩO ＝（ｑ＋ｒ）／ｐ・Ｉin
【００２５】従って、制御端子６の制御電圧に基づいて
トランジスタＱ2のベース電位ＶQ2 B を変化させること
により、出力電流ＩO を１：（ｐ・ｒ）（ｑ・ｒ）／
（ｐ・ｑ）の比で切り換えることができる。
トランジスタＱ2のベース電位ＶQ2 B を変化させること
により、出力電流ＩO を１：（ｐ・ｒ）（ｑ・ｒ）／
（ｐ・ｑ）の比で切り換えることができる。
【００２６】例えば、出力電流比を１：９に設定する場
合、上記数式５及び６よりｐ：ｑ：ｒは１：１：２にす
れば良い。図３に示す従来例においては、トランジスタ
Ｑ25のエミッタサイズはトランジスタＱ23，Ｑ24の８倍
にする必要があるが、本実施例においては、トランジス
タＱ5 のエミッタサイズはトランジスタＱ3 ，Ｑ4 の２
倍にすれば良いので、電流出力回路の形成面積を縮小す
ることができる。これにより、半導体集積回路を従来に
比して集積化することができ、半導体ペレットを小さく
することができる。また、ｐ：ｑ：ｒを１：４：１にし
た場合、その出力電流比を１：２５と大きく設定するこ
ともできる。
合、上記数式５及び６よりｐ：ｑ：ｒは１：１：２にす
れば良い。図３に示す従来例においては、トランジスタ
Ｑ25のエミッタサイズはトランジスタＱ23，Ｑ24の８倍
にする必要があるが、本実施例においては、トランジス
タＱ5 のエミッタサイズはトランジスタＱ3 ，Ｑ4 の２
倍にすれば良いので、電流出力回路の形成面積を縮小す
ることができる。これにより、半導体集積回路を従来に
比して集積化することができ、半導体ペレットを小さく
することができる。また、ｐ：ｑ：ｒを１：４：１にし
た場合、その出力電流比を１：２５と大きく設定するこ
ともできる。
【００２７】なお、本実施例においては、カレントミラ
ー回路４を構成するトランジスタＱ 3 乃至Ｑ5 のエミッ
タ面積比に基づいてその出力電流比を正確に設定するこ
とができる。
ー回路４を構成するトランジスタＱ 3 乃至Ｑ5 のエミッ
タ面積比に基づいてその出力電流比を正確に設定するこ
とができる。
【００２８】図２は本発明の第２の実施例に係る電流出
力回路を示す回路図である。なお、図２におけるトラン
ジスタＱ11乃至Ｑ15は、図１におけるトランジスタＱ1
乃至Ｑ5 に対応するものであるので、その部分の詳細な
説明は省略する。
力回路を示す回路図である。なお、図２におけるトラン
ジスタＱ11乃至Ｑ15は、図１におけるトランジスタＱ1
乃至Ｑ5 に対応するものであるので、その部分の詳細な
説明は省略する。
【００２９】トランジスタＱ16はカレントミラー回路の
一方の出力端であるトランジスタＱ14のコレクタと出力
端子２との間に挿入されており、そのベースが基準電圧
源５に接続されている。トランジスタＱ17はそのベース
がカレントミラー回路の入力端であるトランジスタＱ13
のコレクタに接続され、そのコレクタが電源ＶCCに接続
され、そのエミッタがトランジスタＱ13のベースに接続
されている。
一方の出力端であるトランジスタＱ14のコレクタと出力
端子２との間に挿入されており、そのベースが基準電圧
源５に接続されている。トランジスタＱ17はそのベース
がカレントミラー回路の入力端であるトランジスタＱ13
のコレクタに接続され、そのコレクタが電源ＶCCに接続
され、そのエミッタがトランジスタＱ13のベースに接続
されている。
【００３０】このように構成される電流出力回路は第１
の実施例と同様に動作するため、出力電流を所定の比で
切り換えて出力することができ、その形成面積を縮小す
ることができる。また、トランジスタＱ17はカレントミ
ラー回路のベース電流を補償すると共に、トランジスタ
Ｑ16は出力端子２の電圧変化によりトランジスタＱ14の
コレクタ電位が変化することを防止してトランジスタの
アーリー効果による電流増幅率ｈFEの変動を少なくす
る。従って、本実施例によれば、トランジスタＱ16，Ｑ
17を付加することにより、第１の実施例に比して入出力
間の電流相対比を設定しやすくなる。
の実施例と同様に動作するため、出力電流を所定の比で
切り換えて出力することができ、その形成面積を縮小す
ることができる。また、トランジスタＱ17はカレントミ
ラー回路のベース電流を補償すると共に、トランジスタ
Ｑ16は出力端子２の電圧変化によりトランジスタＱ14の
コレクタ電位が変化することを防止してトランジスタの
アーリー効果による電流増幅率ｈFEの変動を少なくす
る。従って、本実施例によれば、トランジスタＱ16，Ｑ
17を付加することにより、第１の実施例に比して入出力
間の電流相対比を設定しやすくなる。
【００３１】
【発明の効果】以上説明したように本発明によれば、カ
レントミラー回路はその入力端を入力端子に接続し、そ
の一方の出力端を出力端子に接続し、電流切換回路はそ
の入力端を前記カレントミラー回路の他方の入力端に接
続し、その一方の出力端を前記出力端子に接続し、その
他方の出力端を前記入力端子に接続するから、制御電圧
に基づいて出力電流を所定の比で切り換えて出力するこ
とができ、その形成面積を縮小することができる。これ
により、半導体集積回路を集積化することができ、半導
体ペレットを小さくすることができる。
レントミラー回路はその入力端を入力端子に接続し、そ
の一方の出力端を出力端子に接続し、電流切換回路はそ
の入力端を前記カレントミラー回路の他方の入力端に接
続し、その一方の出力端を前記出力端子に接続し、その
他方の出力端を前記入力端子に接続するから、制御電圧
に基づいて出力電流を所定の比で切り換えて出力するこ
とができ、その形成面積を縮小することができる。これ
により、半導体集積回路を集積化することができ、半導
体ペレットを小さくすることができる。
【図１】本発明の第１の実施例に係る電流出力回路を示
す回路図である。
す回路図である。
【図２】本発明の第２の実施例に係る電流出力回路を示
す回路図である。
す回路図である。
【図３】従来の電流出力回路を示す回路図である。
【図４】従来のその他の電流出力回路を示す回路図であ
る。
る。
１；入力端子 ２；出力端子 ３；電流切換回路 ４；カレントミラー回路 ５；基準電圧源 ６；制御端子 Ｑ1 乃至Ｑ5 ，Ｑ11乃至Ｑ17，Ｑ21乃至Ｑ25，Ｑ31乃至
Ｑ33；トランジスタ Ｒ31乃至Ｒ33；抵抗
Ｑ33；トランジスタ Ｒ31乃至Ｒ33；抵抗
Claims (1)
- 【請求項１】 その入力端が入力端子に接続されその一
方の出力端が出力端子に接続されたカレントミラー回路
と、その入力端が前記カレントミラー回路の他方の出力
端に接続されその一方の出力端が前記出力端子に接続さ
れその他方の出力端が前記入力端子に接続されていて外
部から供給される制御電圧に基づいて電流を切り換えて
出力する電流切換回路とを有することを特徴とする電流
出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03246690A JP3089735B2 (ja) | 1991-08-31 | 1991-08-31 | 電流出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03246690A JP3089735B2 (ja) | 1991-08-31 | 1991-08-31 | 電流出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0563462A true JPH0563462A (ja) | 1993-03-12 |
| JP3089735B2 JP3089735B2 (ja) | 2000-09-18 |
Family
ID=17152182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03246690A Expired - Fee Related JP3089735B2 (ja) | 1991-08-31 | 1991-08-31 | 電流出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3089735B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006203435A (ja) * | 2005-01-19 | 2006-08-03 | Fujitsu Ten Ltd | 出力回路 |
| JP2006339976A (ja) * | 2005-06-01 | 2006-12-14 | Matsushita Electric Ind Co Ltd | 半導体回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102032868B1 (ko) * | 2018-01-19 | 2019-10-17 | 세진산업(주) | 파이프 클램프 |
-
1991
- 1991-08-31 JP JP03246690A patent/JP3089735B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006203435A (ja) * | 2005-01-19 | 2006-08-03 | Fujitsu Ten Ltd | 出力回路 |
| JP2006339976A (ja) * | 2005-06-01 | 2006-12-14 | Matsushita Electric Ind Co Ltd | 半導体回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3089735B2 (ja) | 2000-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08340243A (ja) | バイアス回路 | |
| JPH03119814A (ja) | 電流ミラー回路 | |
| JPH04315207A (ja) | 電源回路 | |
| US5144164A (en) | BiCMOS current switching circuit having a plurality of resistors of a specified value | |
| KR0169987B1 (ko) | 증폭기 장치 | |
| JPH0563462A (ja) | 電流出力回路 | |
| JP2542623B2 (ja) | カレントミラ−回路 | |
| KR950003142B1 (ko) | 필터회로 | |
| EP0611105B1 (en) | Current source | |
| JP3322600B2 (ja) | 電流調整回路 | |
| US5063310A (en) | Transistor write current switching circuit for magnetic recording | |
| JPS6331214A (ja) | 可変遅延回路 | |
| US5285121A (en) | Current switching circuit | |
| KR930007795B1 (ko) | 저전압동작형 증폭회로 | |
| JPH05218767A (ja) | 可変利得増幅回路 | |
| JP3197807B2 (ja) | 電源電圧検出回路 | |
| KR900008521B1 (ko) | 이득제어회로 | |
| KR940002235Y1 (ko) | 고주파용 차동 증폭기 | |
| JP2996551B2 (ja) | カレントミラー回路装置 | |
| JP2563380B2 (ja) | 比較回路 | |
| JPS6211528B2 (ja) | ||
| JPH09260971A (ja) | 差動増幅器 | |
| JPH0347775B2 (ja) | ||
| JPH0646370B2 (ja) | 定電流回路 | |
| JPH0498683A (ja) | 差動増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |