JPH11120273A - 低電圧トランスリニア回路 - Google Patents

低電圧トランスリニア回路

Info

Publication number
JPH11120273A
JPH11120273A JP27737997A JP27737997A JPH11120273A JP H11120273 A JPH11120273 A JP H11120273A JP 27737997 A JP27737997 A JP 27737997A JP 27737997 A JP27737997 A JP 27737997A JP H11120273 A JPH11120273 A JP H11120273A
Authority
JP
Japan
Prior art keywords
transistor
electrode
differential pair
base electrode
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27737997A
Other languages
English (en)
Other versions
JP3535357B2 (ja
Inventor
Hiromi Kusakabe
博巳 日下部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP27737997A priority Critical patent/JP3535357B2/ja
Publication of JPH11120273A publication Critical patent/JPH11120273A/ja
Application granted granted Critical
Publication of JP3535357B2 publication Critical patent/JP3535357B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】低電圧動作が可能であり、かつ拡張性に優れた
低電圧トランスリニア回路を提供する。 【解決手段】バイポーラトTrから成るn個の差動対の
各ベースをループ状に接続し、第1の差動対の第1のト
ランジスタのベースと、第nの差動対の第2nのTrの
ベースとの接続点を特定電位にバイアスし、第nの差動
対の一方のTrのコレクタ以外の全てのTrのコレクタ
に入力電流を供給し、バイアスされた接続点以外の全て
のループ内のベース接続点を帰還Trのコレクタに接続
し、ベース接続点にベースが接続される各差動対の一方
のTrのコレクタに帰還Trのベースを接続し、各差動
対の共通エミッタにそれぞれ対応する電流源Trのコレ
クタを接続し、電流源Trのベースを、対応する差動対
のコレクタのうち、帰還Trのベースが接続されていな
い方のコレクタに接続する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は低電圧トランスリニ
ア回路に関する。
【0002】
【従来の技術】トランスリニア回路は、複数のトランジ
スタのベース・エミッタを一巡ループに結合し、全ての
トランジスタが能動領域で動作するように、バイアス回
路を配置したものであり、複数の入力電流の積、商に比
例した出力を得るのに従来より用いられている。
【0003】文献、B.Gilbert, "Translinear Circuit
s: An Historical Overview." Analog Intergrated Cir
cuits and Signal Processing, 9, 95-118(1996).は、
このようなトランスリニア回路の一例を開示している。
【0004】図5は、上記の文献に開示された、一般化
したトランスリニアループの概念図である。トランスリ
ニアループの基本的概念は、「ループ上に接続された半
導体接合において、時計回り方向の極性の半導体接合の
数と、反時計回り方向の極性の半導体接合の数が同数で
あるように配列された閉ループでは、時計回り方向の電
流密度の積が反時計回り方向の電流密度の積に等しくな
る」というものである。
【0005】数式で示せば、接合電圧VFKの和はゼロで
ある必要があるので、
【数1】
【0006】各VFKは実際にはトランジスタのVBE、各
接合の電流はコレクタ電流ICk(時にはIEk)になる。
ここで、良く知られているように、
【数2】
【0007】となる。但し、VT は熱電圧、ICkはk 番
目のトランジスタのコレクタ電流、ISkは同トランジス
タの飽和電流である。nVT は全ての項に現れるので、
一般的には同一極性の全ての接合を等しいと仮定すれ
ば、対数項の和は積に、ゼロはlog(1)になるので、(1)
式は次のように書き換える事ができる。
【0008】
【数3】
【0009】上式を満足するには次の2つの基本的条件
が必要である。
【0010】1.トランスリニアループには偶数の接合
を含む。
【0011】2.時計回り方向と反時計回り方向の接合
数は等しい。
【0012】NPNとPNPトランジスタのように異な
る極性のデバイスの飽和電流は温度特性が異なる事が多
いので、対向するペアに置く必要がある。対称を前提と
すると、
【数4】
【0013】飽和電流ISkは実効エミッタ面積に比例す
るので、ISkはAk Skの形に置換できる。飽和電流密
度JSkは左辺と右辺に等しく存在するので次式が得られ
る。
【0014】
【数5】
【0015】ICk/Ak なる比は各デバイスの電流密度
Jであるから、トランスリニアの原理は次式で最もシン
プルに表現できる。
【0016】
【数6】
【0017】この原理に基く回路例としては、上記文献
に開示された図6に示すような乗除算器(A simple
TL multiplier/divider) が知られている。この回路は
2つの電流の積I1×I2をI3で割り算する演算が可
能である。
【0018】
【発明が解決しようとする課題】しかしながら、上記し
たトランスリニア回路は低電源電圧動作が難しいという
問題がある。図6の従来例では、電源間の直列に入るト
ランジスタVBEは2個なので、2V程度の電源電圧まで
動作するが、図6の回路を拡張した図7に示すような回
路では、入力数を増やせば増やすほど電源間に直列に入
るVBEは増えるので、必要な電源電圧はどんどん高くな
る。尚、図7に示す回路は文献には無いが容易に案出で
きるものである。
【0019】また、上記した図7の回路では、同一ブロ
ックの繰り返しによる拡張はできない。前述の通り、入
力数を増やすには電源電圧の制約がある。
【0020】本発明の低電圧トランスリニア回路はこの
ような課題に着目してなされたものであり、その目的と
するところは、低電圧動作が可能であり、かつ拡張性に
優れた低電圧トランスリニア回路を提供することにあ
る。
【0021】
【課題を解決するための手段】上記の目的を達成するた
めに、第1の発明に係る低電圧トランスリニア回路は、
特定極性のバイポーラトランジスタから成るn個の差動
対と、当該差動対の各ベース電極をループ状に接続する
接続手段と、第1番目の差動対の第1のトランジスタの
ベース電極と、第n番目の差動対の第2n番目のトラン
ジスタのベース電極との接続点を特定電位にバイアスす
るバイアス手段と、前記第n番目の差動対の一方のトラ
ンジスタのコレクタ電極以外の全てのトランジスタのコ
レクタ電極に、I1,I2,…,I2n-1 なる2n−1
個の入力電流を供給する入力電流供給手段と、前記バイ
アス手段が接続された接続点以外の全てのループ内のベ
ース電極接続点を、それぞれ対応する帰還トランジスタ
のコレクタ電極に接続する接続手段と、前記ベース電極
接続点にベース電極が接続される各差動対の一方のトラ
ンジスタのコレクタ電極に、前記帰還トランジスタのベ
ース電極を接続する接続手段と、前記帰還トランジスタ
のエミッタ電極を固定電位に接続する接続手段と、各差
動対の共通エミッタ電極にそれぞれ対応する電流源トラ
ンジスタのコレクタ電極を接続する接続手段と、前記電
流源トランジスタのエミッタ電極を固定電位に接続する
接続手段と、前記電流源トランジスタのベース電極を、
対応する差動対のコレクタ電極のうち、前記帰還トラン
ジスタのベース電極が接続されていない方のコレクタ電
極に接続する接続手段とを具備し、前記第n番目の差動
対のコレクタ出力のうち、前記帰還トランジスタもしく
は電流源トランジスタのベース電極が接続されていない
側のコレクタ電極から、前記複数の入力電流の積、商に
比例した演算出力を導出する。
【0022】また、第2の発明に係る低電圧トランスリ
ニア回路は、第1の発明に係る低電圧トランスリニア回
路において、前記帰還トランジスタと電流源トランジス
タの双方、もしくは一方をダーリントントランジスタ構
成とする。
【0023】また、第3の発明に係る低電圧トランスリ
ニア回路は、特定極性のバイポーラトランジスタから成
るn個の差動対と、当該差動対の各ベース電極をループ
状に接続する接続手段と、第1番目の差動対の第1のト
ランジスタのベース電極と、第n番目の差動対の第2n
番目のトランジスタのベース電極との接続点を特定電位
にバイアスするバイアス手段と、前記第n番目の差動対
の一方のトランジスタのコレクタ電極以外の全てのトラ
ンジスタのコレクタ電極に、I1,I2, ・・・,I2n-
1 なる2n−1個の入力電流を供給する入力電流供給手
段と、各差動対の一方のトランジスタのベース電極とコ
レクタ電極とを直接接続する接続手段と、各差動対の他
方のトランジスタのコレクタ電極に、電流源トランジス
タのベース電極を接続する接続手段と、各差動対の共通
エミッタ電極にそれぞれ対応する前記電流源トランジス
タのコレクタ電極を接続する接続手段と、前記電流源ト
ランジスタのエミッタ電極を固定電位に接続する接続手
段とを具備し、前記第n番目の差動対のコレクタ出力の
うち、前記電流源トランジスタのベース電極が接続され
ていない側のコレクタ電極から、前記複数の入力電流の
積、商に比例した演算出力を導出する。
【0024】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を詳細に説明する。
【0025】図1(a)、(b)は本発明の第1実施形
態に係る低電圧トランスリニア回路の構成を示す図であ
る。図1(a)において、第1の差動対Q1,Q2と第
2の差動対Q3,Q4のベース電極が図示の通りループ
上に結線されている。第1の差動対Q1,Q2の電流源
トランジスタQA1のベース電極はQ2のコレクタ電極
へ、第2の差動対Q3,Q4の電流源トランジスタQA
2のベース電極はQ3のコレクタ電極へそれぞれ接続さ
れている。電流源トランジスタQA1、QA2のエミッ
タは接地されている。
【0026】Q1とQ4のベース電極の接続点はバイア
ス電圧源VBに接続されている。Q2とQ3のベース電
極の接続点は負帰還トランジスタQB1のコレクタ電極
とバイアス電流源IB1に接続されている。負帰還トラ
ンジスタQB1のベース電極はトランジスタQ1のコレ
クタ電極へ接続され、そのエミッタ電極は接地されてい
る。第1、第2の各差動対の共通エミッタ電極には、そ
れぞれ対応する電流源トランジスタQA1、QA2のコ
レクタ電極が接続されている。トランジスタQ1,Q
2,Q3のコレクタ電極には、それぞれ入力電流I1,
I2,I3が供給される。出力電流I4はトランジスタ
Q4のコレクタ電極から取り出される。
【0027】上記した構成において、定電流トランジス
タと対応する差動対はカスコード接続と見ることができ
る。即ち、差動対の出力は定電流トランジスタのベース
電極からみて逆位相となっており、いずれの出力に接続
しても負帰還となるため、電流は安定して関連トランジ
スタは能動状態にバイアスされる。但しこの回路では、
定電流トランジスタと差動対を構成するトランジスタの
コレクタ・エミッタ間電圧VCEを能動状態に保つため
に、VCE2つを合わせてVBE1個分(約0.7V)とす
る必要があるので、バイアス電圧VBは1.0〜1.1
V程度に設定しなければならない。
【0028】負帰還トランジスタQB1は、トランジス
タQ2とQ3の接続点を最適電位に維持するためのもの
である。QB1のベース電極は、QB1のコレクタ電極
が接続される差動対のベース電極と同位相のポイント、
即ち差動対の対向するトランジスタQ1のコレクタ電極
へ接続して、負帰還を構成する。
【0029】これによって、トランジスタQ1,Q2,
Q3,Q4の各ベース・エミッタはトランスリニアルー
プを構成することになり、既に述べたように次式が成立
する。ここでは理想トランジスタを仮定し、ベース電流
は無視する。
【0030】
【数7】
【0031】ここで、IC(Qn) はトランジスタQnのコ
レクタ電流、IS(Qn) はトランジスタQnの飽和電流で
ある。これらを全て同一極性、同一エミッタ面積のトラ
ンジスタと仮定すれば、IS(Q1) =IS(Q2) =IS(Q3)
=IS(Q4) =IS 、かつ、I1 =IC(Q1) 、I2 =I
C(Q2) 、I3 =IC(Q3) 、I4 =IC(Q4)となる。
【0032】これにより(a-1) 式は次のようになる。
【0033】
【数8】
【0034】従って、出力電流I4は次のようになる。
【0035】
【数9】
【0036】図1(b)は、上記した図1(a)の構成
を一部変更したものである。ここでは、第2の差動対の
電流源トランジスタQA2のベース電極の接続点をトラ
ンジスタQ4のコレクタ電極側に変更し、出力電流をト
ランジスタQ3のコレクタ電極からI3として取り出す
ようにしたものである。該電流源トランジスタQA2は
この場合も負帰還を構成するので、回路全体の能動動作
を保証することになり、トランジスタQ1,Q2,Q
3,Q4はトランスリニアループを構成する。従って(a
-2) 式を満足するので、出力電流I3は次のようにな
る。
【0037】
【数10】
【0038】以下に、本発明の第2実施形態を説明す
る。図2は本発明の第2実施形態の構成を示す図であ
り、上記した図1の回路を拡張して一般化したものであ
る。
【0039】この拡張された構成は、第1ブロックから
第(n-1) ブロックまでの共通ブロックと、第n番目の最
終ブロックとの2種類のブロックから成り立っている。
前記の共通ブロックは任意に増設可能となっている。第
1から第n番目までの差動対を構成するトランジスタQ
1,Q2,Q3,…,Q2n のVBEがトランスリニアル
ープを構成している。トランジスタQA1,QA2,
…,QAn は、対応する差動対にバイアス電流を供給す
る電流源トランジスタである。接続関係は図1の説明と
同様であり、差動対を構成するトランジスタのコレクタ
電極から負帰還を構成するように各ベース電極へ接続さ
れている。
【0040】QB1,QB2,…,QBn-1 はトランス
リニアループの接続点を適切な電位に保持する機能を持
つ負帰還トランジスタである。但しQ1 とQ2nのベース
電極の接続点のみは、バイアス電圧源VBによって適切
な電位(常温で1.0〜1.1V程度)に電圧バイアス
される。電流源IB1,IB2,…IBn-1 は前記の負
帰還トランジスタに動作電流を供給するバイアス電流源
である。
【0041】これにより、トランスリニアループの原理
に従って、次式が成立する。
【0042】
【数11】
【0043】これらを全て同一極性、同一エミッタ面積
のトランジスタと仮定すれば、IS(Q1) =IS(Q2) =I
S(Q3) =…=IS(Q2n)=IS 、かつ、I1 =IC(Q1)
2 =IC(Q2) 、I3 =IC(Q3) 、…、I2n=IC(Q2n)
となる。これにより(b-1) 式は次のようになる。
【0044】
【数12】
【0045】従って、出力電流I2nは次のようになる。
【0046】
【数13】
【0047】また、図示しないが、図1(b)で示した
出力電流の取り出しかたの変形も、同様に適用すること
ができる。その場合の出力電流はI2n-1として得られ、
式で示せば次のようになる。
【0048】
【数14】
【0049】以下に本発明の第3実施形態を詳細に説明
する。図3は本発明の第3実施形態の構成を示す図であ
る。図3の構成の機能は図2の構成と全く同一である
が、電流源トランジスタQA1,QA2,…,QAn
と、負帰還トランジスタQB1,QB2,…,QBn-1
をダーリントン接続とし、ベース電流の影響を1/βに
減じている。
【0050】この構成では、電源間に直列に入るVBE
2個になるので、最低動作電源電圧は1.8V程度にな
る。最適動作条件を得るためにはバイアス電圧源VBの
電圧は、1.4V前後が適当である。こうすれば定電流
トランジスタQAnと差動対を構成するトランジスタQ
1〜Q2nのVCEは約0.7Vとなって都合が良い。入
力電流と出力電流の関係は図2の場合と全く同一である
ので割愛する。
【0051】以下に本発明の第4実施形態を説明する。
図4は本発明の第4実施形態の構成を示す図である。図
4の構成の機能は図3と全く同一であるが、図3に示す
負帰還トランジスタQB1,QB2,…,QBn-1 と電
流源IB1,IB2,…,IB-1 を省いて、Q2,Q
4,…,Q2n-1 のベースエミッタ電極を直結し、かつ
電流源トランジスタQA1,QA2,…,QAn のベー
ス電極の接続点を各差動対の逆側に接続変更したもので
ある。この構成では、電源間に直列に入るVBEは1個の
ままなので、最低動作電源電圧は1V程度である。各ト
ランジスタを理想的なものと仮定すれば、入力電流と出
力電流の関係は図2の場合と全く同一であるので割愛す
る。
【0052】
【発明の効果】
(1) 請求項1に記載の発明によれば、以下の効果が
得られる。
【0053】・低電圧動作が可能となる。具体的には、
第1実施形態(図1)、第2実施形態(図2)、第4実
施形態(図4)では、電源間のVBEは1個で、1V程度
まで動作する。
【0054】・低消費電力である。低電圧で動作するの
で「電圧×電流」で表される消費電力は少なくなる。
【0055】・拡張性が向上する。シンプルな同一ブロ
ックの繰り返しで容易に拡張でき、拡張による電源電圧
の増加は無い。
【0056】・入力電流は全て同一電源側から入力する
ことが可能である。
【0057】・演算トランジスタの動作条件(VCE)が
揃っており、アーリ電圧など、トランジスタパラメータ
の影響を受け難い。この特徴は、補償回路を設けにくい
低電圧回路では、特に有用である。
【0058】(2) 請求項2に記載の発明によれば、
以下の効果が得られる。
【0059】・VBEが2個積みとなるため低電圧動作は
若干劣るが、それ以外は請求項1と同じ効果を有する。
【0060】・更に、ダーリントンの採用によって、ト
ランジスタのベース電流による誤差が大幅に軽減され
る。
【0061】(3) 請求項3に記載の発明によれば、
以下の効果が得られる。
【0062】・ベース電流の影響が若干存在するが、そ
の分回路構成が簡単になる。
【0063】・その他、請求項1の効果とほぼ同等の効
果が得られる。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る低電圧トランスリ
ニア回路の構成を示す図である。
【図2】本発明の第2実施形態に係る低電圧トランスリ
ニア回路の構成を示す図である。
【図3】本発明の第3実施形態に係る低電圧トランスリ
ニア回路の構成を示す図である。
【図4】本発明の第4実施形態に係る低電圧トランスリ
ニア回路の構成を示す図である。
【図5】トランスリニアループの原理を説明するための
概念図である。
【図6】トランスリニアループの原理に基づいて構成さ
れた乗除算器を示す図である。
【図7】図6に示す回路を拡張した回路を示す図であ
る。
【符号の説明】
Q1,Q2,Q3,…,Q2n…第1〜第n番目までの差
動対を構成するトランジスタ、 QA1,QA2,…,QAn …電流源トランジスタ、 VB…バイアス電圧源、 QB1,QB2…負帰還トランジスタ、 IB1,IB2…バイアス電流源、 I1,I2,I3,I4,…,I2n-1…入力電流。 I2n…出力電流。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 特定極性のバイポーラトランジスタから
    成るn個の差動対と、 当該差動対の各ベース電極をループ状に接続する接続手
    段と、 第1番目の差動対の第1のトランジスタのベース電極
    と、第n番目の差動対の第2n番目のトランジスタのベ
    ース電極との接続点を特定電位にバイアスするバイアス
    手段と、 前記第n番目の差動対の一方のトランジスタのコレクタ
    電極以外の全てのトランジスタのコレクタ電極に、I
    1,I2,…,I2n-1 なる2n−1個の入力電流を供
    給する入力電流供給手段と、 前記バイアス手段が接続された接続点以外の全てのルー
    プ内のベース電極接続点を、それぞれ対応する帰還トラ
    ンジスタのコレクタ電極に接続する接続手段と、 前記ベース電極接続点にベース電極が接続される各差動
    対の一方のトランジスタのコレクタ電極に、前記帰還ト
    ランジスタのベース電極を接続する接続手段と、 前記帰還トランジスタのエミッタ電極を固定電位に接続
    する接続手段と、 各差動対の共通エミッタ電極にそれぞれ対応する電流源
    トランジスタのコレクタ電極を接続する接続手段と、 前記電流源トランジスタのエミッタ電極を固定電位に接
    続する接続手段と、 前記電流源トランジスタのベース電極を、対応する差動
    対のコレクタ電極のうち、前記帰還トランジスタのベー
    ス電極が接続されていない方のコレクタ電極に接続する
    接続手段と、を具備し、前記第n番目の差動対のコレク
    タ出力のうち、前記帰還トランジスタもしくは電流源ト
    ランジスタのベース電極が接続されていない側のコレク
    タ電極から、前記複数の入力電流の積、商に比例した演
    算出力を導出する事を特徴とする低電圧トランスリニア
    回路。
  2. 【請求項2】 前記帰還トランジスタと電流源トランジ
    スタの双方、もしくは一方をダーリントントランジスタ
    構成としたことを特徴とする請求項1記載の低電圧トラ
    ンスリニア回路。
  3. 【請求項3】 特定極性のバイポーラトランジスタから
    成るn個の差動対と、 当該差動対の各ベース電極をループ状に接続する接続手
    段と、 第1番目の差動対の第1のトランジスタのベース電極
    と、第n番目の差動対の第2n番目のトランジスタのベ
    ース電極との接続点を特定電位にバイアスするバイアス
    手段と、 前記第n番目の差動対の一方のトランジスタのコレクタ
    電極以外の全てのトランジスタのコレクタ電極に、I
    1,I2,…,I2n-1 なる2n−1個の入力電流を供
    給する入力電流供給手段と、 各差動対の一方のトランジスタのベース電極とコレクタ
    電極とを直接接続する接続手段と、 各差動対の他方のトランジスタのコレクタ電極に、電流
    源トランジスタのベース電極を接続する接続手段と、 各差動対の共通エミッタ電極にそれぞれ対応する前記電
    流源トランジスタのコレクタ電極を接続する接続手段
    と、 前記電流源トランジスタのエミッタ電極を固定電位に接
    続する接続手段と、を具備し、前記第n番目の差動対の
    コレクタ出力のうち、前記電流源トランジスタのベース
    電極が接続されていない側のコレクタ電極から、前記複
    数の入力電流の積、商に比例した演算出力を導出する事
    を特徴とする低電圧トランスリニア回路。
JP27737997A 1997-10-09 1997-10-09 低電圧トランスリニア回路 Expired - Fee Related JP3535357B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27737997A JP3535357B2 (ja) 1997-10-09 1997-10-09 低電圧トランスリニア回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27737997A JP3535357B2 (ja) 1997-10-09 1997-10-09 低電圧トランスリニア回路

Publications (2)

Publication Number Publication Date
JPH11120273A true JPH11120273A (ja) 1999-04-30
JP3535357B2 JP3535357B2 (ja) 2004-06-07

Family

ID=17582716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27737997A Expired - Fee Related JP3535357B2 (ja) 1997-10-09 1997-10-09 低電圧トランスリニア回路

Country Status (1)

Country Link
JP (1) JP3535357B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7486139B2 (en) 2005-07-07 2009-02-03 Panasonic Corporation Variable transconductance circuit
JP2012221169A (ja) * 2011-04-07 2012-11-12 Citizen Holdings Co Ltd トランスリニア回路
JP2013050851A (ja) * 2011-08-31 2013-03-14 Citizen Holdings Co Ltd 演算回路、それを用いた物理量センサ及び検波回路
JP2016046768A (ja) * 2014-08-26 2016-04-04 オンキヨー株式会社 保護回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7486139B2 (en) 2005-07-07 2009-02-03 Panasonic Corporation Variable transconductance circuit
US7911274B2 (en) 2005-07-07 2011-03-22 Panasonic Corporation Variable transconductance circuit
JP2012221169A (ja) * 2011-04-07 2012-11-12 Citizen Holdings Co Ltd トランスリニア回路
JP2013050851A (ja) * 2011-08-31 2013-03-14 Citizen Holdings Co Ltd 演算回路、それを用いた物理量センサ及び検波回路
JP2016046768A (ja) * 2014-08-26 2016-04-04 オンキヨー株式会社 保護回路

Also Published As

Publication number Publication date
JP3535357B2 (ja) 2004-06-07

Similar Documents

Publication Publication Date Title
KR20020035324A (ko) 차동 증폭기
JPH0456404A (ja) 増幅装置
JPS6284608A (ja) 単一利得緩衝増幅器
JP3535357B2 (ja) 低電圧トランスリニア回路
JPH0561994A (ja) 指数関数回路
JPH0226410B2 (ja)
KR920009548B1 (ko) 전류원 장치
JP2887993B2 (ja) 周波数ミキサ回路
JPH04227104A (ja) 増幅回路
US7183851B2 (en) Differential dual port current conveyor circuit
JP4064799B2 (ja) 定電圧発生回路
KR20030011833A (ko) 전력 소모가 적은 바이어스 회로를 갖는 ft 배율기 증폭기
KR930007099A (ko) 위상 시프트회로
RU2384934C2 (ru) Дифференциальный усилитель с малым напряжением питания
JPH07321577A (ja) 可変利得増幅回路
JPH0720960A (ja) 電流発生装置
JP2000249728A (ja) ピークホールド回路またはボトムホールド回路
JP2000134045A (ja) 電圧・電流変換回路
US5606271A (en) Extreme level circuit
JPH05324108A (ja) 定電流出力回路
KR100529410B1 (ko) 완전 차동형 바이폴라 전류-제어 전류 증폭기
KR830000469Y1 (ko) 신호변환 회로
RU2132590C1 (ru) Кварцевый генератор
Tadic A/spl beta/-error elimination in the translinear reduction of the" log-antilog" multiplier/divider
SU1732426A1 (ru) Усилитель

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040311

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080319

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees