CN105027209A - 用于交叉点存储器的高度分布式电流基准的低功率、高精度电流基准 - Google Patents
用于交叉点存储器的高度分布式电流基准的低功率、高精度电流基准 Download PDFInfo
- Publication number
- CN105027209A CN105027209A CN201480011139.4A CN201480011139A CN105027209A CN 105027209 A CN105027209 A CN 105027209A CN 201480011139 A CN201480011139 A CN 201480011139A CN 105027209 A CN105027209 A CN 105027209A
- Authority
- CN
- China
- Prior art keywords
- terminal
- current
- coupled
- voltage
- active device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/14—Dummy cell management; Sense reference voltage generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Control Of Electrical Variables (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
固态存储器的高度分布式电流基准包括位于中心的电流数模转换器(IDAC)和多个位于远处的瓦片式电流基准。IDAC包括生成基准电流的第一有源器件和为第一有源器件形成第一源极负反馈电阻的器件。IDAC输出代表基准电流大小的电压信号。位于远处的瓦片式电流基准包括第二有源器件和为第二有源器件形成第二源极负反馈电阻的器件。耦合至IDAC输出的电压信号的电容和源极负反馈电阻补偿电流、温度、电源和过程变化。
Description
技术领域
本文公开的主题涉及交叉点存储器。更具体地,本文公开的主题涉及用于固态存储器(例如交叉点存储器)的高度分布式电流基准的低功率、高精度电流基准。
背景技术
三维(3D)交叉点存储器是固态、非易失性类型的存储器,对于某些存储器操作来说,所述的存储器要求在交叉点存储器芯片周围的许多位置处输送精确的电流。例如,在交叉点存储器芯片的一个示范实施例中,芯片上超过8000个位置要求可以为存储器操作即时输送基准电流的精确的低功率电流基准。将基准电流从中心位置传送到横跨芯片高度分布的多个电流反射镜中的每一个电流反射镜在功率和芯片面积使用因素两者上有严重的缺陷。已经使用的另一种方法是传送在多个位置处被远程转换成基准电流的偏压。这样的方法提出了挑战,因为每个单独的电流基准源必须被校准以消除失配,例如可出现在芯片周围的、由过程偏移引起的随机器件偏移。此外,远程生成的基准电流对偏压噪声、温度变化和电源电压变化是敏感的。
附图说明
用附图中的图通过举例的方式而不是通过限制的方式来说明本文公开的实施例,其中相同的附图标记指相似的元件,并且其中:
图1描绘了根据本文公开的主题的高度分布式电流基准100的示范实施例的示意图;
图2描绘了根据本文公开的主题的高度分布式电流基准的第二示范实施例的示意图;
图3描绘了根据本文公开的主题的高度分布式电流基准的第三示范实施例的示意图;
图4描绘了根据本文公开的主题的用于生成基准电流的过程400 的示范实施例。
将会意识到,为了简化和/或说明的清楚起见,图中描绘的元件不必按比例绘制。例如,为了清楚起见,一些元件的尺寸可以相对于其它元件被放大。图的缩放并不代表本文描绘的各种元件的精确尺寸和/或尺寸比例。此外,如果考虑适当的话,在图当中附图标记已经被重复以表示对应的和/或类似的元件。
具体实施方式
本文公开的主题涉及交叉点存储器。更具体地,本文公开的主题涉及用于交叉点存储器的高度分布式电流基准的低功率、高精度电流基准。在下面的描述中,大量具体的细节被阐述以提供对本文公开的实施例的透彻理解。然而,相关领域的技术人员将会认识到没有一个或多个具体的细节或者利用其它方法、部件、材料等等是可以实施本文公开的实施例的。在其它实例中,公知的结构、材料或者操作并未被示出或者详细描述以避免使说明书的若干方面模糊。
整个本说明书提及“一个实施例”或“实施例”意味着与所述实施例有关地描述的特定特征、结构或特性包括在至少一个实施例中。因此,在整个本说明书的不同地方出现短语“在一个实施例中”或者“在实施例中”不一定全部指相同实施例。此外,特定特征、结构或特性可以在一个或者多个实施例中以任何适当的方式进行组合。另外,本文使用词“示范的”来表示“用作示例、实例或者说明”。作为“示范的”在本文中描述的任何实施例将不会被解释为必定比其它实施例优选或有优势。
各种操作可被依次地并以最有助于理解请求保护的主题的方式描述成多个分立的操作。然而,描述的顺序不应当被解释成是暗示这些操作必定是顺序相关的。特别地,不需要以呈现的顺序来执行这些操作。可以按与所描述的实施例不同的顺序来执行所描述的操作。可以执行各种附加的操作和/或可以在附加的实施例中省略所描述的操作。
本文公开的主题提供了一种低功率、高精度电流基准系统,所述低功率、高精度电流基准系统可用于例如但不限于交叉点存储器的固态存储器的高度分布式电流基准。在一个示范实施例中,本文公开的低功率、高精度电流基准系统包括固态驱动器的一部分。本文公开的主题的实施例利用源极负反馈技术(source degeneration technique)来补偿电流、温度、电源和过程变化。也就是,本文公开的主题的实施例将带有显著降低偏压噪声、电源电压变化和器件偏移的不利影响的有源偏置的有源金属氧化物半导体(MOS)器件用作源极负反馈电阻。另外,本文公开的主题的实施例提供一种特别低功率电流基准系统,所述特别低功率电流基准系统通过长时段保持在采样保持模式下而甚至在从待机模式退出期间也是立即可用的。而且,与传统技术相比,本文公开的主题的实施例使用相对小的面积。尽管本文公开的主题是与交叉点存储器、固态存储器和/或固态驱动器有关地进行描述的,但是应当理解,本文公开的主题并不会被这样限制并且是可以在例如但不限于成像系统和其它传感器系统的利用高度分布式电流基准的系统中应用的。
图1描绘了根据本文公开的主题的高度分布式电流基准100的第一示范实施例的示意图。高度分布式电流基准100包括位于中心的电流数模转换器(IDAC)101和多个位于远处的TILE电流基准102,其中仅示出了一个位于远处的TILE电流基准102。IDAC 101包括第一电流源IBIAS/N、第二电流源IBIAS、三个互补金属氧化物半导体(CMOS)有源器件M1-M3、第一缓冲放大器110、第二缓冲放大器111、以及第一和第二开关112和113。电流源IBIAS/N的一个端子耦合至电源电压Vcc,电流源IBIAS/N的另一个端子耦合至有源器件M1的漏极和栅极。有源器件M1的源极耦合至供给电压HNVNN。电流源IBIAS的一个端子耦合至电源电压Vcc并且电流源IBIAS的另一个端子耦合至有源器件M2的漏极和栅极。有源器件M2的源极耦合至有源器件M3的漏极。有源器件M3的栅极耦合至有源器件M1的漏极和栅极。有源器件M3的源极耦合至供给电压HNVNN。
有源器件M2的漏极耦合至缓冲放大器110的输入并且有源器件M3的栅极耦合至缓冲放大器111的输入。缓冲放大器110的输出耦合至开关112的输入并且缓冲放大器111的输出耦合至开关113的输入。开关112的输出耦合至信号线SETBIAS。开关113的输出耦合至信号线RESBIAS。信号线SETBIAS和信号线RESBIAS上出现的电压分别基于通过电流源IBIAS的电流的大小和通过电流源IBIAS/N的电流的大小。缓冲放大器110和111具有足够的驱动能力来为电容C1和C2充电,电容C1和C2分别代表信号线SETBIAS和供给电压HNVNN之间的耦合电容以及信号线RESBIAS和供给电压HNVNN之间的耦合电容。
开关112和113各自被SAMPLE_EN信号控制以便采样并保持缓冲放大器110和111的相应输出。在一个示范实施例中,IDAC101的电路能够被断开(即被置于待机模式),并且当信号线SETBIAS和RESBIAS上的电压将要被更新时,IDAC101的电路被加电并且被允许稳定以更新信号线SETBIAS和信号线RESBIAS上的电压。然后控制SAMPLE_EN为“真”使得启动开关112和113并且更新信号线SETBIAS和信号线RESBIAS。接着控制SAMPLE_EN为“非真”,据此断开开关112和113。接下来IDAC101的电路被控制为断开(即待机模式)使得高度分布式电流基准不会在信号线SETBIAS和信号线RESBIAS未被更新的时间期间消耗功率。
在集成电路周围将信号线SETBIAS和信号线RESBIAS分配给多个TILE电流基准102,图1中仅示出了一个TILE电流基准。在一个示范实施例中,信号线SETBIAS和信号线RESBIAS耦合至多于8000个TILE电流基准102。在一个示范实施例中,每个TILE电流基准102包括CMOS有源器件M4和M5。有源器件M4的漏极耦合至供给电压HNREG并且有源器件M4的源极耦合至有源器件M5的漏极。有源器件M5的源极耦合至供给电压HNVNN。有源器件M4的栅极耦合至信号线SETBIAS并且有源器件M5的栅极耦合至信号线RESBIAS。
相对于IDAC101处的电流的HNREG节点处通过电流反射镜的电流变化被最小化,因为有源器件M3和M5工作在线性区域并且分别被用作电流反射镜(有源器件M2和M4)的负反馈电阻。有源器件M3和M5的电阻值相等或者大约相等。在一个示范实施例中,节点HNREG包括节点,通过所述节点,流过有源器件M4的电流被IDAC101控制。负反馈电阻两端的电压降(例如大约500mV)通过线性化偏压器件M4的栅电压和电流之间关系而减轻了由于Vt失配或供电波动(HNVNN)导致的电流变化。在芯片中心处生成的负反馈电阻的栅电压追踪(也就是追随)可变的DAC电流并且还追踪过程、电压、温度(PVT)变化,据此在负反馈器件两端维持相对恒定的电压降。
SETBIAS和RESBIAS信号线基于它们之间的电容(即电容器C1和C2)来追踪突然的HNVNN电压变化。在一个示范实施例中,当在集成电路周围分配信号线SETBIAS和RESBIAS以及电源HNVNN时,它们被物理布置以保持彼此邻近。也就是,SETBIAS线和电源HNVNN之间的电容C1以及RESBIAS线和电源HNVNN之间的电容C2减小了通过有源器件M4和M5耦合的电源变化引起的不准确度,并且长时段保持偏压(考虑到采样保持比率超过1:1000),从而显著降低了功耗。由于SETBIAS和RESBIAS总是准备好的,即使是在HOLD操作期间,电路在从待机中唤醒时或者进入利用高精度基准电流的操作时可以被立即使用。应当理解,电容器C1和C2在图中使用虚线来描绘,因为C1和C2两者都是分布电容而不是集总值电容。还应当理解,在备选的示范实施例中,电容器C1和/或C2的至少一部分可包括集总值电容。
图2描绘了根据本文公开的主题的高度分布式电流基准200的第二示范实施例的示意图。高度分布式电流基准200的电路配置类似于高度分布式电流基准100(图1),除了IDAC201的有源器件M3耦合至供给电压V1并且未使用RESBIAS信号线。供给电压V1可以是有效供给电压。IDAC201和IDAC101(图1)之间的另一个差异是对于IDAC201而言不需要IBIAS/N和有源器件M1。在集成电路周围将分布式电流基准200的信号线SETBIAS分配给多个TILE电流基准102,图2中仅示出了一个TILE电流基准。瓦片式(tile)电流基准102被配置得与图1中描绘的瓦片式(tile)电流基准类似。
图3描绘了根据本文公开的主题的高度分布式电流基准300的第三示范实施例的示意图。高度分布式电流基准300的电路配置类似于高度分布式电流基准200(图2),除了IDAC301的器件M3具体表现为电阻R1而不是有源器件。此外,TILE电流基准302类似于TILE电流基准102,除了有源器件M5具体表现为电阻R2,电阻R2的电阻值等于或大约等于电阻R1的电阻值。
作为又一个备选的示范实施例,图1中的有源器件M3和M5各自可以用负反馈电阻替代。应当理解,本文公开的任何示范实施例的器件M3和M5可以是金属氧化物半导体(MOS))器件、电阻或它们的组合。
图4描绘了根据本文公开的主题的用于产生基准电流的过程400的示范实施例。在401,生成第一电流,例如图1中的IBIAS。在402,基于第一电流,相对于第一电源生成第一电压信号。例如,在一些示范实施例中第一电压信号可对应于图1中缓冲器110的输出处的电压,所述电压相对于电源HNVNN被生成。在403,基于第一电流,相对于第一电源生成第二电压。例如,在一些示范实施例中第二电压信号可对应于图1中缓冲器111的输出处的电压,所述电压相对于电源HNVNN被生成。在404,第一和第二电压被分别采样和保持。在405,被保持的第一和第二电压被输出到多个位于远处的瓦片式(tile)电流器件,例如图1中的瓦片式电流102。在本文公开的主题的一个示范实施例中,使用可包括金属氧化物半导体(MOS)器件或电阻的负反馈电阻器件来生成第一电压信号和第二电压信号。
可以根据上面详细的描述来进行这些修改。在后面的权利要求中使用的术语不应当被解释为将范围限制到说明书和权利要求书中公开的具体实施例。相反,本文公开的实施例的范围将由后面的权利要求来确定,它们将依照所建立的权利要求解释的教义来进行解释。
Claims (23)
1.一种电流基准源,包括:
生成第一电流的电流源;
基于所述第一电流生成第一电压信号的转换器,所述转换器包括:
基于所述第一电流生成第二电流的第一有源器件,所述第一有源器件包括第一端子、第二端子和第三端子,所述第一端子耦合至所述第二端子,
第一负反馈电阻器件,所述第一负反馈电阻器件包括第一端子和第二端子,所述第一端子耦合至所述第一有源器件,并且所述第二端子耦合至第一电源电压,以及
第一缓冲器,所述第一缓冲器包括输入和输出,所述第一缓冲器的所述输入耦合至所述第一有源器件,
所述第一电压信号在所述第一缓冲器的所述输出和所述第一电源的所述第一端子之间形成。
2.如权利要求1所述的电流基准源,其中所述第一负反馈电阻器件包括第二有源器件或者电阻。
3.如权利要求2所述的电流基准源,其中所述第一有源器件和第二有源器件包括金属氧化物半导体(MOS)器件。
4.如权利要求1所述的电流基准源,其中所述电流基准源包括固态驱动器的一部分。
5.如权利要求1所述的电流基准源,还包括至少一个瓦片式(tile)基准电流生成器,所述至少一个瓦片式基准电流生成器耦合至所述第一电压,所述至少一个瓦片式基准电流生成器被设置得远离所述电流基准源。
6.如权利要求5所述的电流基准源,其中所述至少一个瓦片式基准电流生成器包括:
第三有源器件,所述第三有源器件包括第一端子、第二端子和第三端子,所述第一端子耦合至所述第一电压信号并且所述第二端子耦合至所述至少一个瓦片式基准电流生成器的第一节点,以及
第二负反馈电阻器件,所述第二负反馈电阻器件包括第一端子和第二端子,所述第一端子耦合至所述第三有源器件并且所述第二端子耦合至所述第一电源电压。
7.如权利要求1所述的电流基准源,其中所述第一负反馈电阻包括耦合至第二电压信号的第三端子,
所述电流基准源还包括第二缓冲器,所述第二缓冲器包括输入和输出,所述输入耦合至所述第一负反馈电阻器件。
8.如权利要求7所述的电流基准源,还包括:
第一开关,所述第一开关包括信号输入、信号输出和控制输入,所述信号输入耦合至所述第一缓冲器的所述输出;以及
第二开关,所述第二开关包括信号输入、信号输出和控制输入,所述信号输入耦合至所述第二缓冲器的所述输出,
所述第一和第二开关的所述控制输入耦合至控制信号,并且所述第一和第二开关响应于所述控制信号而分别采样和保持所述第一和第二缓冲器的所述输出。
9.如权利要求8所述的电流基准源,还包括至少一个瓦片式基准电流生成器,所述至少一个瓦片式基准电流生成器耦合至所述第一开关的所述输出和所述第二开关的所述输出,所述至少一个瓦片式基准电流生成器被设置得远离所述基准电流源。
10.一种瓦片式(tile)基准电流生成器,包括:
第一有源器件,所述第一有源器件包括第一端子、第二端子和第三端子,所述第一端子耦合至第一信号线,所述第二端子耦合至所述瓦片式基准电流生成器的节点,以及
第一负反馈电阻器件,所述第一负反馈电阻器件包括第一端子和第二端子,所述第一端子器件耦合至所述第一有源器件,并且所述第二端子耦合至第二电源电压,
电流,所述电流基于第一电压信号在所述第一有源器件的所述第二端子和所述第三端子之间流动,并且所述第一电压基于被设置得远离所述瓦片式基准电流生成器的电流基准源所生成的基准电流的大小。
11.如权利要求10所述的瓦片式基准电流生成器,其中所述第一负反馈电阻器件包括第二有源器件或者电阻。
12.如权利要求11所述的瓦片式基准电流生成器,其中所述第一有源器件和第二有源器件包括金属氧化物半导体(MOS)器件。
13.如权利要求10所述的瓦片式基准电流生成器,还包括位于远处的电流基准源,所述位于远处的电流基准源包括:
生成第一电流的第一电流源;
基于所述第一电流生成所述第一电压信号的转换器,所述转换器包括:
基于所述第一电流生成第二电流的第三有源器件,所述第三有源器件包括第一端子、第二端子和第三端子,所述第一端子耦合至所述第二端子,
第二负反馈电阻器件,所述第二负反馈电阻器件包括第一端子和第二端子,所述第一端子耦合至所述第三有源器件并且所述第二端子耦合至所述第二电源电压,以及
第一缓冲器,所述第一缓冲器包括输入和输出,所述第一缓冲器的所述输入耦合至所述第三有源器件,
所述第一电压信号在所述第一缓冲器的所述输出和第二电源电压之间形成。
14.如权利要求13所述的瓦片式基准电流生成器,其中所述第二负反馈电阻器件包括第四有源器件或者电阻。
15.如权利要求13所述的瓦片式基准电流生成器,其中所述第三有源器件和第四有源器件包括金属氧化物半导体(MOS)器件。
16.如权利要求13所述的瓦片式基准电流生成器,其中所述第二负反馈电阻包括耦合至第二电压信号的第三端子,
所述电流基准源还包括第二缓冲器,所述第二缓冲器包括输入和输出,所述输入耦合至所述第二负反馈电阻器件。
17.如权利要求13所述的瓦片式基准电流生成器,还包括:
第一开关,所述第一开关包括信号输入、信号输出和控制输入,所述信号输入耦合至所述第一缓冲器的所述输出并且所述输出耦合至所述第一信号线;以及
第二开关,所述第二开关包括信号输入、信号输出和控制输入,所述信号输入耦合至所述第二缓冲器的所述输出并且所述输出耦合至所述第二信号线,
所述第一和第二开关的所述控制输入耦合至控制信号,并且所述第一和第二开关响应于所述控制信号分别采样和保持所述第一和第二缓冲器的所述输出。
18.一种用于生成基准电流的方法,包括:
生成第一电流;
基于所述第一电流,相对于第一电源生成第一电压信号;
基于所述第一电流,相对于所述第一电源生成第二电压信号;
采样和保持所述第一电压和所述第二电压;以及
将保持的第一电压和保持的第二电压输出到位于远处的瓦片式(tile)电流器件。
19.如权利要求18所述的方法,其中生成所述第一电压信号和生成所述第二电压信号包括使用负反馈电阻器件。
20.如权利要求19所述的方法,其中所述负反馈电阻器件包括金属氧化物半导体(MOS)器件或者电阻。
21.一种用于生成基准电流的设备,包括:
用于生成第一电流的装置;
用于基于所述第一电流、相对于第一电源生成第一电压信号的装置;
用于基于所述第一电流、相对于所述第一电源生成第二电压信号的装置;
用于采样和保持所述第一电压和所述第二电压的装置;以及
用于将保持的第一电压和保持的第二电压输出到位于远处的瓦片式(tile)电流器件的装置。
22.如权利要求21所述的设备,其中用于生成所述第一电压信号和生成所述第二电压信号的所述装置包括用于使用负反馈电阻器件的装置。
23.如权利要求22所述的设备,其中所述负反馈电阻器件包括金属氧化物半导体(MOS)器件或者电阻。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/853813 | 2013-03-29 | ||
US13/853,813 US9280168B2 (en) | 2013-03-29 | 2013-03-29 | Low-power, high-accuracy current reference for highly distributed current references for cross point memory |
PCT/US2014/016288 WO2014158414A1 (en) | 2013-03-29 | 2014-02-13 | Low-power, high-accuracy current reference for highly distributed current references for cross point memory |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105027209A true CN105027209A (zh) | 2015-11-04 |
CN105027209B CN105027209B (zh) | 2018-05-08 |
Family
ID=51620730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201480011139.4A Active CN105027209B (zh) | 2013-03-29 | 2014-02-13 | 用于交叉点存储器的高度分布式电流基准的低功率、高精度电流基准 |
Country Status (6)
Country | Link |
---|---|
US (3) | US9280168B2 (zh) |
EP (2) | EP2979268B1 (zh) |
JP (1) | JP6228662B2 (zh) |
KR (2) | KR101813833B1 (zh) |
CN (1) | CN105027209B (zh) |
WO (1) | WO2014158414A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110097911A (zh) * | 2018-01-30 | 2019-08-06 | 华邦电子股份有限公司 | 半导体存储装置以及电压产生电路 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9280168B2 (en) * | 2013-03-29 | 2016-03-08 | Intel Corporation | Low-power, high-accuracy current reference for highly distributed current references for cross point memory |
US9672930B2 (en) * | 2015-05-29 | 2017-06-06 | Silicon Storage Technology, Inc. | Low power operation for flash memory system |
US10242750B2 (en) * | 2017-05-31 | 2019-03-26 | Sandisk Technologies Llc | High-speed data path testing techniques for non-volatile memory |
KR102487550B1 (ko) | 2018-06-29 | 2023-01-11 | 삼성전자주식회사 | 메모리 장치 및 그 동작 방법 |
KR102661099B1 (ko) | 2018-11-08 | 2024-04-29 | 삼성전자주식회사 | 전송 소자를 포함하는 불휘발성 메모리 장치 |
CN109671460B (zh) * | 2018-12-17 | 2020-08-25 | 上海贝岭股份有限公司 | 用于读写操作的缓存电路和存储器 |
KR102710370B1 (ko) | 2019-10-01 | 2024-09-26 | 삼성전자주식회사 | 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법 |
US11521693B2 (en) | 2021-02-05 | 2022-12-06 | Nxp B.V. | Sample and hold circuit for current |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050117408A1 (en) * | 2003-11-30 | 2005-06-02 | Wayne Theel | Current controlled word and sense source |
US20060066360A1 (en) * | 2004-09-29 | 2006-03-30 | Via Technologies, Inc. | Switched operation amplifier |
US20090085654A1 (en) * | 2007-09-29 | 2009-04-02 | Yung-Cheng Lin | Biasing Circuit with Fast Response |
US20100148855A1 (en) * | 2008-12-12 | 2010-06-17 | Mosys,Inc. | Constant Reference Cell Current Generator For Non-Volatile Memories |
US20110215837A1 (en) * | 2010-03-03 | 2011-09-08 | Macronix International Co., Ltd. | Clock generator circuits for generating clock signals |
US20130002228A1 (en) * | 2011-06-29 | 2013-01-03 | Synopsys Inc. | Current source with low power consumption and reduced on-chip area occupancy |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3803107B2 (ja) * | 1994-08-04 | 2006-08-02 | 株式会社ルネサステクノロジ | 半導体装置および電源電圧発生回路 |
US6724662B2 (en) * | 2002-09-04 | 2004-04-20 | Atmel Corporation | Method of recovering overerased bits in a memory device |
JP4623936B2 (ja) * | 2003-01-09 | 2011-02-02 | 株式会社デンソー | 遠隔にある複数負荷への定電流供給回路 |
US7227804B1 (en) | 2004-04-19 | 2007-06-05 | Cypress Semiconductor Corporation | Current source architecture for memory device standby current reduction |
KR101532268B1 (ko) * | 2008-12-18 | 2015-07-01 | 삼성전자주식회사 | 디지털-아날로그 변환기, 이를 포함하는 소스 구동회로, 및소스 구동회로를 포함하는 표시 장치 |
US8363443B2 (en) | 2010-02-01 | 2013-01-29 | Unity Semiconductor Corporation | Circuits and techniques to compensate data signals for variations of parameters affecting memory cells in cross-point arrays |
JP2012004627A (ja) * | 2010-06-14 | 2012-01-05 | Toshiba Corp | カレントミラー回路 |
US9019005B2 (en) * | 2012-06-28 | 2015-04-28 | Infineon Technologies Ag | Voltage regulating circuit |
US9280168B2 (en) * | 2013-03-29 | 2016-03-08 | Intel Corporation | Low-power, high-accuracy current reference for highly distributed current references for cross point memory |
KR102204678B1 (ko) * | 2014-12-11 | 2021-01-20 | 삼성전자주식회사 | 인버터 증폭기 기반의 이중 루프 레귤레이터 및 그에 따른 전압 레귤레이팅 방법 |
-
2013
- 2013-03-29 US US13/853,813 patent/US9280168B2/en active Active
-
2014
- 2014-02-13 JP JP2016505462A patent/JP6228662B2/ja active Active
- 2014-02-13 EP EP14774639.0A patent/EP2979268B1/en active Active
- 2014-02-13 CN CN201480011139.4A patent/CN105027209B/zh active Active
- 2014-02-13 KR KR1020167036897A patent/KR101813833B1/ko active IP Right Grant
- 2014-02-13 KR KR1020157022388A patent/KR101692924B1/ko active IP Right Grant
- 2014-02-13 EP EP19188039.2A patent/EP3579234B1/en active Active
- 2014-02-13 WO PCT/US2014/016288 patent/WO2014158414A1/en active Application Filing
-
2016
- 2016-01-25 US US15/005,194 patent/US9997207B2/en active Active
-
2018
- 2018-06-06 US US16/001,396 patent/US10553257B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050117408A1 (en) * | 2003-11-30 | 2005-06-02 | Wayne Theel | Current controlled word and sense source |
US20060066360A1 (en) * | 2004-09-29 | 2006-03-30 | Via Technologies, Inc. | Switched operation amplifier |
US20090085654A1 (en) * | 2007-09-29 | 2009-04-02 | Yung-Cheng Lin | Biasing Circuit with Fast Response |
US20100148855A1 (en) * | 2008-12-12 | 2010-06-17 | Mosys,Inc. | Constant Reference Cell Current Generator For Non-Volatile Memories |
US20110215837A1 (en) * | 2010-03-03 | 2011-09-08 | Macronix International Co., Ltd. | Clock generator circuits for generating clock signals |
US20130002228A1 (en) * | 2011-06-29 | 2013-01-03 | Synopsys Inc. | Current source with low power consumption and reduced on-chip area occupancy |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110097911A (zh) * | 2018-01-30 | 2019-08-06 | 华邦电子股份有限公司 | 半导体存储装置以及电压产生电路 |
CN110097911B (zh) * | 2018-01-30 | 2021-05-18 | 华邦电子股份有限公司 | 半导体存储装置以及电压产生电路 |
Also Published As
Publication number | Publication date |
---|---|
CN105027209B (zh) | 2018-05-08 |
WO2014158414A1 (en) | 2014-10-02 |
EP2979268A4 (en) | 2017-03-15 |
JP2016519386A (ja) | 2016-06-30 |
US20180350409A1 (en) | 2018-12-06 |
EP2979268B1 (en) | 2019-10-23 |
EP2979268A1 (en) | 2016-02-03 |
EP3579234B1 (en) | 2021-03-31 |
KR20150110660A (ko) | 2015-10-02 |
JP6228662B2 (ja) | 2017-11-08 |
US9280168B2 (en) | 2016-03-08 |
US10553257B2 (en) | 2020-02-04 |
KR101813833B1 (ko) | 2017-12-29 |
KR20170003735A (ko) | 2017-01-09 |
US20140293714A1 (en) | 2014-10-02 |
EP3579234A1 (en) | 2019-12-11 |
US9997207B2 (en) | 2018-06-12 |
KR101692924B1 (ko) | 2017-01-04 |
US20160254035A1 (en) | 2016-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105027209A (zh) | 用于交叉点存储器的高度分布式电流基准的低功率、高精度电流基准 | |
CN102289243B (zh) | Cmos带隙基准源 | |
CN105974989B (zh) | 一种基于亚阈值的低功耗全cmos基准源电路 | |
CN103036537A (zh) | 相位内插器、多相位内插装置及内插时钟的产生方法 | |
CN104423410A (zh) | 信号发生电路和温度传感器 | |
CN105099445A (zh) | 一种环形振荡器的频率控制方法及电路 | |
CN103051286B (zh) | 一种可修调的高精度弛张振荡器 | |
CN107393574B (zh) | 电子器件及其操作方法 | |
CN103529896A (zh) | 参考电流源及参考电流产生电路 | |
CN105320199A (zh) | 一种具有高阶补偿的基准电压源 | |
CN102859462A (zh) | 带隙参考电路和方法 | |
JP2013525902A5 (zh) | ||
CN106788351B (zh) | 一种带失调电压测试和校正的轨到轨参考电压比较器 | |
CN104977971A (zh) | 一种无运放低压低功耗的带隙基准电路 | |
JP2012124570A (ja) | 発振回路 | |
CN103941796A (zh) | 带隙基准电路 | |
CN109582073B (zh) | 一种半周期电容比例可编程带隙基准电路 | |
CN208188714U (zh) | 一种低压基准电路 | |
CN109245723B (zh) | 一种片上rc振荡器电路 | |
CN103971735A (zh) | 非易失性半导体存储装置以及半导体装置 | |
US10126773B2 (en) | Circuit and method for providing a secondary reference voltage from an initial reference voltage | |
JP2010074587A (ja) | 電圧比較器 | |
CN103825556A (zh) | 振荡电路 | |
CN109213253B (zh) | 一种快速的高精度低温漂强下拉电流产生电路 | |
CN110278395B (zh) | 斜坡信号发生装置和包括其的cmos图像传感器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |