CN107919865A - 发射器以及包括其的系统 - Google Patents

发射器以及包括其的系统 Download PDF

Info

Publication number
CN107919865A
CN107919865A CN201710285812.9A CN201710285812A CN107919865A CN 107919865 A CN107919865 A CN 107919865A CN 201710285812 A CN201710285812 A CN 201710285812A CN 107919865 A CN107919865 A CN 107919865A
Authority
CN
China
Prior art keywords
transmission
driver
transmission line
terminal
active inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710285812.9A
Other languages
English (en)
Other versions
CN107919865B (zh
Inventor
金台雄
崔佑准
蔡瑛澈
韩囝熙
郑海康
沈锺周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yonsei University
SK Hynix Inc
Original Assignee
Yonsei University
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yonsei University, Hynix Semiconductor Inc filed Critical Yonsei University
Publication of CN107919865A publication Critical patent/CN107919865A/zh
Application granted granted Critical
Publication of CN107919865B publication Critical patent/CN107919865B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/029—Provision of high-impedance states
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/026—Arrangements for coupling transmitters, receivers or transceivers to transmission lines; Line drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/46—One-port networks
    • H03H11/48—One-port networks simulating reactances
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

一种发射器可以包括：第一传输驱动器，所述第一传输驱动器被配置为根据第一输入信号驱动第一传输线；第二传输驱动器，所述第二传输驱动器被配置为根据第二输入信号驱动第二传输线；第三传输驱动器，所述第三传输驱动器被配置为根据第三输入信号驱动第三传输线。该发射器还可以包括：第一有源电感器电路，所述第一有源电感器电路耦接到第一传输驱动器的输出端子；第二有源电感器电路，所述第二有源电感器电路耦接到第二传输驱动器的输出端子；以及第三有源电感器电路，所述第三有源电感器电路耦接到第三传输驱动器的输出端子。

Description

发射器以及包括其的系统
相关申请的交叉引用
本申请要求2016年10月6日提交的申请号为10-2016-0129201的韩国专利申请的优先权，其通过引用整体合并于此。
技术领域
本公开的实施例涉及一种使用三级传输方案的发射器以及包括其的系统。
背景技术
为了在高速传输数据的同时降低功耗和引脚数，已经提出了三级传输方案。
三级传输方案使用三条传输线。
在三级传输方案中，发射器根据数字信号来驱动传输线以接收三种类型的模拟信号。
接收器可以通过比较三种类型的模拟信号来恢复数字信号。
图1是包括传统发射器10的系统的框图。
传统发射器10包括第一传输驱动器11到第三传输驱动器13，以根据数字输入信号X1和X2、Y1和Y2以及Z1和Z2来分别驱动第一传输线31到第三传输线33。例如，数字输入信号X1和X2、Y1和Y2以及Z1和Z2分别确定第一传输驱动器11到第三传输驱动器13的输出电压、吸收电流的能力以及拉出电流的能力中的一个或更多个。
此时，数字输入信号X1、X2、Y1、Y2、Z1和Z2中的每个可以包括通过对要传输的数字信号进行编码而获得的信号。
传统接收器20包括第一终端电阻器R1到第三终端电阻器R3，所述第一终端电阻器R1到第三终端电阻器R3具有分别连接到第一传输线31到第三传输线33的第一端。
第一终端电阻器R1到第三终端电阻器R3的第二端连接到公共节点N。
接收器20还可以包括分别连接到第一传输线31到第三传输线33的输出端子的第一接收驱动器21到第三接收驱动器23。
第一接收驱动器21将第一传输线31的第一输出信号与第二传输线32的第二输出信号进行比较以输出第一信号Xo，第二接收驱动器22将第二传输线32的第二输出信号与第三传输线33的第三输出信号进行比较以输出第二信号Yo，以及第三接收驱动器23将第三传输线33的第三输出信号与第一传输线31的第一输出信号进行比较以输出第三信号Zo。
接收器20可以通过对第一信号Xo、第二信号Yo以及第三信号Zo进行解码来恢复所传输的数字信号。
图2和图3是用于图示传统信号传输过程的示图。
第一传输驱动器11包括串联连接在电源电压VDD和地之间的第一开关SW11、第一电阻器R11、第二电阻器R12以及第二开关SW12，并且在第一电阻器R11和第二电阻器R12之间的公共连接端子连接到第一传输线31。
第二传输驱动器12包括串联连接在电源电压VDD和地之间的第三开关SW21、第三电阻器R21、第四电阻器R22以及第四开关SW22，并且在第三电阻器R21和第四电阻器R22之间的公共连接端子连接到第二传输线32。
第三传输驱动器13包括串联连接在电源电压VDD和地之间的第五开关SW31、第五电阻器R31、第六电阻器R32以及第六开关SW32，并且在第五电阻器R31和第六电阻器R32之间的公共连接端子连接到第三传输线33。
例如，第一电阻器R11、第二电阻器R12、第三电阻器R21、第四电阻器R22、第五电阻器R31、第六电阻器R32和终端电阻器R1到R3具有相同的电阻值。
在图2中，在第三传输驱动器13的输出端子处于浮置状态时，第一传输驱动器11和第二传输驱动器12工作。
此时，第一开关SW11和第四开关SW22导通，而第二开关SW12、第三开关SW21、第五开关SW31以及第六开关SW32关断。
因此，第一传输线31具有0.75VDD的输出电压电平，第二传输线32具有0.25VDD的输出电压电平，以及第三传输线33具有0.5VDD的标称输出电压电平。
然而，由于第三传输线33处于浮置状态，所以由于噪声的影响，输出电压电平不能维持基本等于0.5VDD。噪声可以通过在第三传输线33处的串扰信号的反射来放大。因此，第三传输线33的输出电压的眼图(eye diagram)可以具有小尺寸的眼开程度(eye opening)。
在图3中，第一传输驱动器11和第二传输驱动器12工作，同时恒定电流流过在第三传输驱动器13中的第五电阻器R31和第六电阻器R32。
即，第一电流I1流过第一传输线31和第二传输线32，而第二电流I2流过第五电阻器R31和第六电阻器R32。
此时，第一开关SW11、第四开关SW22、第五开关SW31以及第六开关SW32导通，而第二开关SW12和第三开关SW21关断。
因此，第一传输线31具有0.75VDD的输出电压电平，而第二传输线32具有0.25VDD的输出电压电平。
因为恒定电流I2导致传输线33的输入电压电平维持基本等于0.5VDD，所以第三传输线33可以维持输出电压电平基本等于0.5VDD。然而，由于在第三传输驱动器13中流动的第二电流I2，因此可以增加功耗。
此外，由于阻抗匹配问题，因此传统系统在增加终端电阻器R1、R2和R3以及包括在传输驱动器11、12和13中的其它电阻器R11、R12、R21、R22、R31和R32的电阻值方面具有限制。因为这些电阻值不能超过特定值，所以可以增加第一电流I1和第二电流I2的大小，从而增加功耗。
发明内容
各种实施例涉及一种发射器以及包括其的系统，所述发射器能够在不劣化输出信号的特性的情况下减少三级传输设备中的功耗。
在一个实施例中，发射器可以包括：第一传输驱动器，所述第一传输驱动器被配置为根据第一输入信号驱动第一传输线；第二传输驱动器，所述第二传输驱动器被配置为根据第二输入信号驱动第二传输线；第三传输驱动器，所述第三传输驱动器被配置为根据第三输入信号驱动第三传输线；第一有源电感器电路，所述第一有源电感器电路耦接到第一传输驱动器的输出端子；第二有源电感器电路，所述第二有源电感器电路耦接到第二传输驱动器的输出端子；以及第三有源电感器电路，所述第三有源电感器电路耦接到第三传输驱动器的输出端子。
在一个实施例中，系统可以包括发射器、接收器以及第一传输线、第二传输线和第三传输线，所述第一传输线、第二传输线和第三传输线被配置为耦接发射器和接收器。发射器可以包括：第一传输驱动器，所述第一传输驱动器被配置为根据第一输入信号驱动第一传输线；第二传输驱动器，所述第二传输驱动器被配置为根据第二输入信号驱动第二传输线；第三传输驱动器，所述第三传输驱动器被配置为根据第三输入信号驱动第三传输线；第一有源电感器电路，所述第一有源电感器电路耦接到第一传输驱动器的输出端子；第二有源电感器电路，所述第二有源电感器电路耦接到第二传输驱动器的输出端子；以及第三有源电感器电路，所述第三有源电感器电路耦接到第三传输驱动器的输出端子，以及接收器可以包括：第一终端电阻器，所述第一终端电阻器耦接在第一传输线的第一端子和公共节点之间；第二终端电阻器，所述第二终端电阻器耦接在第二传输线的第一端子和公共节点之间；以及第三终端电阻器，所述第三终端电阻器耦接在第三传输线的第一端子和公共节点之间。
附图说明
图1是包括传统发射器的系统的框图。
图2和图3是用于图示图1的传统发射器的驱动操作的示图。
图4是图示根据实施例的包括发射器的系统的框图。
图5是图示根据实施例的图4的发射器的电路图。
图6是图示根据实施例的图4的发射器的操作的示图。
图7图示传统发射器的和根据本公开的实施例的发射器的频率特性。
图8A和图8B分别是传统发射器的和根据实施例的发射器的眼图。
图9图示传统发射器的、比较示例的以及根据本公开的实施例的发射器的取决于终端电阻器的电阻值的眼宽大小。
图10图示传统发射器的、比较示例的和根据本公开的实施例的发射器的取决于终端电阻器的电阻值的消耗电流大小。
图11是根据另一实施例的图示图5的第一传输驱动器的电路图。
图12是图示根据实施例的块体控制信号发生单元的电路图。
具体实施方式
以下，将参考附图来描述各种实施例。
图4是根据实施例的包括发射器100的系统的框图。
该系统还包括接收器20和传输线30。接收器20包括第一终端电阻器R1到第三终端电阻器R3，并且传输线30包括第一传输线31到第三传输线33。
第一终端电阻器R1到第三终端电阻器R3的第一端分别耦接到第一传输线31到第三传输线33，而第一终端电阻器R1到第三终端电阻器R3的第二端耦接到公共节点N。
发射器100包括第一传输驱动器110到第三传输驱动器130以及第一有源电感器电路140到第三有源电感器电路160。
有源电感器电路140、150和160中的每个包括诸如FET(场效应晶体管)的有源元件，并且以电感器特性工作。具体地，这种有源电感器具有随着频率增加而增加的阻抗值，因此可以被认为是电感式负载。
有源电感器电路140、150或160具有改善在高频下的增益的功能。
传输线31、32或33呈现低通滤波器的频率特性。在图4所示的实施例中，通过传输线31、32或33的信号的带宽可以分别通过发射器100的耦接的有源电感器电路140、150或160来增加。
第一输入信号X1和第二输入信号X2被施加到第一传输驱动器110，并且第一传输驱动器110的输出信号被施加到第一传输线31。
第一有源电感器电路140耦接到第一传输驱动器110的输出端子。
第三输入信号Y1和第四输入信号Y2被施加到第二传输驱动器120，并且第二传输驱动器120的输出信号被施加到第二传输线32。
第二有源电感器电路150耦接到第二传输驱动器120的输出端子。
第五输入信号Z1和第六输入信号Z2被施加到第三传输驱动器130，并且第三传输驱动器130的输出信号被施加到第三传输线33。
第三有源电感器电路160耦接到第三传输驱动器130的输出端子。
在图4所示的实施例中，第一输入信号X1到第六输入信号Z2可以是通过对要传输的数字信号进行编码而获得的各个信号。
此外，在传输信号时，第一传输驱动器110到第三传输驱动器130中的两个工作，而剩余的一个传输驱动器的输出端子处于浮置状态。
图5是图示根据实施例的图4的发射器100的电路图。
第一传输驱动器110包括串联连接在电源电压VDD和地之间的第一PMOS晶体管P11、第一电阻器R11、第二电阻器R12以及第一NMOS晶体管N11。
第一PMOS晶体管P11通过其栅极接收第一输入信号X1，而第一NMOS晶体管N11通过其栅极接收第二输入信号X2。
第一传输驱动器110的输出信号通过在第一电阻器R11和第二电阻器R12之间的公共连接节点而被提供给第一传输线31。
第一有源电感器电路140包括串联连接在电源电压VDD和地之间的第二PMOS晶体管P41、第三PMOS晶体管P42、第二NMOS晶体管N42以及第三NMOS晶体管N41。
第二PMOS晶体管P41通过其栅极接收第一控制信号V11，而第三NMOS晶体管N41通过其栅极接收第二控制信号V12。
第三电阻器R41耦接在第三PMOS晶体管P42的栅极和漏极之间，而第四电阻器R42耦接在第二NMOS晶体管N42的栅极和漏极之间。
第三PMOS晶体管P42和第三电阻器R41作为第一有源电感器141工作，第二NMOS晶体管N42和第四电阻器R42作为第二有源电感器142工作，以及第二PMOS晶体管P41和第三NMOS晶体管N41作为开关器件工作。
第三PMOS晶体管P42的漏极和第二NMOS晶体管N42的漏极耦接到第一传输驱动器110的输出端子。
第一有源电感器电路140可以增加从第一传输驱动器110输出并传输到第一传输线31的信号的带宽。
第二传输驱动器120包括串联连接在电源电压VDD和地之间的第四PMOS晶体管P21、第五电阻器R21、第六电阻器和第四NMOS晶体管N21。
第四PMOS晶体管P21通过其栅极接收第三输入信号Y1，而第四NMOS晶体管N21通过其栅极接收第四输入信号Y2。
第二传输驱动器120的输出信号通过在第五电阻器R21和第六电阻器R22之间的公共连接节点而被提供给第二传输线32。
第二有源电感器电路150包括串联连接在电源电压VDD和地之间的第五PMOS晶体管P51、第六PMOS晶体管P52、第五NMOS晶体管N52以及第六NMOS晶体管N51。
第五PMOS晶体管P51通过其栅极接收第三控制信号V21，而第六NMOS晶体管N51通过其栅极接收第四控制信号V22。
第七电阻器R51耦接在第六PMOS晶体管P52的栅极和漏极之间，而第八电阻器R52耦接在第五NMOS晶体管N52的栅极和漏极之间。
第六PMOS晶体管P52和第七电阻器R51作为第三有源电感器151工作，第五NMOS晶体管N52和第八电阻器R52作为第四有源电感器152工作，以及第五PMOS晶体管P51和第六NMOS晶体管N51作为开关器件工作。
第六PMOS晶体管P52的漏极和第五NMOS晶体管N52的漏极耦接到第二传输驱动器120的输出端子。
第二有源电感器电路150可以增加从第二传输驱动器120输出并传输到第二传输线32的信号的带宽。
第三传输驱动器130包括串联连接在电源电压VDD和地之间的第七PMOS晶体管P31、第九电阻器R31、第十电阻器R32以及第七NMOS晶体管N31。
第七PMOS晶体管P31通过其栅极接收第五输入信号Z1，而第七NMOS晶体管N31通过其栅极接收第六输入信号Z2。
第三传输驱动器130的输出信号通过在第九电阻器R31和第十电阻器R32之间的公共连接节点而被提供给第三传输线33。
第三有源电感器电路160包括串联连接在电源电压VDD和地之间的第八PMOS晶体管P61、第九PMOS晶体管P62、第八NMOS晶体管N62以及第九NMOS晶体管N61。
第八PMOS晶体管P61通过其栅极接收第五控制信号V31，而第九NMOS晶体管N61通过其栅极接收第六控制信号V32。
第十一电阻器R61耦接在第九PMOS晶体管P62的栅极和漏极之间，而第十二电阻器R62耦接在第八NMOS晶体管N62的栅极和漏极之间。
第九PMOS晶体管P62和第十一电阻器R61作为第五有源电感器161工作，第八NMOS晶体管N62和第十二电阻器R62作为第六有源电感器162工作，以及第八PMOS晶体管P61和第九NMOS晶体管N61作为开关器件工作。
第九PMOS晶体管P62的漏极和第八NMOS晶体管N62的漏极耦接到第三传输驱动器130的输出端子。
第三有源电感器电路160可以增加从第三传输驱动器130输出并传输到第三传输线33的信号的带宽。
图6图示了图5的发射器100的操作。
在下面的描述中，参考字符“0”表示与比晶体管的阈值电压低的低电平电压相对应的信号，而参考字符“1”表示与比晶体管的阈值电压高的高电平电压相对应的信号。
因此，在图6中，可以将低电平电压0施加到晶体管P11、N11、P51、N51、N31和P61的栅极，而可以将高电平电压1施加到晶体管P41、N41、P21、N21、P31和N61的栅极。
在图6中，第一输入信号X1和第二输入信号X2被设置为0，第三输入信号Y1和第四输入信号Y2被设置为1。第五输入信号Z1和第六输入信号Z2分别被设置为0和1。
因此，在第一传输驱动器110中，第一PMOS晶体管P11导通，而第一NMOS晶体管N11关断。
在第二传输驱动器120中，第四NMOS晶体管N21导通，而第四PMOS晶体管P21关断。
在第三传输驱动器130中，第七NMOS晶体管N31和第七PMOS晶体管P31全都关断。
此外，第一控制信号V11和第二控制信号V12被设置为1，第三控制信号V21和第四控制信号V22被设置为0。第五控制信号V31和第六控制信号V32分别被设置为0和1。
因此，在第一有源电感器电路140中，第二PMOS晶体管P41关断，而第三NMOS晶体管N41导通。然后，第二有源电感器142耦接在第一传输驱动器110的输出端子和地之间。
在第二有源电感器电路150中，第五PMOS晶体管P51导通，而第六NMOS晶体管N51关断。然后，第三有源电感器151耦接在电源电压VDD与第二传输驱动器120的输出端子之间。
在第三有源电感器电路160中，第八PMOS晶体管P61导通，并且第九NMOS晶体管N61导通。然后，第五有源电感器161耦接在电源电压VDD与第三传输驱动器130的输出端子之间，而第六有源电感器162耦接在第三传输驱动器130的输出端子与地之间。
因此，第一电流I3流过第一传输线31、公共节点N以及第二传输线32，并且基本没有电流流过第三传输线33。第一传输线31具有耦接到第一传输驱动器110的输出端子的第一端子以及耦接到公共节点N的第二端子。第二传输线32具有耦接到第二传输驱动器120的输出端子的第一端子以及耦接到公共节点N的第二端子。第三传输线33具有耦接到第三传输驱动器130的输出端子的第一端子以及耦接到公共节点N的第二端子。
在图6的实施例中，第二电流I31流过第一电阻器R11和第六电阻器R22，而第三电流I32流过第二有源电感器142和第三有源电感器151。
在公共节点N处的电压VN可以被表示为等式1和等式2：
[等式1]
VN＝VDD-R11×I31-R1×I3；以及
[等式2]
VN＝R22×I31+R2×I3。
在图6的实施例中，第一电阻器R11和第二电阻器R12具有基本相同的电阻值，并且第一终端电阻器R1和第二终端电阻器R2具有基本相同的电阻值。
因此，通过对等式1和等式2求和，可以获得公共节点N处的电压VN，如下面的等式3：
[等式3]
VN＝VDD/2。
因此，在第一传输线31的第一端子处的输出电压Vo1可以被表示为下面的等式4，而在第二传输线32的第一端子处的输出电压Vo2可以被表示为下面的等式5：
[等式4]
Vo1＝VDD/2+R1×I3；以及
[等式5]
Vo2＝VDD/2-R2×I3。
在第三有源电感器电路160中，第四电流I4从电源电压VDD流到地，使得在第三传输驱动器130的输出端子处的电压维持基本等于VDD/2。因为第三传输线33的第一端子连接到第三传输驱动器130的输出端子并且基本没有电流流过第三传输线，所以在第三传输线33的第二端子处的输出电压Vo3也维持基本等于VDD/2。
在图6的实施例中，因为在发射器100中使用有源电感器141、142、151、152、161和162，所以包括在传输驱动器110、120和130中的电阻器R11、R12、R21、R22、R31和R32的电阻值可以比在传统发射器(例如，图3的发射器10)中对应的电阻器(例如，图3的电阻器R11、R12、R21、R22、R31和R32)的电阻值大。
例如，在不包括任何有源电感器的这种传统发射器(例如，图3的发射器10)中，当传统发射器的传输线(例如，图3的第一传输线31)的特性阻抗是50Ω时，用于阻抗匹配的传统发射器的传输驱动器(例如，图3的第一传输驱动器11)中所包括的电阻器(例如，图3的第一电阻器R11)的电阻值需要为50Ω以用于阻抗匹配。当电源电压VDD为1V时，在发射器10的第三传输驱动器13中流过第五电阻器R31和第六电阻器R32(第五电阻器R31和第六电阻器R32的每个具有50Ω的电阻值)的第二电流I2为10mA。
因为根据本公开的实施例的发射器包括一个或更多个有源电感器，所以即使发射器的一个或更多个传输驱动器中所包括的电阻器的电阻值可以比在传统发射器(例如，图3的发射器10)中的电阻器的电阻值(例如，50Ω)大，也能实现阻抗匹配。
返回参考图6，在一个实施例中，包括在传输驱动器110、120和130中的电阻器R11、R12、R21、R22、R31和R32的每个电阻值可以基本等于250Ω，并且终端电阻器R1到R3的电阻值可以基本等于250Ω。
因此，流过在图6的传输驱动器110和120中的电阻器R11和R22的第二电流I31的大小小于流过在图3的传输驱动器11和12中的电阻器R11和R22的第一电流I1的大小。
此外，由于第一传输驱动器110的输出端子的电压大于VDD/2，因此流过第二有源电感器142的第三电流I32的大小变得大于流过第六有源电感器162的第四电流I4的大小。
因为第二电流I31等于第一电流I3和第三电流I32的总和，所以第二电流I31的大小大于第三电流I32的大小。因为第三电流I32的大小大于第四电流I4的大小，所以第四电流I4的大小比第二电流I31的大小小得多。因为图6的第二电流I31的大小小于图3的第一电流I1(其等于或大于图3的第二电流I2)的大小，所以图6的第四电流I4变得比图3的第二电流I2小得多。
结果，第二电流I31和第四电流I4的总和(与从发射器100的电源VDD供应的总电流的大小相对应)变得小于与传统发射器10中的图3的第一电流I1和第二电流I2的总和相对应的总电流。
根据图6的实施例，发射器100可以使用第三有源电感器电路160来代替图3的第三传输驱动器13，以基本防止第三传输驱动器130的输出端子的浮置。因为在图6的第三有源电感器电路160中流动的第四电流I4比在图3的第三传输驱动器13中流动的第二电流I2小，所以与图3的传统发射器10相比，发射器100可以减少功耗，同时阻止眼特性的劣化。
图7图示传统发射器的和根据实施例的发射器(例如，图6的发射器100)的频率特性。具体地，图7示出了与传统发射器相比，根据实施例的发射器的带宽的增加。
参考图7，在无有源电感器的情况下，传统发射器的在-3分贝截止频率下测量的带宽为2.5GHz，而根据该实施例的使用有源电感器的发射器的带宽增加到3.8GHz。
图8A图示了图3的传统发射器10的眼特性，而图8B图示了根据实施例的发射器(例如，图6的发射器100)的眼特性。具体地，图8A和图8B图示了作为与特定时间间隔(例如，从0.5ns到1ns)相对应的单位间隔UI的函数的相应眼特性。
如在图8A和图8B所示，根据该实施例的发射器在消耗较较少功率的同时呈现类似于传统发射器的眼特性(例如，眼宽、眼高等)。
图9图示了根据本公开的实施例的发射器的、传统发射器的以及比较示例的与每个终端电阻器的电阻值相对应的眼宽。具体地，图9图示在与特定终端电阻(例如，从50欧姆到300欧姆)相对应的单位间隔UI中的眼宽。
在图9中，用圆标记并且标注为相关技术的第一虚线表示图3的传统发射器10，而实线(本实施例)表示根据该实施例的图6的发射器100。除了恒定电流流过图6中的第三传输驱动器130中的电阻器R31和R32(而不是流过在第三有源电感器电路160中的有源电感器161和162)以基本防止公共节点N浮置之外，用正方形标记并且标注为比较示例的第二虚线表示具有与图6的发射器100相同的配置的比较示例。
如在图9中所示，当每个终端电阻器的电阻值变得大于50Ω时，作为相关技术所示的传统发射器10的眼宽大大减小。那是因为当终端电阻器的电阻值变得大于50Ω时，阻抗匹配失败。
然而，在根据该实施例的图6的发射器100中，如实线(本实施例)所表示，由于使用有源电感器，所以即使每个端接电阻器的电阻值增加，阻抗匹配也不会失败。结果，当电阻值增加时，眼宽维持基本恒定。
在比较示例中，如第二虚线(比较示例)所表示，由于使用有源电感器，同时在图6中的第三传输驱动器130用于防止公共节点N浮置，所以与根据该实施例的发射器100的对应眼宽相比，眼宽略微改善。然而，比较示例可以比根据本实施例的发射器100消耗更多的功率，这将在下面参考图10来描述。
图10图示在根据本公开的实施例的发射器的、传统发射器的以及比较示例中的取决于终端电阻器的电阻值的消耗电流大小。
当终端电阻器的电阻值增加时，每种电流的大小减小。在根据该实施例的发射器、传统发射器以及比较示例中电流的大小分别由标注为本实施例的实线、用圆标记并且标注为相关技术的第一虚线以及用正方形标记并且标注为比较示例的第二虚线来表示。
在比较示例中，如第二虚线(比较示例)所示，由于第三传输驱动器130用于防止公共节点N的浮置，所以在相同的电阻值下，在比较示例中的电流的大小总是大于根据该实施例的发射器中对应的电流大小，而不管终端电阻器的电阻值如何。因此，比较示例比根据本公开的实施例的发射器消耗更多的功率。
在根据该实施例的发射器中，当终端电阻器的电阻值等于或小于100Ω时，在终端电阻器的相同电阻值下，电流的大小小于传统发射器中消耗的对应的电流大小。相反，当终端电阻器的电阻值超过100Ω时，在终端电阻器的相同电阻值下，根据该实施例的发射器中的电流的大小大于传统发射器中使用的对应的电流大小。
然而，如在图9中所示，当终端电阻器的电阻值超过50Ω时，在传统发射器中的眼特性显著劣化。因此，在传统发射器中终端电阻器的电阻值不能超过比50Ω大的100Ω。相反，根据该实施例的发射器可以包括具有等于250Ω的电阻值的终端电阻器，导致与传统发射器相比相对较低的电流。因此，与具有电阻值等于50Ω的终端电阻器的传统发射器相比，该实施例的发射器具有相当低的功耗。
图11是根据另一个实施例的图4的第一传输驱动器110的电路图。
在图11的实施例中，第一传输驱动器110包括第一PMOS晶体管P11和第一NMOS晶体管N11。第一PMOS晶体管P11的源极耦接到电源电压VDD，而第一PMOS晶体管P11的漏极耦接到第一传输驱动器110的输出端子。第一NMOS晶体管N11的漏极耦接到输出端子，而第一NMOS晶体管N11的源极耦接到地。第一传输驱动器110驱动第一传输线31。
第一输入信号X11被输入到第一PMOS晶体管P11的栅极，而第二输入信号X12被输入到第一NMOS晶体管N11的栅极。除了省略图5的第一电阻器R11和第二电阻器R12之外，这种配置类似于图5的第一传输驱动器110的配置。
在根据该实施例的第一传输驱动器110中，第一块体控制信号Vb11被输入到第一PMOS晶体管P11的背栅，而第二块体控制信号Vb12被输入到第一NMOS晶体管N11的背栅。
第一块体控制信号Vb11控制第一PMOS晶体管P11的导通电阻，而第二块体控制信号Vb12控制第一NMOS晶体管N11的导通电阻。
在根据图11的实施例的第一传输驱动器110中，与图5的第一传输驱动器110相比，省略了电阻器(例如，图5的电阻器R11和R12)。
虽然未示出，但是与图5的第二传输驱动器120和第三传输驱动器130相对应的其它传输驱动器可以以与图11所示的第一传输驱动器110基本相同的方式来配置。
图12是根据实施例的块体控制信号发生电路1100的电路图。
块体控制信号发生电路1100包括第一块体控制信号发生器1110和第二块体控制信号发生器1120。
第一块体控制信号发生器1110包括串联连接在电源电压VDD和地之间的多个电阻器Rb100到Rb115以及被配置为选择由多个电阻器Rb100到Rb115划分的电压的多个开关SW100到SW115。
任意一个开关导通以输出第一块体控制信号Vb11。在一个实施例中，第一块体控制信号发生器1110接收第一开关信号，并且多个开关SW100到SW115中的一个开关响应于所接收的第一开关信号而导通，以将对应节点耦接到第一块体控制信号发生器1110的输出端子。结果，第一块体控制信号发生器1110从输出端子输出在对应节点处选中的电压作为第一块体控制信号Vb11。
第二块体控制信号发生器1120包括串联连接在电源电压VDD和地之间的多个电阻器Rb200到Rb215以及被配置为选择由多个电阻器Rb200到Rb215划分的电压的多个开关SW200到SW215。
任意一个开关导通以输出第二块体控制信号Vb12。在一个实施例中，第二块体控制信号发生器1120接收第二开关信号，并且多个开关SW200到SW215中的一个开关响应于所接收的第二开关信号而导通，以将对应节点耦接到第二块体控制信号发生器1120的输出端子。结果，第二块体控制信号发生器1120从输出端子输出在相应节点处选中的电压作为第二块体控制信号Vb12。
用于图5的第二传输驱动器120或第三传输驱动器130的另一个块体控制信号发生电路可以具有与块体控制信号发生电路1100基本相同的配置。
根据本公开的实施例，发射器和系统可以包括传输驱动器和有源电感器电路，并且因此增加传输信号的带宽。
发射器和系统可以包括驱动电阻器和终端电阻器，所述驱动电阻器和终端电阻器中的每个具有比在传统发射器中的对应电阻器大的电阻值。因此，发射器和系统可以在基本防止信号质量劣化的同时降低电流消耗。
代替恒定电流流过的传输驱动器，发射器和系统可以包括恒定电流流过的第二有源电感器电路以基本防止公共节点的浮置，从而进一步减少电流消耗。
虽然已经为了说明目的描述了各种实施例，但是对于本领域技术人员来说明显的是，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，可以进行各种改变和修改。

Claims (20)

1.一种发射器，包括：
第一传输驱动器，所述第一传输驱动器被配置为根据第一输入信号驱动第一传输线；
第二传输驱动器，所述第二传输驱动器被配置为根据第二输入信号驱动第二传输线；
第三传输驱动器，所述第三传输驱动器被配置为根据第三输入信号驱动第三传输线；
第一有源电感器电路，所述第一有源电感器电路耦接到所述第一传输驱动器的输出端子；
第二有源电感器电路，所述第二有源电感器电路耦接到所述第二传输驱动器的输出端子；以及
第三有源电感器电路，所述第三有源电感器电路耦接到所述第三传输驱动器的输出端子。
2.如权利要求1所述的发射器，其中，在传输信号时，所述第一传输驱动器驱动所述第一传输线，所述第二传输驱动器驱动所述第二传输线，以及所述第三传输驱动器将所述第三传输线的端子设置为浮置状态，所述第三传输线的端子耦接到公共节点，以及
其中，所述第三有源电感器电路将所述第三传输线的端子处的电压电平维持基本恒定。
3.如权利要求2所述的发射器，其中，所述第一传输驱动器提供第一电流，而所述第一有源电感器电路接收所述第一电流并且吸收第二电流，使得第三电流被提供给所述第一传输线，
其中，所述第二有源电感器电路接收所述第三电流，拉出所述第二电流，以及将所述第一电流提供给所述第二传输驱动器，并且所述第二传输驱动器使所述第一电流流入地，以及
其中，所述第三有源电感器电路包括第一有源电感器和第二有源电感器，并且第四电流通过所述第一有源电感器和第二有源电感器从电源电压流到地。
4.如权利要求3所述的发射器，其中，所述第四电流的大小比所述第二电流小。
5.如权利要求1所述的发射器，其中，所述第一传输驱动器包括：
第一PMOS晶体管，所述第一PMOS晶体管具有源极和漏极，所述源极耦接到电源电压，所述漏极耦接到所述第一传输驱动器的输出端子；以及
第一NMOS晶体管，所述第一NMOS晶体管具有漏极和源极，所述漏极耦接到所述第一传输驱动器的输出端子，所述源极耦接到地，
其中，所述第一输入信号包括第一栅极信号和第二栅极信号，所述第一PMOS晶体管的栅极接收第一栅极信号，并且所述第一NMOS晶体管的栅极接收第二栅极信号。
6.如权利要求5所述的发射器，其中，所述第一PMOS晶体管的背栅接收第一块体控制信号，所述第一NMOS晶体管的背栅接收第二块体控制信号，所述第一块体控制信号控制所述第一PMOS晶体管的导通电阻的值，而所述第二块体控制信号控制所述第一NMOS晶体管的导通电阻的值。
7.如权利要求6所述的发射器，还包括块体控制信号发生电路，所述块体控制信号发生电路被配置为产生所述第一块体控制信号和所述第二块体控制信号。
8.如权利要求5所述的发射器，还包括：
第一电阻器，所述第一电阻器耦接在所述第一PMOS晶体管的漏极和所述第一传输驱动器的输出端子之间；以及
第二电阻器，所述第二电阻器耦接在所述第一NMOS晶体管的漏极和所述第一传输驱动器的输出端子之间。
9.如权利要求5所述的发射器，其中，所述第一有源电感器电路包括：
第二PMOS晶体管，所述第二PMOS晶体管具有耦接到电源电压的源极；
第一有源电感器，所述第一有源电感器耦接在所述第二PMOS晶体管的漏极和所述第一传输驱动器的输出端子之间；
第二NMOS晶体管，所述第二NMOS晶体管具有耦接到地的源极；以及
第二有源电感器，所述第二有源电感器耦接在所述第二NMOS晶体管的漏极和所述第一传输驱动器的输出端子之间。
10.如权利要求9所述的发射器，其中，所述第一有源电感器包括第一电阻器和具有源极和漏极的第三PMOS晶体管，所述第三PMOS晶体管的源极耦接到所述第二PMOS晶体管的漏极，所述第三PMOS晶体管的漏极耦接到所述第一传输驱动器的输出端子，所述第一电阻器耦接在所述第三PMOS晶体管的栅极和漏极之间，以及
其中，所述第二有源电感器包括第二电阻器和具有源极和漏极的第三NMOS晶体管，所述第三NMOS晶体管的源极耦接到所述第二NMOS晶体管的漏极，所述第三NMOS晶体管的漏极耦接到所述第一传输驱动器的输出端子，所述第二电阻器耦接在所述第三NMOS晶体管的栅极和漏极之间。
11.如权利要求9所述的发射器，其中，当所述第一PMOS晶体管导通且所述第一NMOS晶体管关断时，所述第二PMOS晶体管关断，而所述第二NMOS晶体管导通，
其中，当所述第一PMOS晶体管关断且所述第一NMOS晶体管导通时，所述第二PMOS晶体管导通，而所述第二NMOS晶体管关断，以及
其中，当所述第一PMOS晶体管关断且所述第一NMOS晶体管关断时，所述第二PMOS晶体管导通，并且所述第二NMOS晶体管导通。
12.一种包括发射器、接收器以及第一传输线、第二传输线和第三传输线的系统，所述第一传输线、第二传输线和第三传输线被配置为耦接所述发射器和所述接收器，
其中，所述发射器包括：
第一传输驱动器，所述第一传输驱动器被配置为根据第一输入信号驱动第一传输线；
第二传输驱动器，所述第二传输驱动器被配置为根据第二输入信号驱动第二传输线；
第三传输驱动器，所述第三传输驱动器被配置为根据第三输入信号驱动第三传输线；
第一有源电感器电路，所述第一有源电感器电路耦接到所述第一传输驱动器的输出端子；
第二有源电感器电路，所述第二有源电感器电路耦接到所述第二传输驱动器的输出端子；以及
第三有源电感器电路，所述第三有源电感器电路耦接到所述第三传输驱动器的输出端子，以及
其中，所述接收器包括：
第一终端电阻器，所述第一终端电阻器耦接在所述第一传输线的第一端子和公共节点之间；
第二终端电阻器，所述第二终端电阻器耦接在所述第二传输线的第一端子和所述公共节点之间；以及
第三终端电阻器，所述第三终端电阻器耦接在所述第三传输线的第一端子和所述公共节点之间。
13.如权利要求12所述的系统，其中，在传输信号时，所述第一传输驱动器驱动所述第一传输线，所述第二传输驱动器驱动所述第二传输线，以及所述第三传输驱动器将所述第三传输线的第二端子设置为浮置状态，所述第三传输线的第二端子耦接到所述第三传输驱动器的输出端子，以及
其中，所述第三有源电感器电路将所述第三传输线的第二端子处的电压电平维持基本恒定。
14.如权利要求13所述的系统，其中，所述第一传输驱动器提供第一电流，并且所述第一有源电感器电路接收所述第一电流并且吸收第二电流，使得第三电流被提供给所述第一传输线，
其中，所述第二有源电感器电路接收所述第三电流，拉出所述第二电流，以及将所述第一电流提供给所述第二传输驱动器，并且所述第二传输驱动器使所述第一电流流入地，以及
其中，所述第三有源电感器电路包括第一有源电感器和第二有源电感器，并且第四电流通过所述第一有源电感器和第二有源电感器从电源电压流到地。
15.如权利要求14所述的系统，其中，所述第四电流的大小比所述第二电流小。
16.如权利要求14所述的系统，其中，在所述第一传输线的第一端子处的第一电压是第一输出电压，在所述第二传输线的第一端子处的第二电压是第二输出电压，以及在所述第三传输线的第一端子处的第三电压是第三输出电压，以及
其中，所述第一传输线的第一输出电压比所述第三传输线的第三输出电压高，而所述第二传输线的第二输出电压比所述第三传输线的第三输出电压低。
17.如权利要求16所述的系统，其中，所述第三传输线的所述第三输出电压基本等于电源电压的一半。
18.如权利要求12所述的系统，其中，在所述第一传输线的第一端子处的第一电压是第一输出电压，在所述第二传输线的第一端子处的第二电压是第二输出电压，以及在所述第三传输线的第一端子处的第三电压是第三输出电压，以及
其中，所述接收器还包括：
第一接收驱动器，所述第一接收驱动器被配置为将第一传输线的第一输出电压与第二传输线的第二输出电压进行比较，并输出第一比较结果；
第二接收驱动器，所述第二接收驱动器被配置为将第二传输线的第二输出电压与第三传输线的第三输出电压进行比较，并输出第二比较结果；以及
第三接收驱动器，所述第三接收驱动器被配置为将第三传输线的第三输出电压与第一传输线的第一输出电压进行比较，并输出第三比较结果。
19.如权利要求12所述的系统，其中，所述第一终端电阻器具有比所述第一传输线的特性阻抗值大的阻抗值。
20.如权利要求12所述的系统，其中，所述第一传输驱动器具有比所述第一传输线的特性阻抗值大的输出阻抗值。
CN201710285812.9A 2016-10-06 2017-04-27 发射器以及包括其的系统 Active CN107919865B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0129201 2016-10-06
KR1020160129201A KR102509941B1 (ko) 2016-10-06 2016-10-06 송신 장치 및 이를 포함하는 시스템

Publications (2)

Publication Number Publication Date
CN107919865A true CN107919865A (zh) 2018-04-17
CN107919865B CN107919865B (zh) 2021-04-13

Family

ID=61830458

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710285812.9A Active CN107919865B (zh) 2016-10-06 2017-04-27 发射器以及包括其的系统

Country Status (3)

Country Link
US (1) US10044526B2 (zh)
KR (1) KR102509941B1 (zh)
CN (1) CN107919865B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115225098A (zh) * 2021-04-19 2022-10-21 瑞昱半导体股份有限公司 多电平信号发射器与传输多电平信号的方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11757547B1 (en) * 2022-03-07 2023-09-12 Infineon Technologies Austria Ag Active inductor implementation in a communication system
CN116707489B (zh) * 2023-08-08 2023-10-10 成都明夷电子科技有限公司 一种高集成度小型化宽幅阻抗调谐器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070229320A1 (en) * 2006-04-04 2007-10-04 Samsung Electronics Co., Ltd. Transmitting/receiving methods and systems for dc balance encoded data including simultaneous switching noise reducing preambles
CN101105695A (zh) * 2006-05-10 2008-01-16 三星电子株式会社 用于减少和/或消除终端失配的参考电压发生器
CN104423406A (zh) * 2013-08-30 2015-03-18 台湾积体电路制造股份有限公司 具有电压驱动器和电流驱动器的发送器
CN104604137A (zh) * 2012-07-09 2015-05-06 菲尼萨公司 驱动器电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101642831B1 (ko) 2009-07-31 2016-07-26 삼성전자주식회사 등화기 및 이를 구비하는 반도체 메모리 장치
KR20110119129A (ko) * 2010-04-26 2011-11-02 삼성전자주식회사 신호 전송 장치 및 이를 갖는 표시 장치
US9354411B2 (en) * 2012-10-22 2016-05-31 Corning Optical Communications LLC Receiver optical assemblies (ROAs) having photo-detector remotely located from transimpedance amplifier, and related components, circuits, and methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070229320A1 (en) * 2006-04-04 2007-10-04 Samsung Electronics Co., Ltd. Transmitting/receiving methods and systems for dc balance encoded data including simultaneous switching noise reducing preambles
CN101105695A (zh) * 2006-05-10 2008-01-16 三星电子株式会社 用于减少和/或消除终端失配的参考电压发生器
CN104604137A (zh) * 2012-07-09 2015-05-06 菲尼萨公司 驱动器电路
CN104423406A (zh) * 2013-08-30 2015-03-18 台湾积体电路制造股份有限公司 具有电压驱动器和电流驱动器的发送器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PEDRAM PAYANDEHNIA等: "A 12.5Gb/s active-inductor based transmitter for I/O applications", 《2011 20TH EUROPEAN CONFERENCE ON CIRCUIT THEORY AND DESIGN (ECCTD)》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115225098A (zh) * 2021-04-19 2022-10-21 瑞昱半导体股份有限公司 多电平信号发射器与传输多电平信号的方法

Also Published As

Publication number Publication date
US20180102921A1 (en) 2018-04-12
US10044526B2 (en) 2018-08-07
CN107919865B (zh) 2021-04-13
KR102509941B1 (ko) 2023-03-13
KR20180038286A (ko) 2018-04-16

Similar Documents

Publication Publication Date Title
US6812733B1 (en) High-efficiency mixed voltage/current mode output driver
US7965121B2 (en) Multifunctional output drivers and multifunctional transmitters using the same
US5666354A (en) CMOS bi-directional differential link
US7482837B2 (en) System and method for combining signals on a differential I/O link
US8686781B2 (en) Voltage-mode driver with controllable output swing
US7683673B2 (en) Stacked differential signal transmission circuitry
JPH024075A (ja) 伝送システム
CN107919865A (zh) 发射器以及包括其的系统
US7221196B2 (en) Low-power low-voltage multi-level variable-resistor line driver
US7863935B2 (en) Line driver architecture for 10/100/1000 BASE-T Ethernet
JP6274320B2 (ja) 送信回路及び半導体集積回路
MXPA98000634A (en) Univer issuing device
US20110234318A1 (en) Low voltage differential signal driver with reduced power consumption
US7528629B2 (en) Low-power low-voltage multi-level variable-resistor line driver
CN109714041B (zh) 一种高速信号驱动电路
US7483688B2 (en) Network device with hybrid-mode transmitter
JP2000315923A (ja) バースト光受信回路
JPS63155931A (ja) デジタル信号伝送回路
CN106712765B (zh) 一种基于cmos工艺的pecl发送器接口电路
US8508252B2 (en) Variable resistor voltage driver with self-noise compensation circuit
US8452001B1 (en) Class A-B line driver for gigabit Ethernet
US6160436A (en) Driver with switchable gain
US10199989B2 (en) Low voltage feedforward current assist ethernet line driver
KR100780881B1 (ko) 전류원 스위칭에 의한 저전력 듀얼 레벨 차동신호 전송회로
KR20080098522A (ko) 단일 전류를 사용하는 이중 출력 차동 라인 드라이버

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant