CN104077993A - 显示装置、cmos运算放大器和显示装置的驱动方法 - Google Patents

显示装置、cmos运算放大器和显示装置的驱动方法 Download PDF

Info

Publication number
CN104077993A
CN104077993A CN201410106463.6A CN201410106463A CN104077993A CN 104077993 A CN104077993 A CN 104077993A CN 201410106463 A CN201410106463 A CN 201410106463A CN 104077993 A CN104077993 A CN 104077993A
Authority
CN
China
Prior art keywords
electric current
current output
output transistor
circuit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410106463.6A
Other languages
English (en)
Other versions
CN104077993B (zh
Inventor
岸川祯介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN104077993A publication Critical patent/CN104077993A/zh
Application granted granted Critical
Publication of CN104077993B publication Critical patent/CN104077993B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Amplifiers (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明提供给了显示装置，CMOS运算放大器和显示装置的驱动方法。所述显示装置包括：显示部，其包括多个像素和用于驱动所述多个像素的多条驱动线；驱动电路，其通过所述多条驱动线来驱动所述多个像素；以及控制部，其根据所述驱动电路的同时驱动的驱动线的数量来调节所述驱动电路的驱动能力。根据本发明能抑制负载变化时的振铃或响应时间的增大，并且能防止耗电量增大。

Description

显示装置、CMOS运算放大器和显示装置的驱动方法
技术领域
本发明涉及显示装置、CMOS运算放大器和所述显示装置的驱动方法。
背景技术
通常，在诸如使用以矩阵形状排列的多个像素（液晶或EL元件）进行显示的液晶显示装置和电致发光（EL）显示装置等显示装置中，使用被安装在源驱动器的输出级中的放大器来驱动作为负载的像素。如果放大器是A类放大器，那么该放大器的驱动能力是不变的，但是如果放大器是AB类放大器，那么该放大器的驱动能力根据负载而在某恒定范围内变化。
这里，存在这样的情况：由于液晶的大尺寸等的影响，被放大器驱动的负载发生变化。在放大器是A类的情况下，如果负载大于放大器的驱动能力，那么就会出现在放大器的输出中出现振铃（ringing）的问题，但是如果负载小于放大器的驱动能力，那么就会出现放大器的输出过冲的问题。日本待审查专利申请公开No.11-85113中公开了解决所述问题的技术。
在日本待审查专利申请公开No.11-85113中，公开了这样的放大器：所述放大器包括偏置可变电路，该偏置可变电路使在差分放大器和输出电路中流动的偏置电流变化。所述偏置可变电路能调整所述差分放大器的偏置电流或者所述输出电路的输出部的偏置电流。
因此，不论液晶的负载大小，通过增大输出电路的偏置电流，都能够立即达到目标电压。同时，虽然在输出波形中出现振铃或过冲（overshoot），但是能够立即达到目标电压，因此，能正常进行液晶显示。
发明内容
在有机EL显示装置或液晶显示装置中，存在着有必要同时驱动多条线的情况，并且根据同时驱动的线的数量，被各放大器驱动的负载的大小可能会发生极大地改变，以使得这样的变化几乎无法被包括在AB类放大器的驱动能力的变化范围内。
为此，当驱动能力无法满足同时驱动的线的数量的负载时，因为阻尼不足而在输出中出现振铃，而当驱动能力超过同时驱动的线的数量的负载时，因为过阻尼使得用于达到必要输出的响应时间增加。因此，为驱动N条线而设计的放大器中的正常电流增大。
这里，日本待审查专利申请公开No.11-85113中公开的运算放大器是A类放大器而不是AB类放大器，在AB类放大器中，输出电流根据负载而变化，并且易受瞬时接通电流（pull-in current）的影响。因此，瞬时接通电流的峰值电流是一直需要的，并且大量电力被持续消耗。因此，很难说日本待审查专利申请公开No.11-85113中公开的技术是能充分应对由驱动线的数量变化而造成的负载变化的技术。
因此，期望提供能够抑制负载变化时振铃或响应时间的增大并且不增加耗电量的显示装置、CMOS运算放大器和该显示装置的驱动方法。
本发明的实施例提供了一种显示装置，其包括：显示部，所述显示部包括多个像素和用于驱动所述多个像素的多条驱动线；驱动电路，所述驱动电路通过所述多条驱动线来驱动所述多个像素；以及控制部，所述控制部根据所述驱动电路的同时驱动的驱动线的数量来调节所述驱动电路的驱动能力。
本发明的实施例提供了一种CMOS运算放大器，其包括：作为输出级的推挽式输出电路，所述推挽式输出电路是由向输出端子提供电流的源电流输出晶体管和从所述输出端子汲取电流的灌电流输出晶体管构成的；以及调节电路，所述调节电路调节所述源电流输出晶体管的尺寸对应值和所述灌电流输出晶体管的尺寸对应值。
所述显示装置或所述CMOS运算放大器包括各种形式，这些形式以所述显示装置或所述CMOS运算放大器与其它装置集成的状态实现或者通过其它方法实现等。此外，本发明还能通过如下的显示系统实现，所述显示系统包括：显示装置；显示装置的控制方法，其具有与所述显示装置的构造对应的处理；使计算机执行与所述显示装置的构造对应的功能的程序；记录有所述程序的计算机可读记录媒介等。
根据本发明，在显示装置或CMOS运算放大器中，能够抑制负载变化时的振铃或响应时间的增大，并且能够防止耗电量增加。此外，本说明书中说明的优点不限于示例性图示，并且存在额外的优点。
附图说明
图1是图示了第一实施例的运算放大器的具体示例的电路图；
图2图示了输出晶体管的调节电路的变形例；
图3图示了第二实施例的显示装置的构造；
图4图示了作为显示装置的示例的有机EL显示装置的构造；以及
图5图示了运算放大器的电流消耗、运算放大器的输出波形与图示了开关的选择时机的时序图之间的对应关系。
具体实施方式
以下，按照下面的顺序将说明本发明。
（1）第一实施例
（2）第二实施例
（3）总结
（1）第一实施例
作为本实施例的CMOS运算放大器的运算放大器包括作为输出级的推挽式（push-pull type）输出电路，其是通过用于向输出端子提供电流的源电流（source current）输出晶体管和从该输出端子汲取电流的灌电流（sink current）输出晶体管构成的。
以下，存在将源电流输出晶体管和灌电流输出晶体管共同称作“输出晶体管”的情况。
本实施例的输出晶体管包括多个晶体管元件，并且是通过从所述多个晶体管元件中选择的一个或多个晶体管元件的组合构成的。
此处，当所有输出晶体管被视为一个虚拟晶体管元件（以下，称作“虚拟晶体管元件”）时，该虚拟晶体管元件的尺寸（沟道宽度W/沟道长度L）被称作“尺寸对应值”，并且虚拟晶体管元件的沟道宽度被称作“沟道宽度对应值”。
通过使用用于切换构成输出晶体管的晶体管元件的数量或晶体管元件的连接形式的切换电路来以各种方式改变构成输出晶体管的晶体管元件的数量或者晶体管元件的连接形式，能调节尺寸对应值或沟道宽度对应值。尺寸对应值或沟道宽度对应值的调节主体可以被安装于运算放大器的内部或运算放大器的外部。
如果尺寸对应值或沟道宽度对应值改变，那么会获得与通过改变虚拟晶体管元件的尺寸或沟道宽度而获得的结果相同的结果。也就是说，如果调节输出晶体管的尺寸对应值或沟道宽度对应值，就调节了流过输出晶体管的电流量，此外，也就调节了运算放大器的负载驱动能力。
以下，将参照图1具体说明作为本实施例的CMOS运算放大器的运算放大器。图1是图示了第一实施例的运算放大器的具体示例的电路图。
图1所示的运算放大器100包括差分放大电路10、偏置电路20和输出电路30。
差分放大电路10包括构成电流源11的PMOS晶体管M1、构成差分对12的PMOS晶体管M2和M3以及构成电流镜13的NMOS晶体管M4和M5。
当使用运算放大器100时，偏置电压Vb1被输入PMOS晶体管M1的栅极。因此，PMOS晶体管M1根据偏置电压Vb1生成电流。
构成差分对12的PMOS晶体管M2和PMOS晶体管M3的栅极分别连接至反相输入端子INN和非反相输入端子INP。在本实施例中，运算放大器100的输出被负反馈至反相输入端INN，并且被运算放大器100放大的输入信号被输入非反相输入端INP。
构成电流镜13的NMOS晶体管M4和M5的栅极彼此连接，并且NMOS晶体管M4的漏极和栅极彼此连接，因此NMOS晶体管M4起到二极管的作用。因而，取决于NMOS晶体管M4和M5之间的尺寸比的电流流过NMOS晶体管M4和M5。
在如上所述构造的差分放大电路10中，在点P1处生成电压Va1，电压Va1与反相输入端子INN的电压和输入至非反相输入端子INP的电压之间的差成比例。点P1的电压作为差分放大电路10的输出电压被输出至输出电路30。
差分放大电路10的构造不限于图1所示的构造。例如，图1中分别图示了使用PMOS晶体管的差分对12、使用NMOS晶体管的电流镜13和使用PMOS晶体管的电流源11，但是可以使用NMOS晶体管构成差分对12，可以使用PMOS晶体管构成电流镜13，并且可以使用NMOS晶体管构成电流源11。
偏置电路20包括构成电流源21的PMOS晶体管M6、构成切换电路22的PMOS晶体管M7和NMOS晶体管M8以及构成电流源23的NMOS晶体管M9。在本实施例中，通过互补型切换电路构成切换电路22，在该互补切换电路中，PMOS晶体管M7和NMOS晶体管M8被布置为彼此相对。
当使用运算放大器100时，偏置电压Vb2被输入PMOS晶体管M6的栅极，偏置电压Vb3被输入PMOS晶体管M7的栅极，偏置电压Vb4被输入NMOS晶体管M8的栅极，并且偏置电压Vb5被输入NMOS晶体管M9的栅极。
偏置电压Vb2和Vb5被确定为使得偏置电流Ibias流过PMOS晶体管M6和NMOS晶体管M9，偏置电压Vb3和Vb4被确定为使得流过PMOS晶体管M7的电流I7和流过NMOS晶体管M8的电流I8之和可以与偏置电流Ibias相同。
切换电路22与电流源23之间的点P2连接至差分放大电路10的点P1，并且差分放大电路10的电压Va1被输入至点P2。
如果电压Va1减小，那么NMOS晶体管M8的栅极-源极电压Vgs8增大，并且流过NMOS晶体管M8的电流I8增大。在此时，I7=Ibias-I8，因此流过PMOS晶体管M7的电流I7减小。因而，PMOS晶体管M7的源极-栅极电压Vsg7减小，并且电流源21与切换电路22之间的点P3的电压Va2降低。
另一方面，如果电压Va1增大，那么NMOS晶体管M8的栅极-源极电压Vgs8减小，并且流过NMOS晶体管M8的电流I8减小。同时，I7=Ibias-I8，因此流过PMOS晶体管M7的电流I7增大。因而，PMOS晶体管M7的源极-栅极电压Vsg7增大，并且点P3的电压Va2增大。
输出电路30包括构成源电流输出晶体管31的PMOS晶体管M10和M11、构成灌电流输出晶体管32的NMOS晶体管M12和M13、调节电路33和34以及相位补偿电容器35和36。
源电流输出晶体管31和灌电流输出晶体管32构成串联连接电源电压Vdd和接地电压Vss的推挽式输出电路。点P4（其是源电流输出晶体管31与灌电流输出晶体管32的连接点）连接至输出端子OUT。源电流输出晶体管31向输出端子OUT提供电流，并且灌电流输出晶体管32从输出端子OUT汲取电流。
作为构成源电流输出晶体管31的PMOS晶体管M10和M11的控制端子的栅极连接至偏置电路20的点P3。作为构成灌电流输出晶体管32的NMOS晶体管M12和M13的控制端子的栅极连接至差分放大电路10的点P1和偏置电路20的点P2。因此，输出电路30将从差分放大电路10输入的电压Va1被AB类放大后的电压输出至输出端子OUT。
调节电路33是用于调节源电流输出晶体管31的尺寸对应值或沟道宽度对应值的电路，并且调节电路34是用于调节灌电流输出晶体管32的尺寸对应值或沟道宽度对应值的电路。
在图1所示的电路中，调节电路33被实现为安装于PMOS晶体管M10与电源电压Vdd之间的开关SW1，调节电路34被实现为安装于NMOS晶体管M12与地电压Vss之间的开关SW2。通过控制部50控制开关SW1和SW2的接通和断开。控制部50可以被安装于运算放大器100的内部或者运算放大器100的外部。
如果开关SW1被控制为处于断开状态，那么只有源电流输出晶体管31中的PMOS晶体管M11将电源电压Vdd连接至点P4，如果开关SW1被控制为处于接通状态，那么源电流输出晶体管31中的PMOS晶体管M10和M11彼此并联连接，并且将电源电压Vdd连接至点P4。
此处，如果PMOS晶体管M10的尺寸被设定为W10/L10并且PMOS晶体管M11的尺寸被设定成W11/L11，那么用W11/L11表示当开关SW1被控制为处于断开状态时出现的源电流输出晶体管31的尺寸对应值，并且用（（W10/L10）+（W11/L11））表示当开关SW1被控制为处于接通状态时出现的源电流输出晶体管31的尺寸对应值。
此外，用W11表示当开关SW1被控制为处于断开状态时出现的源电流输出晶体管31的沟道宽度对应值，并且用（W10+W11）表示开关SW1被控制为处于接通状态时出现的源电流输出晶体管31的沟道宽度对应值。
也就是说，根据开关SW1的接通和断开控制，调节源电流输出晶体管31的尺寸对应值或沟道宽度对应值，因此，源电流输出晶体管31向输出端子OUT的电流供应能力（即运算放大器100的负载驱动能力）得到调节。
同样地，如果开关SW2被控制为处于断开状态，那么只有灌电流输出晶体管32中的NMOS晶体管M13将点P4连接至地电压Vss，如果开关SW2被控制为处于接通状态，那么灌电流输出晶体管32中的NMOS晶体管M12和M13彼此并联连接，并且将点P4连接至接地电压Vss。
此处，如果NMOS晶体管M12的尺寸被设定为W12/L12并且NMOS晶体管M13的尺寸被设定为W13/L13，那么用W13/L13表示当开关SW2被控制为处于断开状态时出现的灌电流输出晶体管32的尺寸对应值，并且用（（W12/L12）+（W13/L13））表示当开关SW2被控制为处于接通状态时出现的灌电流输出晶体管32的尺寸对应值。
此外，用W13表示当开关SW2被控制为处于断开状态时出现的灌电流输出晶体管32的沟道宽度对应值，并且用（W12+W13）表示当开关SW2被控制为处于接通状态时出现的灌电流输出晶体管32的沟道宽度对应值。
也就是说，根据开关SW2的接通和断开控制，调节灌电流输出晶体管32的尺寸对应值或沟道宽度对应值，因此，灌电流输出晶体管32从输出端子OUT汲取电流的电流汲取能力（即运算放大器100的负载驱动能力）得到调节。
即使在上述日本待审查专利申请公开No.11-85113中说明的运算放大器中，流过灌电流输出晶体管的电流被构造为是可调的，但是所述电流与流过构成差分放大电路的电流源的电流被连动地调节。相比之下，在本实施例的运算放大器100中，流过差分放大电路10的电流源11的电流是不变的，并且输出晶体管的尺寸对应值的调节与在差分放大电路10中流动的电流量的变化彼此不是连动的。
相位补偿电容器35将差分放大电路10的点P1连接至输出端子OUT，并且相位补偿电容器36将偏置电路20的点P3连接至输出端子OUT。这样的相位补偿电容器35和36使运算放大器100的电压增益的频率特性的多个极点（第一极点和第二极点）向低频率侧移动。
由于运算放大器100具有被施加负反馈的开环，所以如果输入相位和输出相位逆转，那么即使通过小量的反馈也能生成振荡。于是，安装有具有适当值的相位补偿电容器35和36从而避免输入相位和输出相位的逆转。因此，能够抑制由过于靠近的多个极点而造成的瞬态振铃的发生和由过于远离的多个极点而造成的瞬态过阻尼，并且能够维持临界阻尼的状态。
当源电流输出晶体管31的跨导gm31（未图示）与灌电流输出晶体管32的跨导gm32（未图示）之和被设定为gm，并且连接至输出端子OUT的负载的总电容被设定为C时，以gm/C在调节前后可以不发生变化的方式来选择源电流输出晶体管31和灌电流输出晶体管32的尺寸对应值或沟道宽度对应值。
此外，在上述运算放大器100的源电流输出晶体管31和灌电流输出晶体管32中，PMOS晶体管M11和NMOS晶体管M13通常彼此连接，并且PMOS晶体管M10的连接或NMOS晶体管M12的连接被构造为是通过调节电路33或34可开关的，但是源电流输出晶体管31的构造或灌电流输出晶体管32的构造不限于此。
图2图示了输出电路的另一示例。在图2中，开关是相对于构成各输出晶体管的各MOS晶体管安装的。同时，通过切换如下的三种状态能够实现源电流输出晶体管31，所述三种状态是：仅通过PMOS晶体管M10将电源电压Vdd连接至点P4的状态、仅通过PMOS晶体管M11将电源电压Vdd连接至点P4的状态以及通过彼此并联连接的PMOS晶体管M10和M11将电源电压Vdd连接至点P4的状态。
此外，通过切换如下的三种状态能够实现灌电流输出晶体管32，所述三种状态是：仅通过NMOS晶体管M12将点P4连接至接地电压Vss的状态、仅通过NMOS晶体管M13将点P4连接至接地电压Vss的状态以及通过彼此并联连接的NMOS晶体管M12和M13将点P4连接至接地电压Vss的状态。
此外，构成各输出晶体管的MOS晶体管的数量不限于两个，并且可以被设置成2以上的任意数字。在这种情况下，可以通过MOS晶体管构成全部开关，也可以通过MOS晶体管构成部分开关。
（2）第二实施例
图3图示了第二实施例的显示装置的构造，并且图4图示了作为显示装置的示例的有机EL显示装置的构造。
图3和图4所示的显示装置200包括：显示部280，其具有以矩阵形状布置的多个像素Pxl和相对于多个像素Pxl的各列安装的驱动线L1、L2、…、和Ln（图4中只图示了三根驱动线L1、l2和L3）；被安装于各驱动线的输入侧的多个开关SW1、SW2、…、和SWn（图4中只图示了三个开关SW1、SW2和SW3）；运算放大器Op；数模转换器（DAC）240；以及控制部250。
诸如数字图像数据或时钟信号等各种信号被输入至控制部250。控制部250进行如下的控制：基于时钟信号，将数字图像数据D输入至水平驱动电路260（图3中未图示）中包含的锁存电路265（图3中未图示），并在适当的时间将数字图像数据D存储在锁存电路265中，并且通过在适当时间控制锁存电路265而将数字图像数据D输入至DAC240。
DAC240使数字图像数据D转换成模拟电压信号。具体地，DAC240接收与多个灰度值相对应的多个灰度电压和数字图像数据D，然后将从多个灰度电压中选择的与图像数据D的灰度值相对应的灰度电压输入至运算放大器Op。
运算放大器Op起到将从DAC240输入的灰度电压放大并输出的输出缓冲器的作用。运算放大器Op被构造为使得输出级的尺寸对应值或沟道宽度对应值以与根据上述第一实施例的运算放大器100相同的方式变化。例如，通过从控制部250输出的控制信号Ctl调节尺寸对应值或沟道宽度对应值。
开关SW1、SW2、…、和SWn起到用于选择运算放大器Op的输出信号将被输入的驱动线的选择电路的作用。具体地，开关SW1、SW2、…、和SWn被安装于各驱动线L1、L2、…、和Ln中，并且进行对应的驱动线至运算放大器Op的连接的接通和断开切换。例如，根据从控制部250输出的选择信号Sel进行切换。
在图4中，示例性地图示了时序控制器TCON构成控制部250的情况，但是还存在时序控制器TCON根据诸如与PAD连接的外部微型计算机等控制主体的控制而生成控制信号Ctl，并将生成的控制信号输入至运算放大器Op的情况。在这种情况下，控制部250构成运算放大器Op的直接控制主体，并且外部控制主体构成运算放大器Op的间接控制主体。
驱动线L1、L2、…、和Ln连接至对应列的各像素，并且将从运算放大器Op输入的信号输入至由垂直驱动电路270（图3中未图示）选择的行中的像素。因此，被输入了信号的像素使用取决于图像数据的灰度值而发光。
此处，参照图5，将说明运算放大器Op的同时驱动的驱动线的数量与运算放大器Op的调节之间的关系。图5图示了运算放大器Op的电流消耗、运算放大器Op的输出波形与图示了开关SW1、SW2、…、和SWn的选择时序的时序图之间的对应关系。
在图5所示的时序图中，首先进行将选择信号Sel输入至所有开关SW1至SWn的所有像素选择，其后，进行将选择信号Sel顺序地输入开关SW1至SWn的各像素选择。在所有像素选择时，相对于行中的所有像素进行基准电压的写入操作，并且在各像素选择时，顺序地进行把根据图像数据的电压写入至行的各像素的控制。
如运算放大器的电流消耗中所示，在现有技术中，相同的稳态电流甚至在所有像素选择时和各像素选择时都流动。这是因为现有技术中的运算放大器不具有调节输出晶体管的尺寸对应值或沟道宽度对应值的功能，并且配合要求大的稳态电流的所有像素选择的时候，输出晶体管的尺寸对应值或沟道宽度对应值被最优化。
另一方面，本实施例的运算放大器Op在所有像素选择时流动与现有技术中的稳态电流相同的稳态电流，但是使用控制信号Ctl调节输出晶体管的尺寸对应值或沟道宽度对应值，并且与所有像素选择时的稳态电流相比，在各像素选择时降低稳态电流。因此，与现有技术相比，能够减少电流消耗。
此外，根据负载量调节输出晶体管的尺寸对应值或沟道宽度对应值。在本实施例的显示装置中，负载量大约与同时驱动的驱动线的数量成比例。
也就是说，在所有像素选择时的输出晶体管的尺寸对应值或沟道宽度对应值被调节成能够通过同时驱动n条驱动线而输出最佳电流的值，并且各像素选择时的输出晶体管的尺寸对应值或沟道宽度对应值被调节成能通过驱动一条驱动线而输出最佳电流的值。以这种方式，在所有像素选择时和各像素选择时都有足够的负载驱动能力，因此，与现有技术相比，振铃特性和响应时间特性也没有恶化。
（3）总结
上述作为CMOS运算放大器的运算放大器100（运算放大器Op）包括：作为输出级的推挽式输出电路30，其是通过向输出端子OUT提供电流的源电流输出晶体管31和从输出端子OUT汲取电流的灌电流输出晶体管32构成的；以及调节电路33和34，它们分别调节源电流输出晶体管31和灌电流输出晶体管32的尺寸对应值。也就是说，根据各状态的负载可调整地设计尺寸对应值或沟道宽度对应值，并且调节尺寸对应值或沟道宽度对应值，因此抑制了负载变化时的振铃或响应时间的增大，并且防止了电流消耗增大。
此外，上述显示装置200包括：显示部280，其具有多个像素Pxl和用于驱动多个像素Pxl的多条驱动线L1、L2、…、和Ln；水平驱动电路260，其通过多条驱动线L1、L2、…、和Ln驱动多个像素Pxl；控制部250，其根据驱动电路的同时驱动的驱动线的数量来调节驱动电路的驱动能力。也就是说，根据各状态的负载可调节得设计驱动电路的驱动能力，并且根据驱动电路的同时驱动的驱动线的数量调节驱动电路的驱动能力，因此能够抑制负载变化时的振铃或响应时间的增大，并且能够防止电流消耗增大。
本发明不限于上述实施例，并且包括上述实施例中公开的各个构造元件彼此替换或各个构造元件的组合改变的构造，以及现有技术和上述实施例中公开的各个构造元件彼此替换或这些构造元件的组合改变的构造等。此外，本发明的技术范围不限于上述实施例，并且包括权利要求及其等同物的说明。
因此，本发明包括下列构造。
（A）一种显示装置，其包括：显示部，所述显示部包括多个像素和用于驱动所述多个像素的多条驱动线；驱动电路，所述驱动电路通过所述多条驱动线驱动所述多个像素；以及控制部，所述控制部根据所述驱动电路的同时驱动的驱动线的数量来调节所述驱动电路的驱动能力。
（B）根据（A）所述的显示装置，其中所述控制部以使所述驱动能力与同时驱动的驱动线的数量大约成比例的方式来调节所述驱动电路。
（C）根据（A）或（B）所述的显示装置，其中所述驱动电路包括CMOS运算放大电路，其中所述CMOS运算放大电路包括作为输出级的推挽式输出电路，所述推挽式输出电路是由向输出端子提供电流的源电流输出晶体管和从所述输出端子汲取电流的灌电流输出晶体管构成的，并且其中，所述控制部通过调节所述源电流输出晶体管和所述灌电流输出晶体管的尺寸对应值来调节所述驱动电路的驱动能力。
（D）根据（C）所述的显示装置，其中，所述源电流输出晶体管的跨导和所述灌电流输出晶体管的跨导之和与被所述输出电路驱动的负载的电容的比值在所述尺寸对应值的调节前后是不变的。
（E）根据（C）或（D）所述的显示装置还包括：差分放大电路，所述差分放大电路放大并且输出两个输入之间的差，其中，所述输出电路放大所述差分放大电路的输出并且将放大后的输出输出至所述输出端子，并且其中，所述尺寸对应值的调节和在所述差分放大电路中流动的电流量的变化彼此不连动发生。
（F）根据（C）至（E）中任一项所述的显示装置，其中所述输出电路包括所述源电流输出晶体管和所述灌电流输出晶体管在电源与地之间彼此串联连接的构造，并且所述输出电路输出所述源电流输出晶体管和所述灌电流输出晶体管的连接点的电压，其中，所述源电流输出晶体管包括多个晶体管元件，并且由调节电路从所述多个晶体管元件中选择的一个以上的晶体管元件在所述电源与所述灌电流输出晶体管之间并联连接，并且其中，所述灌电流输出晶体管包括多个晶体管元件，并且由所述调节电路从所述多个晶体管元件中选择的一个以上的晶体管元件在所述源电流输出晶体管与地之间并联连接。
（G）一种CMOS运算放大器，其包括：作为输出级的推挽式输出电路，所述推挽式输出电路是由向输出端子提供电流的源电流输出晶体管和从所述输出端子汲取电流的灌电流输出晶体管构成的；以及调节电路，所述调节电路调节所述源电流输出晶体管和所述灌电流输出晶体管的尺寸对应值。
（H）显示装置的控制方法，所述显示装置包括：显示部，所述显示部具有多个像素和用于驱动所述多个像素的多条驱动线；以及驱动电路，所述驱动电路通过所述多条驱动线驱动所述多个像素，所述方法包括步骤：根据所述驱动电路的同时驱动的驱动线的数量来调节所述驱动电路的驱动能力。
本领域技术人员应当理解，依据设计要求和其他因素，可以在本发明随附的权利要求或其等同物的范围内进行各种修改、组合、次组合以及改变。
相关申请的交叉参考
本申请要求2013年3月29日提交的日本优先权专利申请JP2013-072605的优先权，因此将该日本优先权申请的全部内容以引用的方式并入本文。

Claims (14)

1.一种显示装置，其包括：
显示部，所述显示部包括多个像素和用于驱动所述多个像素的多条驱动线；
驱动电路，所述驱动电路通过所述多条驱动线驱动所述多个像素；以及
控制部，所述控制部根据所述驱动电路的同时驱动的驱动线的数量来调节所述驱动电路的驱动能力。
2.根据权利要求1所述的显示装置，
其中所述控制部以使所述驱动能力与同时驱动的驱动线的数量成比例的方式来调节所述驱动电路。
3.根据权利要求1或2所述的显示装置，
其中所述驱动电路包括CMOS运算放大电路，
其中所述CMOS运算放大电路包括：
作为输出级的推挽式输出电路，所述推挽式输出电路是由向输出端子提供电流的源电流输出晶体管和从所述输出端子汲取电流的灌电流输出晶体管构成的，以及
调节电路，在所述控制部的控制下，所述调节电路调节所述源电流输出晶体管和所述灌电流输出晶体管的尺寸对应值。
4.根据权利要求3所述的显示装置，其中，所述调节电路是连接至所述源电流输出晶体管的至少一个开关和连接至所述灌电流输出晶体管的至少一个开关。
5.根据权利要求3所述的显示装置，
其中，所述源电流输出晶体管的跨导和所述灌电流输出晶体管的跨导之和与被所述输出电路驱动的负载的电容的比值在所述尺寸对应值的调节前后是不变的。
6.根据权利要求3所述的显示装置，其还包括：
差分放大电路，所述差分放大电路放大并且输出两个输入之间的差，
其中，所述输出电路放大所述差分放大电路的输出并且将放大后的输出输出至所述输出端子，并且
其中，所述尺寸对应值的调节和在所述差分放大电路中流动的电流量的变化彼此不连动。
7.根据权利要求6所述的显示装置，所述CMOS运算放大电路还包括相位补偿电容器，所述相位补偿电容器使所述CMOS运算放大电路的电压增益的频率特性的多个极点向低频率侧移动。
8.根据权利要求3所述的显示装置，
其中所述输出电路包括所述源电流输出晶体管和所述灌电流输出晶体管在电源与地之间彼此串联连接的构造，并且所述输出电路输出所述源电流输出晶体管和所述灌电流输出晶体管的连接点的电压，
其中，所述源电流输出晶体管包括多个晶体管元件，并且由所述调节电路从所述多个晶体管元件中选择的一个以上的晶体管元件在所述电源与所述灌电流输出晶体管之间并联连接，并且
其中，所述灌电流输出晶体管包括多个晶体管元件，并且由所述调节电路从所述灌电流输出晶体管的所述多个晶体管元件中选择的一个以上的晶体管元件在所述源电流输出晶体管与地之间并联连接。
9.一种CMOS运算放大器，其包括：
作为输出级的推挽式输出电路，所述推挽式输出电路是由向输出端子提供电流的源电流输出晶体管和从所述输出端子汲取电流的灌电流输出晶体管构成的；以及
调节电路，所述调节电路调节所述源电流输出晶体管的尺寸对应值和所述灌电流输出晶体管的尺寸对应值。
10.根据权利要求9所述的CMOS运算放大器，其中，所述调节电路是连接至所述源电流输出晶体管的至少一个开关和连接至所述灌电流输出晶体管的至少一个开关。
11.根据权利要求9或10所述的CMOS运算放大器，
其中，所述源电流输出晶体管的跨导和所述灌电流输出晶体管的跨导之和与被所述输出电路驱动的负载的电容的比值在所述尺寸对应值的调节前后是不变的。
12.根据权利要求9或10所述的CMOS运算放大器，还包括相位补偿电容器，所述相位补偿电容器使所述CMOS放大电路的电压增益的频率特性的多个极点向低频率侧移动。
13.根据权利要求9或10所述的CMOS运算放大器，
其中所述输出电路包括所述源电流输出晶体管和所述灌电流输出晶体管在电源与地之间彼此串联连接的构造，并且所述输出电路输出所述源电流输出晶体管和所述灌电流输出晶体管的连接点的电压，
其中，所述源电流输出晶体管包括多个晶体管元件，并且由所述调节电路从所述多个晶体管元件中选择的一个以上的晶体管元件在所述电源与所述灌电流输出晶体管之间并联连接，并且
其中，所述灌电流输出晶体管包括多个晶体管元件，并且由所述调节电路从所述灌电流输出晶体管的所述多个晶体管元件中选择的一个以上的晶体管元件在所述源电流输出晶体管与地之间并联连接。
14.显示装置的控制方法，所述显示装置包括：显示部，所述显示部具有多个像素和用于驱动所述多个像素的多条驱动线；以及驱动电路，所述驱动电路通过所述多条驱动线驱动所述多个像素，所述方法包括步骤：
根据所述驱动电路的同时驱动的驱动线的数量来调节所述驱动电路的驱动能力。
CN201410106463.6A 2013-03-29 2014-03-21 显示装置、cmos运算放大器和显示装置的驱动方法 Active CN104077993B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013072605A JP2014197120A (ja) 2013-03-29 2013-03-29 表示装置、ｃｍｏｓ演算増幅器及び表示装置の駆動方法
JP2013-072605 2013-03-29

Publications (2)

Publication Number Publication Date
CN104077993A true CN104077993A (zh) 2014-10-01
CN104077993B CN104077993B (zh) 2019-04-30

Family

ID=51599223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410106463.6A Active CN104077993B (zh) 2013-03-29 2014-03-21 显示装置、cmos运算放大器和显示装置的驱动方法

Country Status (3)

Country Link
US (4) US9613584B2 (zh)
JP (1) JP2014197120A (zh)
CN (1) CN104077993B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106154666A (zh) * 2016-08-23 2016-11-23 京东方科技集团股份有限公司 一种阵列基板、其驱动方法、液晶显示面板及显示装置
WO2020082468A1 (zh) * 2018-10-25 2020-04-30 惠科股份有限公司 显示面板的电源电压控制电路、显示面板及显示装置
US10878750B2 (en) 2017-03-17 2020-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679238B (zh) * 2016-01-05 2018-06-29 京东方科技集团股份有限公司 移位寄存器电路及其驱动方法、阵列基板、显示装置
TW202034301A (zh) * 2019-03-12 2020-09-16 瑞鼎科技股份有限公司 顯示面板的驅動電路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1471068A (zh) * 2002-05-30 2004-01-28 ���չ�˾ 显示装置的驱动器电路和移位寄存器以及显示装置
US20050024351A1 (en) * 2003-06-20 2005-02-03 Keiichi Sano Light emitting device and display device
CN1655224A (zh) * 2004-02-10 2005-08-17 夏普株式会社 显示装置的驱动器电路和显示装置
US20120105423A1 (en) * 2010-10-28 2012-05-03 Samsung Mobile Display Co., Ltd. Scan Driver and Display Device Comprising the Same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3488054B2 (ja) 1997-09-12 2004-01-19 Ｎｅｃエレクトロニクス株式会社 液晶駆動用装置
JPH11305735A (ja) * 1998-04-17 1999-11-05 Sharp Corp 差動増幅回路及びそれを用いた演算増幅器回路並びにその演算増幅器回路を用いた液晶駆動回路
JP3500322B2 (ja) * 1999-04-09 2004-02-23 シャープ株式会社 定電流駆動装置および定電流駆動半導体集積回路
JP3791354B2 (ja) * 2001-06-04 2006-06-28 セイコーエプソン株式会社 演算増幅回路、駆動回路、及び駆動方法
JP3908013B2 (ja) * 2001-11-19 2007-04-25 Ｎｅｃエレクトロニクス株式会社 表示制御回路及び表示装置
JP3687648B2 (ja) * 2002-12-05 2005-08-24 セイコーエプソン株式会社 電源供給方法及び電源回路
JP4632655B2 (ja) * 2003-11-07 2011-02-16 日本電気株式会社 発光表示装置
JP2006003752A (ja) * 2004-06-18 2006-01-05 Casio Comput Co Ltd 表示装置及びその駆動制御方法
KR100592646B1 (ko) * 2004-11-08 2006-06-26 삼성에스디아이 주식회사 발광 표시장치 및 그의 구동방법
JP5037795B2 (ja) * 2005-03-17 2012-10-03 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
KR100703708B1 (ko) * 2005-12-08 2007-04-06 삼성전자주식회사 Ｅｍｉ를 감소시킬 수 있는 출력 버퍼, 상기 출력 버퍼를구비하는 소스 드라이버, 및 상기 출력 버퍼를 구비하는디스플레이 장치
KR101251999B1 (ko) * 2006-06-13 2013-04-08 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
JP5186913B2 (ja) * 2007-01-22 2013-04-24 セイコーエプソン株式会社 ソースドライバ、電気光学装置及び電子機器
JP2008185644A (ja) * 2007-01-26 2008-08-14 Nec Electronics Corp 液晶表示装置及び液晶表示装置の駆動方法
JP2010160318A (ja) * 2009-01-08 2010-07-22 Renesas Electronics Corp ソースドライバ回路及び駆動方法
JP4778115B2 (ja) * 2009-03-06 2011-09-21 パナソニック株式会社 画像表示装置
JP2011050040A (ja) * 2009-07-31 2011-03-10 Renesas Electronics Corp 演算増幅器及びそれを用いた半導体装置
CN103168324B (zh) * 2010-10-21 2015-08-05 夏普株式会社 显示装置及其驱动方法
WO2012133281A1 (ja) * 2011-03-31 2012-10-04 シャープ株式会社 表示装置
CN103038812B (zh) * 2011-08-09 2016-12-07 株式会社日本有机雷特显示器 显示装置
KR101842722B1 (ko) * 2011-08-09 2018-03-27 가부시키가이샤 제이올레드 표시 장치
KR20130061422A (ko) * 2011-12-01 2013-06-11 삼성전자주식회사 전압 합산 버퍼, 이를 포함하는 디지털-아날로그 컨버터 및 디스플레이 장치의 소스 드라이버
US9128713B2 (en) * 2013-01-15 2015-09-08 Synaptics Incorporated Method and circuit to optimize N-line LCD power consumption

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1471068A (zh) * 2002-05-30 2004-01-28 ���չ�˾ 显示装置的驱动器电路和移位寄存器以及显示装置
US20050024351A1 (en) * 2003-06-20 2005-02-03 Keiichi Sano Light emitting device and display device
CN1655224A (zh) * 2004-02-10 2005-08-17 夏普株式会社 显示装置的驱动器电路和显示装置
US20120105423A1 (en) * 2010-10-28 2012-05-03 Samsung Mobile Display Co., Ltd. Scan Driver and Display Device Comprising the Same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106154666A (zh) * 2016-08-23 2016-11-23 京东方科技集团股份有限公司 一种阵列基板、其驱动方法、液晶显示面板及显示装置
US10878750B2 (en) 2017-03-17 2020-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
WO2020082468A1 (zh) * 2018-10-25 2020-04-30 惠科股份有限公司 显示面板的电源电压控制电路、显示面板及显示装置

Also Published As

Publication number Publication date
US20140292735A1 (en) 2014-10-02
US20220130333A1 (en) 2022-04-28
US9613584B2 (en) 2017-04-04
US10395591B2 (en) 2019-08-27
JP2014197120A (ja) 2014-10-16
US11263966B2 (en) 2022-03-01
CN104077993B (zh) 2019-04-30
US20190333449A1 (en) 2019-10-31
US11663970B2 (en) 2023-05-30
US20170162110A1 (en) 2017-06-08

Similar Documents

Publication Publication Date Title
JP5623883B2 (ja) 差動増幅器及びデータドライバ
US8963640B2 (en) Amplifier for output buffer and signal processing apparatus using the same
US11663970B2 (en) Display device, CMOS operational amplifier, and driving method of display device
US7391264B2 (en) Amplifier
US20090289703A1 (en) Offset cancellation circuit and display device
KR20060124432A (ko) 슬루 레이트 조절이 가능한 소스 드라이버
US20110007058A1 (en) Differential class ab amplifier circuit, driver circuit and display device
US7724089B2 (en) Amplifying circuit
JP2009070211A (ja) 電圧発生回路
US7382160B2 (en) Differential output circuit with reduced differential output variation
KR20080074689A (ko) 클래스 ａｂ 출력 스테이지를 갖는 투-스테이지 연산증폭기
JP3900147B2 (ja) 演算増幅回路、駆動回路及び位相余裕の調整方法
US8384641B2 (en) Amplifier circuit and display device including same
KR102624919B1 (ko) 출력 증폭기, 및 이를 포함하는 디스플레이 드라이버 집적 회로
JPWO2009096192A1 (ja) バッファ回路及びそれを備えたイメージセンサチップ並びに撮像装置
CN114756076B (zh) 电压缓冲电路
KR20180018877A (ko) 레벨 쉬프터 및 그 동작 방법
JP5128996B2 (ja) 出力回路、及びオフセットキャンセル方法
JP2011135158A (ja) 差動増幅回路、増幅回路及び液晶ディスプレイドライバ
JP2013104942A (ja) 出力回路及びそれを備えた増幅器
US11050397B2 (en) Interpolation operational amplifier circuit and display panel
JP6482346B2 (ja) 半導体装置
JP5602343B2 (ja) 表示用駆動装置
JP5172434B2 (ja) 表示用駆動装置、及び駆動回路のレイアウト方法
US20080218214A1 (en) Semiconductor output circuit, external output signal generation method, and semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant