JP2019512957A - プログラマブルロジックデバイス内のフットプリントを削減し、ファブリック多重度を向上させるシステムおよび方法 - Google Patents
プログラマブルロジックデバイス内のフットプリントを削減し、ファブリック多重度を向上させるシステムおよび方法 Download PDFInfo
- Publication number
- JP2019512957A JP2019512957A JP2018548759A JP2018548759A JP2019512957A JP 2019512957 A JP2019512957 A JP 2019512957A JP 2018548759 A JP2018548759 A JP 2018548759A JP 2018548759 A JP2018548759 A JP 2018548759A JP 2019512957 A JP2019512957 A JP 2019512957A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- interconnect
- pull
- common bias
- half latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1737—Controllable logic circuits using multiplexers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17748—Structural details of configuration resources
- H03K19/1776—Structural details of configuration resources for memories
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17748—Structural details of configuration resources
- H03K19/17764—Structural details of configuration resources for reliability
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/1778—Structural details for adapting physical parameters
- H03K19/17784—Structural details for adapting physical parameters for supply voltage
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
Description
プログラマブルロジックデバイス(PLD)は、指定された論理機能を行うためにユーザによってプログラムされ得る、よく知られた種類の集積回路として存在する。1つのPLDの種類は、フィールド・プログラマブル・ゲート・アレイ(FPGA)として既知である。FPGAは、典型的にプログラム可能なタイルのアレイを含む。これらのプログラム可能なタイルは、プログラマブルロジック、プログラム可能な相互接続、および入力/出力(I/O)回路を備える。プログラマブルロジックは、複数のプログラム可能な素子を使用する、ロジック素子(LE)または組み合わせ論理ブロック(CLB)として知られた、ユーザ設計のロジックを実装する。プログラム可能な素子間の接続性は、プログラム可能な相互接続を通して達成される。プログラム可能な相互接続は、プログラム可能な相互接続点(PIP)によって相互接続された異なる長さの多くの数の相互接続線を含んでもよい。加えて、I/O回路は、プログラム可能な素子に入来信号を提供し、プログラマブルロジックによって生成される送信信号を提示する。プログラマブルロジック、相互接続およびI/O回路は、異なる信号処理アプリケーションをプログラムされる/サポートするよう構成されることができる。SRAM、アンチヒューズおよびフラッシュといった回路技術が、FPGAを構成するために使用されている。
相互接続素子は、入力信号を受け、選択出力を有するための選択回路と、選択出力に結合された入力を有するハーフラッチ回路とを備え、ハーフラッチ回路は、プルアップデバイスを備え、相互接続素子は、さらに、プルアップデバイスに結合された共通のバイアス回路を備え、共通のバイアス回路は、調整可能なバイアス電圧をプルアップデバイスに供給するように構成される。
任意に、ハーフラッチ回路は、さらにPMOSトランジスタのゲートに結合されたインバータを備える。
任意に、共通のバイアス回路は、電源と可変電流源との間に結合されたトランジスタを備える。
任意に、共通のバイアス回路は、可変電流源を備え、可変電流源は、バイアス電圧を調整するために、データを受けるための入力を有する。
任意に、集積回路は、プログラマブルロジックデバイスを備える。
図面の簡単な説明
図面は、同様の要素が共通の参照番号で参照された、いくつかの機能の設計およびユーティリティを示している。これらの図面は、必ずしも一定の縮尺で描かれていない。上記および他の利点ならびに目的がどのように得られるかを理解するために、より具体的な説明が提示され、添付の図面に例示される。これらの図面は、特許請求の範囲を限定するものではない。
様々な特徴は、図面を参照して以下に記載される。図面は、一定の縮尺で描かれておらず、類似の構造または機能の要素は、図面全体を通して同様の参照番号によって表されることに留意すべきである。図面は、説明を容易にすることのみを意図することに留意すべきである。これらは、特許請求される本発明を網羅的な説明するものでも、特許請求される本発明の範囲を限定することを意図するものでもない。また、図示の項目は、必ずしも示される全ての態様または利点を有することを要さない。特定の項目に関連して説明した態様または利点は、必ずしもその項目に限定されるものではなく、そのように図示していない場合でも、任意の他の項目で実施されることができる。
Claims (15)
- 相互接続素子であって、
入力信号を受け、選択出力を有するための選択回路と、
前記選択出力に結合された入力を有するハーフラッチ回路とを備え、前記ハーフラッチ回路は、プルアップデバイスを備え、前記相互接続素子は、さらに、
前記プルアップデバイスに結合された共通のバイアス回路を備え、前記共通のバイアス回路は、調整可能なバイアス電圧を前記プルアップデバイスに供給するように構成される、相互接続素子。 - 前記選択回路は、マルチプレクサを備える、請求項1に記載の相互接続素子。
- 前記ハーフラッチ回路は、さらにPMOSトランジスタのゲートに結合されたインバータを備える、請求項1に記載の相互接続素子。
- 前記プルアップデバイスは、PMOSトランジスタを備える、請求項1に記載の相互接続素子。
- 前記共通のバイアス回路は、電源と可変電流源との間に結合されたトランジスタを備える、請求項1に記載の相互接続素子。
- 前記共通のバイアス回路からの前記バイアス電圧は、ストレージデバイスからデジタルコードに基づいて調整可能である、請求項1に記載の相互接続素子。
- 前記ストレージデバイスは、レジスタ、SRAM、または電子フューズを備える、請求項6に記載の相互接続素子。
- 前記ストレージデバイスは、前記共通のバイアス回路の一部である、請求項6に記載の相互接続素子。
- 前記共通のバイアス回路は、可変電流源を備え、前記可変電流源は、前記バイアス電圧を調整するために、データを受けるための入力を有する、請求項1に記載の相互接続素子。
- 前記バイアス電圧は、前記ハーフラッチ回路の強度をコントロールするために調整可能である、請求項1に記載の相互接続素子。
- 前記共通のバイアス回路は、前記プルアップデバイスおよび追加的なプルアップデバイスに結合される、請求項1に記載の相互接続素子。
- 請求項1に記載の相互接続素子、および追加的な相互接続素子を備える集積回路。
- 前記集積回路は、プログラマブルロジックデバイスを備える、請求項12に記載の集積回路。
- 複数の相互接続素子のうちの1つのプルアップデバイスの強度を調整する方法であって、
共通のバイアス回路を提供することと、
調整可能なバイアス電圧を前記共通のバイアス回路から前記プルアップデバイスに前記プルアップデバイスの前記強度を調整するために送信することとを備える、方法。 - さらに、前記調整可能なバイアス電圧を、前記共通のバイアス回路によってストレージデバイス内に格納されたデジタルコードに基づいて生成することを備える、請求項14に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/073,389 | 2016-03-17 | ||
US15/073,389 US9680474B1 (en) | 2016-03-17 | 2016-03-17 | System and method to reduce footprint and improve yield of fabric muxes in programmable logic devices |
PCT/US2017/017895 WO2017160447A1 (en) | 2016-03-17 | 2017-02-15 | System and method to reduce footprint and improve yield of fabric muxes in programmable logic devices |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019512957A true JP2019512957A (ja) | 2019-05-16 |
JP2019512957A5 JP2019512957A5 (ja) | 2020-07-09 |
JP6751442B2 JP6751442B2 (ja) | 2020-09-02 |
Family
ID=58266194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018548759A Active JP6751442B2 (ja) | 2016-03-17 | 2017-02-15 | プログラマブルロジックデバイス内のフットプリントを削減し、ファブリック多重度を向上させるシステムおよび方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9680474B1 (ja) |
EP (1) | EP3430725B1 (ja) |
JP (1) | JP6751442B2 (ja) |
KR (1) | KR102648516B1 (ja) |
CN (1) | CN109075793B (ja) |
WO (1) | WO2017160447A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9830974B1 (en) * | 2017-01-22 | 2017-11-28 | Ambiq Micro, Inch | SRAM with active substrate bias |
US10353853B1 (en) * | 2018-04-11 | 2019-07-16 | Cypress Semiconductor Corporation | USB type-C sideband signal interface circuit |
US11423952B2 (en) | 2019-12-16 | 2022-08-23 | Xilinx, Inc. | Multi-chip devices |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05259876A (ja) * | 1991-11-25 | 1993-10-08 | Hewlett Packard Co <Hp> | プルアップ回路 |
JPH11186881A (ja) * | 1997-11-28 | 1999-07-09 | Shijie Xianjin Jiti Electric Co Ltd | ラッチ装置 |
US7477073B1 (en) * | 2006-06-16 | 2009-01-13 | Xilinx, Inc. | Structures and methods for heterogeneous low power programmable logic device |
US7518399B1 (en) * | 2005-12-23 | 2009-04-14 | Altera Corporation | Method of reducing leakage current using sleep transistors in programmable logic device |
JP2013223189A (ja) * | 2012-04-18 | 2013-10-28 | Elpida Memory Inc | 半導体装置 |
JP2013232760A (ja) * | 2012-04-27 | 2013-11-14 | Seiko Instruments Inc | 出力ドライバ回路 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3467936B2 (ja) * | 1995-11-06 | 2003-11-17 | セイコーエプソン株式会社 | 半導体装置 |
US5706237A (en) * | 1996-10-08 | 1998-01-06 | International Business Machines Corporation | Self-restore circuit with soft error protection for dynamic logic circuits |
US6768338B1 (en) * | 2003-01-30 | 2004-07-27 | Xilinx, Inc. | PLD lookup table including transistors of more than one oxide thickness |
JP4060236B2 (ja) * | 2003-05-28 | 2008-03-12 | 三菱電機株式会社 | デジタル/アナログ変換装置およびそれを備える表示装置 |
US7116131B1 (en) * | 2004-09-15 | 2006-10-03 | Xilinx, Inc. | High performance programmable logic devices utilizing dynamic circuitry |
JP2008032812A (ja) * | 2006-07-26 | 2008-02-14 | Matsushita Electric Ind Co Ltd | 出力駆動装置および表示装置 |
WO2010060892A1 (en) * | 2008-11-25 | 2010-06-03 | Audioasics A/S | Dynamically biased amplifier |
US7683664B1 (en) * | 2009-01-21 | 2010-03-23 | Xilinx, Inc. | Selection circuit with programmable constant output |
US8743630B2 (en) * | 2011-05-23 | 2014-06-03 | Infineon Technologies Ag | Current sense amplifier with replica bias scheme |
CN203135843U (zh) * | 2012-12-31 | 2013-08-14 | 意法半导体研发(上海)有限公司 | 传输门电路 |
CN103259519A (zh) * | 2013-05-27 | 2013-08-21 | 苏州贝克微电子有限公司 | 漏极开路信号的有源上拉电路 |
US9374004B2 (en) * | 2013-06-28 | 2016-06-21 | Intel Corporation | I/O driver transmit swing control |
JP2015115654A (ja) * | 2013-12-09 | 2015-06-22 | 株式会社東芝 | 単相差動変換回路およびアナログフロントエンド回路 |
-
2016
- 2016-03-17 US US15/073,389 patent/US9680474B1/en active Active
-
2017
- 2017-02-15 CN CN201780011375.XA patent/CN109075793B/zh active Active
- 2017-02-15 JP JP2018548759A patent/JP6751442B2/ja active Active
- 2017-02-15 WO PCT/US2017/017895 patent/WO2017160447A1/en active Application Filing
- 2017-02-15 KR KR1020187029227A patent/KR102648516B1/ko active IP Right Grant
- 2017-02-15 EP EP17710081.5A patent/EP3430725B1/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05259876A (ja) * | 1991-11-25 | 1993-10-08 | Hewlett Packard Co <Hp> | プルアップ回路 |
JPH11186881A (ja) * | 1997-11-28 | 1999-07-09 | Shijie Xianjin Jiti Electric Co Ltd | ラッチ装置 |
US7518399B1 (en) * | 2005-12-23 | 2009-04-14 | Altera Corporation | Method of reducing leakage current using sleep transistors in programmable logic device |
US7477073B1 (en) * | 2006-06-16 | 2009-01-13 | Xilinx, Inc. | Structures and methods for heterogeneous low power programmable logic device |
JP2013223189A (ja) * | 2012-04-18 | 2013-10-28 | Elpida Memory Inc | 半導体装置 |
JP2013232760A (ja) * | 2012-04-27 | 2013-11-14 | Seiko Instruments Inc | 出力ドライバ回路 |
Also Published As
Publication number | Publication date |
---|---|
JP6751442B2 (ja) | 2020-09-02 |
EP3430725B1 (en) | 2020-07-29 |
WO2017160447A1 (en) | 2017-09-21 |
KR102648516B1 (ko) | 2024-03-15 |
US9680474B1 (en) | 2017-06-13 |
CN109075793B (zh) | 2023-02-03 |
CN109075793A (zh) | 2018-12-21 |
KR20180122408A (ko) | 2018-11-12 |
EP3430725A1 (en) | 2019-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8115530B2 (en) | Robust time borrowing pulse latches | |
US7043713B2 (en) | Implementing programmable logic array embedded in mask-programmed ASIC | |
EP1603240A2 (en) | Switch methodology for mask-programmable logic devices | |
JP6751442B2 (ja) | プログラマブルロジックデバイス内のフットプリントを削減し、ファブリック多重度を向上させるシステムおよび方法 | |
KR20150132482A (ko) | Fpga 상호접속에서 세분화된 파워 게이팅 | |
US9054684B1 (en) | Single event upset enhanced architecture | |
EP1697867A1 (en) | Template-based domain-specific reconfigurable logic | |
US6694491B1 (en) | Programmable logic array embedded in mask-programmed ASIC | |
US10585143B2 (en) | Flip flop of a digital electronic chip | |
US7417918B1 (en) | Method and apparatus for configuring the operating speed of a programmable logic device through a self-timed reference circuit | |
US9576625B1 (en) | Register initialization using multi-pass configuration | |
JP6602849B2 (ja) | プログラマブル遅延回路ブロック | |
US10069487B1 (en) | Delay chain having Schmitt triggers | |
US8773164B1 (en) | Programmable interconnect network | |
US6742172B2 (en) | Mask-programmable logic devices with programmable gate array sites | |
US7055125B2 (en) | Depopulated programmable logic array | |
US10924117B2 (en) | Method for designing an FPGA | |
US10574214B1 (en) | Circuit for and method of storing data in an integrated circuit device | |
US9372953B1 (en) | Increasing operating frequency of circuit designs using dynamically modified timing constraints | |
US9431095B1 (en) | High-density integrated circuit memory | |
US10289585B1 (en) | Cross-point programming of pipelined interconnect circuitry |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A529 | Written submission of copy of amendment under article 34 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A529 Effective date: 20181026 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191217 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191217 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20191217 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20200120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200518 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20200518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200721 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200814 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6751442 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |