KR100642907B1 - 플래쉬 메모리 소자의 드레인 전압 펌핑 회로 - Google Patents

플래쉬 메모리 소자의 드레인 전압 펌핑 회로 Download PDF

Info

Publication number
KR100642907B1
KR100642907B1 KR1019990062966A KR19990062966A KR100642907B1 KR 100642907 B1 KR100642907 B1 KR 100642907B1 KR 1019990062966 A KR1019990062966 A KR 1019990062966A KR 19990062966 A KR19990062966 A KR 19990062966A KR 100642907 B1 KR100642907 B1 KR 100642907B1
Authority
KR
South Korea
Prior art keywords
voltage
pumping
drain
output terminal
enable signal
Prior art date
Application number
KR1019990062966A
Other languages
English (en)
Other versions
KR20010060569A (ko
Inventor
이상용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990062966A priority Critical patent/KR100642907B1/ko
Publication of KR20010060569A publication Critical patent/KR20010060569A/ko
Application granted granted Critical
Publication of KR100642907B1 publication Critical patent/KR100642907B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 플래쉬 메모리 소자의 드레인 전압 펌핑 회로에 관한 것이다. 셀의 프로그램 동작시 셀 프로그램 전류와 드레인 누설 전류를 고려하여 드레인 전압 펌핑 회로를 구성한 경우, 불필요한 전류 소모로 인해 소자의 전력 소모량이 증가하는 문제점을 해결하기 위하여, 누설 전류가 발생하지 않는 경우를 기준으로 드레인 전압을 결정하고, 누설 전류가 발생한 경우에는 보조 전압 펌핑부에 의해 드레인 전압을 보상하여 드레인 단자에 공급하므로써, 셀의 프로그램 동작시 불필요한 전류 소모를 방지할 수 있도록 한 플래쉬 메모리 소자의 드레인 전압 펌핑 회로가 개시된다.
드레인 전압 펌핑, 보조 전압 펌핑부

Description

플래쉬 메모리 소자의 드레인 전압 펌핑 회로{Circuit for drain voltage pumping in a flash memory device}
도 1은 일반적인 플래쉬 메모리 셀의 개략도.
도 2는 종래 플래쉬 메모리 소자의 드레인 전압 펌핑 회로의 블럭도.
도 3은 본 발명에 따른 플래쉬 메모리 소자의 드레인 전압 펌핑 회로의 구성을 설명하기 위해 도시한 블럭도.
<도면의 주요 부분에 대한 부호 설명>
31 : 전압 펌핑부 32 : 펌핑 전압 비교부
33 : 보조 전압 펌핑부
본 발명은 플래쉬 메모리 소자의 드레인 전압 펌핑 회로에 관한 것으로, 특히 저전압용 플래쉬 메모리 셀의 프로그램 동작시 유효 전류량(active current) 및 소자 전체의 전력 소모를 줄일 수 있는 플래쉬 메모리 소자의 드레인 전압 펌핑 회로에 관한 것이다.
일반적으로, 플래쉬 메모리 소자의 프로그램 동작은 프리프로그램(Preprogram) 단계, 프로그램(Program) 단계 및 포스트 프로그램(Post program) 단계로 이루어지며, 각각의 단계에서 셀의 드레인 단자에 공급하기 위한 전압을 발생시키는 회로를 드레인 전압 펌핑 회로라 한다.
도 1은 일반적인 플래쉬 메모리 셀의 개략도이다.
플래쉬 메모리 소자의 프로그램 동작시에는 게이트/드레인/벌크간의 전압 차에 의해 핫 캐리어가 발생되고, 이 핫 캐리어가 플로팅 게이트에 축적되어 프로그램이 이루어진다. 프리프로그램 및 프로그램 단계에서 셀의 게이트 전압(VG)은 9V, 소오스 전압(VS)은 0V, 드레인 전압(VD)은 5V로 하며, 포스트 프로그램 단계에서 셀의 게이트 전압(VG)은 0V, 소오스 전압(VS)은 0V, 드레인 전압(VD)은 5V로 한다.
이와 같이, 프로그램 동작시에는 드레인 전압을 5V로 유지시키게 되는데, 2 내지 3V를 사용하는 저전압 소자에서는 드레인 단자에 5V를 공급하기 위하여 펌핑회로를 사용하여 드레인 전압을 발생시키게 된다.
도 2는 종래 플래쉬 메모리 소자의 드레인 전압 펌핑 회로의 블럭도로서, 4비트 프로그램을 실행하기 위한 예를 나타낸다.
도시된 바와 같이, 종래의 드레인 전압 폄핑 회로는 각각 펌핑 인에이블 신호(EN)에 의해 구동되며 병렬 연결된 제 1 내지 제 4 전압 펌핑단(PUMP11 내지 PUMP14)으로 구성되며, 이 제 1 내지 제 4 전압 펌핑단(PUMP11 내지 PUMP14)의 병렬 출력 전압(PUMPOUT)이 프로그램 동작시 드레인 단자의 입력 전압이 된다.
종래의 드레인 전압 펌핑 회로는 셀의 프로그램 전류(약 350㎂)와 드레인 누설 전류(약 150㎂)를 합하여 셀당 약 500㎂의 전류를 기준으로 설계된다. 이때 드레인 전압 펌핑 회로의 펌핑 능력에 따라 프로그램할 비트 수를 결정하게 되는데, 현재는 2㎃ 용량의 펌핑으로 4비트 프로그램을 실행하고 있다.
펌핑 용량이 커지게 되면 펌핑 회로를 구성하는 캐패시터가 커지게 되고, 이는 곧 래이아웃의 증가와 직결되어 칩의 면적이 커지게 된다. 반면, 펌핑 용량이 작아지게 되면 칩 면적은 작아지지만 프로그램시 필요한 양의 전류를 만족시키지 못하게 되어 프로그램 효율이 저하하게 된다. 이로 인하여 2㎃ 용량의 드레인 전압 펌핑 회로를 사용하고 있는데, 만약 프로그램시 누설 전류가 존재하지 않는 경우에는 0.6㎂ 만큼의 전류가 불필요하게 소모되고, 이에 따라 소자 전체의 소모 전력이 증가하게 되는 문제점이 있다.
따라서, 본 발명은 누설 전류가 발생하지 않는 경우를 기준으로 드레인 전압을 결정하고, 누설 전류가 발생한 경우에는 보조 전압 펌핑부에 의해 드레인 전압을 보상하여 드레인 단자에 공급하므로써, 셀의 프로그램 동작시 불필요한 전류 소 모를 방지할 수 있는 플래쉬 메모리 소자의 드레인 전압 펌핑 회로를 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 플래쉬 메모리 소자의 드레인 전압 펌핑 회로는 입력단자와 출력단자 사이에 연결되며 전압 펌핑 인에이블 신호에 의해 구동되어, 출력단자에 펌핑 전압을 발생하는 전압 펌핑부; 펌핑 전압과 기준 전압을 비교하고, 그 비교 결과에 따라 전압 조절 인에이블 신호를 출력하는 펌핑 전압 비교부; 및 펌핑 전압 비교부의 출력단자와 및 전압 펌핑부의 출력단자 간에 연결되며, 전압 조절 인에이블 신호에 따라 구동되어 출력단자에 보조 펌핑 전압을 발생함으로써, 펌핑 전압을 증가시키는 보조 전압 펌핑부를 포함하여 구성되는 것을 특징으로 한다. 바람직하게, 펌핑 전압 비교부는, 펌핑 전압을 분배하여, 분배전압을 출력하는 전압 분배부; 기준전압을 생성하기 위한 기준전압 생성부; 및 센스 앰프를 포함하고, 분배전압과 기준전압을 비교하고, 그 비교 결과에 따라 전압 조절 인에이블 신호를 출력하는 비교부를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
도 3은 본 발명에 따른 플래쉬 메모리 소자의 드레인 전압 펌핑 회로의 구성을 설명하기 위해 도시한 블럭도로서, 4비트 단위로 프로그램하는 경우를 나타낸다.
4비트 프로그램을 수행하는 일반적인 드레인 전압 펌핑 회로에서, 누설 전류가 발생하지 않는다면, 셀의 프로그램 전류(350㎂)만을 고려하여 350㎂×4 =1.4㎃의 용량으로 프로그램 동작을 충분히 실행할 수 있다.
즉, 드레인 누설 전류가 발생하지 않는 경우에는 3단의 전압 펌핑부(PUMP1 내지 PUMP3)만을 동작시키고, 다량의 누설 전류로 인해 드레인 전압이 낮아질 경우, 드레인 전압을 센싱하여 나머지 1단의 전압 펌핑단(PUMP4)을 동작시키므로써 드레인 전류 소모를 최적화하는 것이다.
도시된 바와 같이, 본 발명에 따른 드레인 전압 펌핑 회로는 입력단자와 출력단자 사이에 연결되며 전압 펌핑 인에이블 신호(EN)에 의해 구동되는 전압 펌핑부(31), 전압 폄핑부(31)의 출력 전압과 기준 전압을 비교하기 위한 펌핑 전압 비교부(32)와, 펌핑 전압 비교부 및 상기 전압 펌핑부의 출력단자 간에 연결되며, 펌핑 전압 비교부(32)의 출력 신호에 따라 전압 펌핑부(31)의 출력 전압을 보상하기 위한 보조 전압 펌핑부(33)로 구성된다. 여기에서, 전압 펌핑부(31)는 병렬 연결된 다수의 펌핑회로(PUMP1 내지 PUMP3)로 구성된다. 다수의 펌핑회로(PUMP1 내지 PUMP3)는 전압 펌핑 인에이블 신호(EN)에 의해 구동되어 출력단자(즉, 제 1 노드(K1))에 펌핑 전압(PUMPOUT)을 발생한다. 그리고, 펌핑 전압 비교부(32)는 전압 펌핑부(31)에서 펌핑된 전압을 분배하여, 분배 전압을 출력하기 위한 전압 분배부(321), 기준전압을 생성하기 위한 기준전압 생성부(322) 및 전압 분배부(321)의 출력과 기준전압 생성부(322)의 전압을 비교하기 위한 비교부(323)로 구성되며, 전압 분배부(321)는 전압 펌핑부(31)의 출력 노드(K1)와 비교부(323)의 입력단자 간에 접속된 제 1 저항(R1) 및 비교부(323)의 입력단자와 접지단자 간에 접속된 제 2 저항(R2)으로 구성되며, 비교부(323)는 센스 앰프(S/A)를 이용하여 구성한다. 또한, 보조 전압 펌핑부(33)는 하나의 전압 펌핑단(PUMP4)으로 구성한다.
이와 같은 구성을 갖는 플래쉬 메모리 소자의 드레인 전압 펌핑 회로의 동작을 구체적으로 설명하면 다음과 같다.
전압 펌핑부(31)는 전압 펌핑 인에이블 신호(EN)에 의해 구동되어 원하는 레 벨만큼 전압을 펌핑하고, 전압 펌핑부(31)의 출력 전압은 펌핑 전압 비교부(32)로 입력된다. 펌핑 전압 비교부(32)는 전압 펌핑부(31)의 출력 전압과 기준 전압(Vref)을 비교하여, 전압 펌핑부(31)의 출력 전압이 기준 전압(Vref)보다 큰 경우에는 전압 조절 인에이블 신호(EN4)가 로우(low) 상태가 되어 보조 전압 펌핑부(33)가 구동되지 않도록 하는 반면, 전압 펌핑부(31)의 출력 전압이 기준 전압(Vref)보다 작은 경우에는 전압 조절 인에이블 신호(EN4)가 하이(high) 상태가 되어 보조 전압 펌핑부(33)가 구동되도록 한다.
즉, 셀의 드레인으로 흐르는 누설전류가 없다면 제 1 내지 제 3 펌핑단(PUMP1 내지 PUMP3)으로 이루어진 전압 펌핑부(31)만 동작시켜도 제 1 노드(K1)는 5V를 유지할 수 있다. 그러나 드레인 누설 전류가 존재하거나 과도한 프로그램 전류가 흐른다면, 전압 펌핑부(31)의 출력 전류를 초과하게 되어 제 1 노드(K1)의 전압은 5V 이하로 강하하게 된다. 펌핑 전압 비교부(32)에서는 제 1 노드(K1)의 전압을 분배한 제 2 노드(K2)의 전압과 기준전압(Vref)을 비교하여 전압 조절 인에이블 신호(EN4)를 발생시킨다. 이 전압 조절 인에이블 신호(EN4)는 보조 전압 펌핑부(33)를 구동시키는 신호로서, 제 1 노드(K1)의 전압이 5V 이하로 강하한 경우에는 하이(high) 상태가 되어 보조 전압 펌핑부(33)를 구동시키고, 제 1 노드(K1)의 전압이 5V를 유지하는 경우에는 로우(low) 상태가 되어 보조 전압 펌핑부(33)가 구동되지 않도록 한다. 즉, 제 1 노드(K1)의 전압이 5V 이하로 강하한 경우, 상기 전압 조절 인에이블 신호(EN4)에 따라 상기 보조 전압 펌핑부(33)가 구동되어 상기 전압 펌핑부(31)의 출력단자에 보조 펌핑 전압을 발생함으로써, 펌핑 전압(PUMPOUT)을 증가시킨다. 즉, 전압 조절 인에이블 신호(EN4)가 하이(high) 상태를 갖는 경우, 보조 전압 펌핑부(33)의 펌핑단(PUMP4)이 동작을 하게 되고, 이에 따라 제 1 노드(K1)의 전압은 5V로 상승하게 된다. 이와 같이 보상된 출력 전압(PUMPOUT)이 드레인 단자의 입력 전압이 된다. 한편, 전압 조절 인에이블 신호(EN4)가 로우(low) 상태인 경우, 제 1 노드(K1)의 전압은 드레인 전압 펌핑 회로의 출력전압(즉, 펌핑 전압)(PUMPOUT)이 되고, 이는 곧 드레인 단자의 입력 전압이 된다.
상술한 바와 같이, 본 발명에 의하면 플래쉬 메모리 소자의 프로그램 동작시 유효 전류량을 줄일 수 있어 전력 소모가 적은 소자를 구현할 수 있고, 이에 따라 소자의 수행특성을 향상시킬 수 있다.

Claims (6)

  1. 입력단자와 출력단자 사이에 연결되며 전압 펌핑 인에이블 신호에 의해 구동되어, 상기 출력단자에 펌핑 전압을 발생하는 전압 펌핑부;
    상기 펌핑 전압과 기준 전압을 비교하고, 그 비교 결과에 따라 전압 조절 인에이블 신호를 출력하는 펌핑 전압 비교부; 및
    상기 펌핑 전압 비교부의 출력단자와 및 상기 전압 펌핑부의 출력단자 간에 연결되며, 상기 전압 조절 인에이블 신호에 따라 구동되어 상기 출력단자에 보조 펌핑 전압을 발생함으로써, 상기 펌핑 전압을 증가시키는 보조 전압 펌핑부를 포함하고,
    상기 펌핑 전압 비교부는,
    상기 펌핑 전압을 분배하여, 분배전압을 출력하는 전압 분배부;
    기준전압을 생성하기 위한 기준전압 생성부; 및
    센스 앰프를 포함하고, 상기 분배전압과 상기 기준전압을 비교하고, 그 비교 결과에 따라 상기 전압 조절 인에이블 신호를 출력하는 비교부를 포함하는 것을 특징으로 하는 플래쉬 메모리 소자의 드레인 전압 펌핑 회로.
  2. 제 1 항에 있어서,
    상기 전압 펌핑부는 상기 입력단자와 상기 출력단자 사이에 병렬 연결된 다수의 펌핑 회로로 구성되는 것을 특징으로 하는 플래쉬 메모리 소자의 드레인 전압 펌핑 회로.
  3. 삭제
  4. 출력단자에 펌핑 전압을 생성하기 위한 전압 펌핑부;
    상기 펌핑 전압을 분배하여, 분배전압을 출력하는 전압 분배부;
    기준전압을 생성하기 위한 기준전압 생성부;
    센스 앰프를 포함하고, 상기 분배전압과 상기 기준전압을 비교하고, 그 비교 결과에 따라 전압 조절 인에이블 신호를 출력하는 비교부; 및
    상기 전압 조절 인에이블 신호에 따라 구동되어, 상기 출력단자에 보조 펌핑 전압을 발생함으로써, 상기 펌핑 전압을 증가시키는 보조 전압 펌핑부를 포함하여 구성된 것을 특징으로 하는 플래쉬 메모리 소자의 드레인 전압 펌핑 회로.
  5. 제 4 항에 있어서,
    상기 전압 펌핑부는 상기 출력단자에 병렬 연결된 다수의 펌핑 회로로 구성되는 것을 특징으로 하는 플래쉬 메모리 소자의 드레인 전압 펌핑 회로.
  6. 삭제
KR1019990062966A 1999-12-27 1999-12-27 플래쉬 메모리 소자의 드레인 전압 펌핑 회로 KR100642907B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990062966A KR100642907B1 (ko) 1999-12-27 1999-12-27 플래쉬 메모리 소자의 드레인 전압 펌핑 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990062966A KR100642907B1 (ko) 1999-12-27 1999-12-27 플래쉬 메모리 소자의 드레인 전압 펌핑 회로

Publications (2)

Publication Number Publication Date
KR20010060569A KR20010060569A (ko) 2001-07-07
KR100642907B1 true KR100642907B1 (ko) 2006-11-03

Family

ID=19630352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990062966A KR100642907B1 (ko) 1999-12-27 1999-12-27 플래쉬 메모리 소자의 드레인 전압 펌핑 회로

Country Status (1)

Country Link
KR (1) KR100642907B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299444B1 (en) 2014-09-24 2016-03-29 SK Hynix Inc. Nonvolatile memory device with improved voltage drop and method of driving the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100661672B1 (ko) * 1999-12-28 2006-12-26 주식회사 하이닉스반도체 플래쉬 메모리 소자의 리커버리 회로
KR101305850B1 (ko) * 2011-10-19 2013-09-06 성균관대학교산학협력단 듀얼 전하펌프
KR102128574B1 (ko) * 2013-10-30 2020-06-30 에스케이텔레콤 주식회사 Ｄｃ­ｄｃ 컨버터

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990062006A (ko) * 1997-12-31 1999-07-26 김영환 전력 소모가 적은 반도체 장치의 출력 버퍼
KR20000014063U (ko) * 1998-12-29 2000-07-15 김영환 플래쉬 메모리의 드레인전압 펌핑회로
KR20000041743A (ko) * 1998-12-23 2000-07-15 김영환 드레인 전압 펌핑 회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990062006A (ko) * 1997-12-31 1999-07-26 김영환 전력 소모가 적은 반도체 장치의 출력 버퍼
KR20000041743A (ko) * 1998-12-23 2000-07-15 김영환 드레인 전압 펌핑 회로
KR20000014063U (ko) * 1998-12-29 2000-07-15 김영환 플래쉬 메모리의 드레인전압 펌핑회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299444B1 (en) 2014-09-24 2016-03-29 SK Hynix Inc. Nonvolatile memory device with improved voltage drop and method of driving the same

Also Published As

Publication number Publication date
KR20010060569A (ko) 2001-07-07

Similar Documents

Publication Publication Date Title
US6128242A (en) Power supply circuit and semiconductor memory device having the same
US6734718B1 (en) High voltage ripple reduction
KR100865852B1 (ko) 레귤레이터 및 고전압 발생기
US6188590B1 (en) Regulator system for charge pump circuits
US7579902B2 (en) Charge pump for generation of multiple output-voltage levels
KR100297679B1 (ko) 가변스테이지충전펌프
EP0350462B1 (en) Regulation of the output voltage of a voltage multiplier
US7385377B2 (en) Voltage down-converter with reduced ripple
US6373325B1 (en) Semiconductor device with a charge pumping circuit
US6353559B2 (en) Write circuit for a semiconductor memory device
KR20050061549A (ko) 동적 부하를 가진 가변 전하 펌프 회로
US6232830B1 (en) Circuit for the regulation of an output voltage of a charge pump device
US7439792B2 (en) High voltage generation circuit and semiconductor device having the same
US6437636B2 (en) Low consumption voltage boost device
KR100642907B1 (ko) 플래쉬 메모리 소자의 드레인 전압 펌핑 회로
US6735119B2 (en) Nonvolatile semiconductor memory
KR100684911B1 (ko) 반도체 메모리 장치의 전압 레귤레이터 회로
JP4380846B2 (ja) 昇圧装置
KR100480555B1 (ko) 반도체메모리장치의승압전압클램프회로및승압전압클램프방법
KR100193895B1 (ko) 챠지펌프 회로
KR100908532B1 (ko) 반도체 메모리 장치의 고전압 공급장치
KR101511762B1 (ko) 기준 전압 발생 회로
KR100751649B1 (ko) 반도체 장치의 내부전압 발생회로
KR100555461B1 (ko) 전원강압회로
CN115733337A (zh) 电源管理系统

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee