KR101731027B1 - 레귤레이터 및 이를 구비한 집적회로 - Google Patents

레귤레이터 및 이를 구비한 집적회로 Download PDF

Info

Publication number
KR101731027B1
KR101731027B1 KR1020110035642A KR20110035642A KR101731027B1 KR 101731027 B1 KR101731027 B1 KR 101731027B1 KR 1020110035642 A KR1020110035642 A KR 1020110035642A KR 20110035642 A KR20110035642 A KR 20110035642A KR 101731027 B1 KR101731027 B1 KR 101731027B1
Authority
KR
South Korea
Prior art keywords
voltage
control signal
node
resistor
regulating
Prior art date
Application number
KR1020110035642A
Other languages
English (en)
Other versions
KR20120118206A (ko
Inventor
김재인
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110035642A priority Critical patent/KR101731027B1/ko
Publication of KR20120118206A publication Critical patent/KR20120118206A/ko
Application granted granted Critical
Publication of KR101731027B1 publication Critical patent/KR101731027B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/04—Voltage dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dram (AREA)

Abstract

본 발명의 실시 예에 따른 레귤레이터는, 제어신호에 응답하여 입력 전압을 상기 레귤레이팅 노드로 전달하는 제 1 스위칭 소자; 상기 레귤레이팅 노드의 전압을 분배하여 분배전압을 출력하되, 상기 레귤레이팅 노드와 내부 회로를 연결하기 위한 제 2 스위칭 소자의 동작 제어를 위해 인가되는 스위칭 제어신호에 따라 저항값이 변경되어 상기 분배전압의 전압 레벨이 변경되는 전압 분배부; 및 기준전압과 상기 분배전압을 비교하고, 비교결과에 따라 상기 제어신호를 출력하는 비교기를 포함한다.

Description

레귤레이터 및 이를 구비한 집적회로{Ragulator and integrated circuit having the same}
본 발명은 레귤레이터 및 이를 구비한 집적회로에 관한 것이다.
반도체 메모리 장치와 같은 집적회로는 많은 전자회로 소자가 하나의 기판 위 또는 기판 자체에 분리가 불가능한 상태로 결합되어 있는 초소형 구조의 기능적인 복합적 전자소자 또는 시스템이다.
이러한 집적회로 내의 전자회로 소자가 초소형이기 때문에, 집적회로의 동작을 위해 공급되는 전압의 크기나 전류의 변화는 집적회로의 오동작에 크게 영향을 미친다.
따라서 집적회로에 공급되는 전압을 일정하게 유지시키기 위해 전압 공급 회로의 출력을 일정하게 제어하는 레귤레이터가 필요하다.
일반적으로 레귤레이터는 출력하고자 하는 전압 레벨에 따라 입력되는 디지털 코드에 의해서 결정되는 전압을 일정하게 유지시킨다. 따라서 하나의 집적회로 내에서 동시에 복수개의 동작 전압을 사용해야 하는 경우에는 각각의 동작 전압에 대한 레귤레이터가 필요하다.
그리고 레귤레이터에서 일정하게 유지시킨 전압은 레귤레이터 내의 커패시터에 충전된 후, 고전압 스위치를 거쳐서 집적회로의 내부 회로로 제공된다. 이때, 고전압 스위치의 턴 온 되는 것과 공시에 레귤레이터의 출력전압은 일시적으로 하강하는데, 이는 내부 회로로 레귤레이터의 커패시터 전압이 제공되면서 일시적으로 발생되는 차지 쉐어링(charge sharing) 현상이다. 이러한 차지 쉐어링에 대한 전압 하강은 레귤레이터의 동작에 의해서 일정 시간 후에 원래의 타겟 전압 레벨로 복구(recovery)된다.
본 발명의 실시 예는 레귤레이터의 출력 전압이 집적회로의 내부 회로로 출력하는 순간에 발생되는 차지 쉐어링(charge sharing)에 의해 낮아진 전압 레벨을 목표 전압 레벨로 복구하는 시간을 줄일 수 있는 레귤레이터 및 이를 구비한 집적회로를 제공한다.
본 발명의 실시 예에 따른 레귤레이터는,
제어신호에 응답하여 입력 전압을 상기 레귤레이팅 노드로 전달하는 제 1 스위칭 소자; 상기 레귤레이팅 노드의 전압을 분배하여 분배전압을 출력하되, 상기 레귤레이팅 노드와 내부 회로를 연결하기 위한 제 2 스위칭 소자의 동작 제어를 위해 인가되는 스위칭 제어신호에 따라 저항값이 변경되어 상기 분배전압의 전압 레벨이 변경되는 전압 분배부; 및 기준전압과 상기 분배전압을 비교하고, 비교결과에 따라 상기 제어신호를 출력하는 비교기를 포함한다.
본 발명의 다른 실시 예에 따른 집적회로는,
내부 회로의 동작 제어를 위한 제어신호들과, 상기 내부회로에 동작 전압 제공을 위한 스위칭 제어신호를 출력하는 제어부; 및 제어신호에 응답하여 입력 전압을 상기 레귤레이팅 노드로 전달하는 스위칭 소자와, 상기 레귤레이팅 노드의 전압을 분배하여 분배전압을 출력하되, 상기 스위칭 제어신호에 따라 저항값이 변경되어 상기 분배전압의 전압 레벨이 변경되는 전압 분배부; 및 기준전압과 상기 분배전압을 비교하고, 비교결과에 따라 상기 제어신호를 출력하는 비교기를 포함하는 레귤레이터를 포함한다.
본 발명의 실시 예에 따른 레귤레이터 및 이를 구비한 집적회로는 레귤레이터가 출력하는 전압이 집적회로의 내부 회로로 입력되는 때에 일어나는 차지 쉐어링(charge sharing)으로 인해 낮아진 전압 레벨을 복구하는 시간을 단축할 수 있다.
도 1은 실시 예에 따른 레귤레이터를 나타낸다.
도 2는 본 발명의 실시 예에 따른 레귤레이터를 포함하는 집적회로를 나타낸다.
도 3은 도1 및 도2의 레귤레이터의 출력전압을 나타낸다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 실시 예에 따른 레귤레이터를 나타낸다.
도 1을 참조하면, 레귤레이터(100)는 펌프(110), 기준전압 발생기(120), 비교기(130), 전압 분배부(140)를 포함하고, 제 1 및 제2 트랜지스터(N1, N2), 제 3 저항(R3)과 제 1 커패시터(C1)를 포함한다.
레귤레이터(100)에서 출력되는 레귤레이팅 전압은 고전압 스위치(HVSW)를 통해서 집적회로의 내부 회로(200)로 제공된다.
레귤레이터(100)의 펌프(110)는 고전압을 생성하여 고전압 입력단(VPP)로 출력한다. 그리고 기준전압 발생기(120)는 일정하게 유지되는 기준 전압(Vref)을 출력한다.
비교기(130)는 기준전압(Vref)과 제 1 전압(V1)을 비교하고, 그 결과에 따른 제어신호를 출력한다. 비교기(130)가 출력하는 제어신호는 제 1 NMOS 트랜지스터(N1)의 게이트에 입력된다.
비교기(130)의 비반전 단자(+)에는 제 1 전압(V1)이 입력되고, 반전 단자(-)에는 기준전압(Vref)이 입력된다. 비교기(130)는 제 1 전압(V1)이 기준전압(Vref)보다 높으면 하이 레벨의 제어신호를 출력하고, 제 1 전압(V1)이 기준전압(Vref)보다 낮으면 로우 레벨의 제어신호를 출력한다.
제 3 저항(R3)과 제 1 NMOS 트랜지스터(N1)는 고전압 입력단(VPP)과 접지노드 사이에 직렬로 연결된다. 제 3 저항(R3)과 제 1 NMOS 트랜지스터(N1)의 접속점은 노드(K1)이다.
제 2 NMOS 트랜지스터(N2)와 제 1 및 제 2 저항(R1, R2)은 고전압 입력단(VPP)과 접지노드 사이에 직렬로 연결된다. 제 2 NMOS 트랜지스터(N2)의 게이트는 노드(K1)에 연결된다.
제 2 NMOS 트랜지스터(N2)와 제 1 저항(R1)의 접속점은 노드(K2)이다. 노드(K2)를 통해서 레귤레이팅 전압이 출력된다.
그리고 제 1 및 제 2 저항(R1, R2)의 접속점은 노드(K3)이고, 노드(K3)의 전압이 제 1 전압(V1)이다.
제 1 전압(V1)의 전압 레벨은 다음의 수학식 1에 따라 계산된다.
Figure 112011028472346-pat00001
수학식 1에 의해서 레귤레이터(100)가 출력하는 레귤레이팅 전압(Vr)은 다음의 수학식 2와 같다.
Figure 112011028472346-pat00002
상기 제 1 및 제 2 저항(R1, R2)의 저항값이 각각 '1'이라면, "Vr=2V1"이 된다. 만약 상기의 내부회로(200)의 동작을 위해 필요한 전압 레벨이 4V라고 가정하면, 레귤레이팅 전압(Vr)은 4V로 유지되어야 한다.
상기 노드(K2)를 통해서 출력되는 레귤레이팅 전압(Vr)은 제 1 커패시터(C1)에 차지된다.
고전압 스위치(HVSW)는 제 3 NMOS 트랜지스터(N3)를 포함한다. 제 3 NMOS 트랜지스터(N3)는 고전압 전달을 위한 고전압용 트랜지스터이다.
그리고 제 3 NMOS 트랜지스터(N3)의 게이트에는 스위칭 제어신호(SW)가 입력된다.
내부회로(200)는 집적회로의 종류에 따라서 다양한 회로들을 포함할 수 있다. 내부회로(200)에 포함되는 제 2 커패시터(C2)는 내부회로(200)의 회로들에 의한 로드 커패시터(Load capacitor)이다.
레귤레이터(100)에서 레귤레이팅 전압(Vr)을 생성하면 제 1 커패시터(C1)가 차지된다. 그리고 스위칭 제어신호(SW)가 하이 레벨로 인가되면, 제 3 NMOS 트랜지스터(N3)가 턴온 되면서 레귤레이팅 전압이 내부회로(200)로 제공된다.
이때, 순간적으로 제 1 커패시터(C1)에 차지된 전압이 내부회로(200)의 제 2 커패시터(C2)로 전달되면서 차지 쉐어링(charge sharing)이 발생되고, 노드(K2)의 레귤레이팅 전압(Vr)의 전압 레벨이 떨어지게 된다. 즉 내부회로(200)의 동작을 위해 필요한 전압 레벨인 "4V"보다 레귤레이팅 전압(Vr)의 전압 레벨이 낮아진다.
레귤레이팅 전압(Vr)이 낮아지면, 레귤레이터(100)는 노드(K2)의 전압 레벨을 원래의 타겟 전압 레벨까지 높이기 위한 전압 복구 동작을 한다. 이때 소요되는 시간이 길어지는 것을 방지하기 위하여 다음의 실시 예와 같은 레귤레이터를 사용할 수 있다.
도 2는 본 발명의 실시 예에 따른 레귤레이터를 포함하는 집적회로를 나타낸다.
도 2를 참조하면, 집적회로(300)는 제어부(310)와 내부 회로(320), 고전압 스위치(HVSW) 및 레귤레이터(400)를 포함한다. 상기 내부회로(320)의 동작을 위해 필요한 전압의 전압 레벨은 도1의 내부회로(200)와 동일하게 "4V"라고 가정한다.
레귤레이터(400)는 펌프(410), 기준전압 발생기(420), 비교기(430), 전압 분배부(440)를 포함하고, 제 4 저항(R4), 제 4 및 제 5 NMOS 트랜지스터(N4, N5) 및 제 3 커패시터(C3)를 포함한다.
상기 레귤레이터(400)에 포함된 펌프(410)와 기준전압 발생기(420)는 집적회로(300)에서 별도로 제공할 수도 있다.
펌프(410)는 고전압을 생성하여 고전압 출력단(VPP)으로 제공한다. 기준전압 발생기(420)는 일정하게 전압 레벨이 유지되는 기준전압(Vref)을 출력한다.
비교기(430)는 기준전압(Vref)과 제 2 전압(V2)을 비교하고, 그 결과에 따른 제어신호를 출력한다. 비교기(430)의 반전 단자(-)에는 기준전압(Verf)이 입력되고, 비반전 단자(+)에는 제 2 전압(V2)이 입력된다.
비교기(430)는 제 2 전압(V2)이 기준전압(Vref)보다 높으면 하이 레벨의 제어신호를 출력하고, 제 2 전압(V2)이 기준전압(Vref)보다 낮으면 로우 레벨의 제어신호를 출력한다.
비교기(430)가 출력하는 제어신호는 제 4 NMOS 트랜지스터(N4)의 게이트에 입력된다.
제 4 저항(R4)과 제 4 NMOS 트랜지스터(N4)는 고전압 입력단(VPP)과 접지노드 사이에 직렬로 연결된다. 제 4 저항(R4)과 제 4 NMOS 트랜지스터(N4)의 접속점은 노드(K4)이다. 노드(K4)의 전압은 제 3 전압(V3)이다.
제 5 NMOS 트랜지스터(N5)와 제 5 내지 제 7 저항(R5 내지 R7)은 고전압 입력단(VPP)과 접지노드 사이에 직렬로 연결된다.
제 5 NMOS 트랜지스터(N5)의 게이트에는 노드(K4)의 제 3 전압(V3)이 입력된다.
제 5 NMOS 트랜지스터(N5)와 제 5 저항(R5)의 접속점은 노드(K5)이고, 노드(K5)에서 레귤레이팅된 제 4 전압(V4)이 출력된다.
제 5 저항(R5)과 제 6 저항(R6)의 접속점은 노드(K6)이고, 제 6 저항(R6)과 제 7 저항(R7)의 접속점은 노드(K7)이다.
노드(K7)에서 제 2 전압(V2)이 출력된다.
또한, 노드(K5)와 노드(K6)의 사이에는 제 6 NMOS 트랜지스터(N6)가 연결되고, 제 6 NMOS 트랜지스터(N6)의 게이트에는 스위칭 제어신호(SW)가 입력된다.
노드(K5)와 접지노드 사이에 제 3 커패시터(C3)가 연결된다.
고전압 스위치(HVSW)는 제 7 NMOS 트랜지스터(N7)를 포함한다. 제 7 NMOS 트랜지스터(N7)는 고전압 전달용 트랜지스터이다.
제 7 NMOS 트랜지스터(N7)는 노드(K5)와 내부 회로(320)의 사이에 연결되고, 제 7 NMOS 트랜지스터(N7)의 게이트에는 스위칭 제어신호(SW)가 입력된다.
스위칭 제어신호(SW)는 레귤레이터(400)가 출력하는 제 4 전압(V4)을 내부회로(320)로 전달하기 위해 인에이블되는 신호이다. 스위칭 제어신호(SW)는 제어부(310)가 출력한다.
제어부(310)는 스위칭 제어신호(SW)를 포함한 제어신호들(control signals)을 레귤레이터(400)와 내부회로(320)로 제공한다.
도 2에서 내부회로(320)에 포함된 제 4 커패시터(C4)는 내부 회로들로 인해 발생되는 로드 커패시터(Load capacitor)를 나타낸다.
상기한 집적회로(300)의 레귤레이터(400)의 동작을 상세히 설명하면 다음과 같다.
집적회로(300)에 전원이 입력되기 시작하면 , 내부 회로(320)의 동작을 위해서 제어부(310)가 제어신호들을 출력한다. 제어신호들 중 일부는 레귤레이터(400)의 동작 제어를 위하여 레귤레이터(400)로 입력된다.
먼저 펌프(410)가 펌핑 동작을 실시하여 고전압을 생성하여 출력한다. 그리고 기준전압 발생기(420)도 기준전압(Vref)을 생성하여 출력한다.
초기에 펌프(410)가 펌핑 동작을 시작하면 고전압 입력단(VPP)의 전압 레벨이 서서히 상승한다. 이때 노드(K7)의 제 2 전압(V2)은 거의 0V에 가깝다. 즉, 제 2 전압(V2)은 기준전압(Vref)보다 낮은 전압 레벨을 갖는다.
따라서 비교기(430)는 로우 레벨의 제어신호를 출력한다.
비교기(430)로부터의 로우 레벨의 제어신호에 따라서 제 4 NMOS 트랜지스터(N4)는 턴 오프 상태이다.
이에 따라 고전압 입력단(VPP)에 인가되는 전압이 제 5 NMOS 트랜지스터(N5)의 게이트에 인가되고, 제 5 NMOS 트랜지스터(N5)가 턴온 됨에 따라 노드(K5)의 전압 레벨도 높아진다. 그리고 노드(K5)의 전압이 높아짐에 따라 노드(K7)의 전압도 높아진다.
이때 제어부(310)는 스위칭 제어신호(SW)를 로우 레벨로 인가한다. 이에 따라 제 6 NMOS 트랜지스터(N6)는 턴 오프 상태이다.
따라서 노드(K7)의 제 2 전압(V2)의 전압 레벨은 다음의 수학식에 의해 결정된다.
Figure 112011028472346-pat00003
상기의 수학식3을 제 4 전압(V4)을 구하는 식으로 변경하면 수학식 4가 된다.
Figure 112011028472346-pat00004
수학식 4에 따라 계산되는 제 4 전압(V4)을 상기 도1의 레귤레이터(100)에서 출력되는 레귤레이터 전압과 비교하기 위하여, 제 5 내지 제 7 저항(R5 내지 R7)의 저항값이 각각 "1"이라고 가정하면, "제 4 전압(V4)=3V2"가 된다. 즉, 도1의 레귤레이팅 전압(Vr)에 비하여 도 2의 제 4 전압(V4)이 높은 전압 레벨로 레귤레이팅된다. 이때 제 4 전압(V4)의 전압 레벨은 내부회로(320)에서 필요로 하는 전압의 전압 레벨보다 높게 유지된다.
한편, 펌프(410)가 계속하여 고전압을 펌핑 하여 노드(K5)의 제 4 전압(V4)의 전압 레벨이 상승되다가 노드(K7)의 제2 전압(V2)이 기준전압(Vref)보다 높아지게 되면, 비교기(430)가 하이 레벨의 제어신호를 출력한다. 이에 따라 제 4 NMOS 트랜지스터(N4)는 턴온 된다.
제 4 NMOS 트랜지스터(N4)가 턴온 되면, 노드(K4)는 접지노드로 연결되므로 제 3 전압(V3)의 전압 레벨이 제 4 저항(R4)과 제 4 NMOS 트랜지스터(N4)로 인해 분배되는 전압 레벨로 변경된다. 이때 비교기(430)가 출력하는 하이 레벨의 제어신호에 의하여 제 4 NMOS 트랜지스터(N4)가 작은 저항값만을 갖도록 턴온 된다면 제 3 전압(V3)의 전압 레벨도 거의 0V에 가깝게 변경된다. 따라서 제 5 NMOS 트랜지스터(N5)는 턴 오프되고, 고전압 입력단(VPP)에 제공되는 고전압이 노드(K5)로 전달되기 못한다.
이에 따라 제 4 전압(V4)의 전압 레벨이 더 이상 높게 상승되지 못하게 제어된다.
그리고 내부회로(200)에 전압 제공을 위해서 제어부(310)가 스위칭 제어신호(SW)를 하이 레벨로 인가하면 제 6 및 제 7 NMOS 트랜지스터(N6, N7)가 턴 온 되면서 노드(K5)의 제 4 전압(V4)이 내부회로(320)에 제공된다.
이때, 제 4 전압(V4)은 내부회로(320)의 제 4 커패시터(C4)와의 차지 쉐어링에 의해서 전압 레벨이 낮아진다. 따라서 앞서 설명한 바에 따라 내부회로(320)의 동작을 위해 필요한 전압의 전압 레벨보다 높게 레귤레이팅되어 있던 제 4 전압(V4)이 낮아진다.
그리고 상기 스위칭 제어신호(SW)가 하이 레벨로 인가됨에 따라 제 6 NMOS 트랜지스터(N6)가 턴 온 되므로 노드(K7)의 전압은 다음의 수학식 4와 같이 계산된다.
Figure 112011028472346-pat00005
제 6 및 제 7 저항(R6, R7)의 저항값이 "1"이라고 할 때, "V4=2V2"가 된다. 이는 도1의 레귤레이터(100)에서 출력하고자 하는 목표전압 레벨과 동일한 값이다.
그리고 수학식 5에 따라 계산되는 제 2 전압(V2)은 수학식 6과 같다.
Figure 112011028472346-pat00006
상기와 같은 도2의 레귤레이터(400)는 내부회로(320)에 전압을 공급하기 전까지 내부회로(320)에 공급해야 하는 목표전압보다 높은 전압 레벨을 갖는 레귤레이팅 전압을 생성하다가, 내부회로(320)로 레귤레이팅 전압을 공급할 때 내부회로(320)에서 필요한 전압 레벨로 레귤레이팅 전압의 전압 레벨을 변경하게 된다.
이에 따라 차지 쉐어링에 의해 낮아지는 전압레벨의 차이가 도1에 비하여 적어지고, 따라서 다시 목표전압까지 상승시키기 위한 시간이 짧아진다.
즉, 다음의 도 3과 같이 도1 및 도2의 레귤레이터(100, 400)는 각각의 차지 쉐어링에 의한 전압 강하와, 전압 복구 시간이 변경된다.
도 3은 도1 및 도2의 레귤레이터의 출력전압을 나타낸다.
도 3을 참조하면, 먼저 도1의 레귤레이터(100)가 출력하는 레귤레이팅 전압(Vr)은 스위칭 제어신호(SW)가 인가되기 전까지 내부회로(200)에 인가되어야 하는 목표전압(Vtarget) 레벨과 동일하게 유지된다.
그리고 스위칭 제어신호(SW)가 하이 레벨로 인가되면, 차지 쉐어링에 의해서 Va 만큼 전압 레벨이 떨어진다. 그리고 시간(t2)동안 전압레벨이 서서히 상승되어 목표전압(Vtarget)까지 상승된다.
그리고 도2의 레귤레이터(400)가 출력하는 레귤레이팅 전압인 제 4 전압(V4)은 스위칭 제어신호(SW)가 인가되기 전까지 내부회로(320)에 인가되어야 하는 목표전압(Vtarget) 레벨보다 높게 유지된다.
그리고 스위칭 제어신호(SW)가 하이 레벨로 인가되면, 제 4 전압(V4)은 차지 쉐어링에 의해서 Vb 만큼 전압 레벨이 떨어진다.
만약 Va와 Vb가 동일한 전압 레벨을 갖는다면 실제로 목표전압(Vtarget)보다 낮아지는 전압 레벨은 도1의 레귤레이터(100)는 Va이고, 도 2의 레귤레이터는 Vc이다. Vc는 당연히 Va보다 작은 값이다. 따라서 목표전압(Vtarget) 레벨까지 제 4 전압(V4)이 복구되기까지의 시간(t1)도 당연히 시간(t2)보다는 짧아진다.
이러한 복구시간은 내부 회로(320)의 동작 시간에 영향을 준다. 즉 복구시간이 줄어들면 내부회로(320)의 동작시간도 단축시킬 수 있다.
본 발명의 실시 예에 따른 도2의 레귤레이터(400)를 이용하면, 레귤레이터가 출력하는 전압이 내부회로로 제공될 때 차지 쉐어링으로 인한 전압 손실을 빠르게 복구할 수 있으므로 내부회로의 동작 시간을 단축시킬 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100, 400 : 레귤레이터 110, 410 : 펌프
120, 420 : 기준전압 발생기 130, 430 : 비교기
HVSW : 고전압 스위치 200, 320 : 내부회로
310 : 제어부

Claims (6)

  1. 제어신호에 응답하여 입력 전압을 레귤레이팅 노드로 전달하는 제 1 스위칭 소자;
    상기 레귤레이팅 노드의 전압을 분배하여 분배전압을 출력하되, 상기 레귤레이팅 노드와 내부 회로를 연결하기 위한 제 2 스위칭 소자의 동작 제어를 위해 인가되는 스위칭 제어신호에 따라 저항값이 변경되어 상기 분배전압의 전압 레벨이 변경되는 전압 분배부; 및
    기준전압과 상기 분배전압을 비교하고, 비교결과에 따라 상기 제어신호를 출력하는 비교기를 포함하는 레귤레이터.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제 1항에 있어서,
    상기 전압 분배부는,
    상기 레귤레이팅 노드와 접지노드 사이에 직렬로 연결되는 제1 내지 제3 저항 및
    상기 레귤레이팅 노드와 상기 제 1 저항과 제2저항의 접속점 사이에 연결되고, 상기 스위칭 제어신호에 응답하여 턴온 또는 턴 오프되는 제 3 스위칭 소자를 포함하고,
    상기 제 2 저항 및 제3 저항의 접속점에서 상기 분배전압이 출력되는 레귤레이터.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제 2항에 있어서,
    상기 스위칭 제어신호가 인에이블되기 전에 상기 레귤레이팅 노드의 전압은 상기 스위칭 제어신호가 인에이블된 후 보다 높은 전압 레벨을 갖는 것을 특징으로 하는 레귤레이터.
  4. 내부 회로의 동작 제어를 위한 제어신호들과, 상기 내부회로에 동작 전압 제공을 위한 스위칭 제어신호를 출력하는 제어부; 및
    제어신호에 응답하여 입력 전압을 레귤레이팅 노드로 전달하는 스위칭 소자와, 상기 레귤레이팅 노드의 전압을 분배하여 분배전압을 출력하되, 상기 스위칭 제어신호에 따라 저항값이 변경되어 상기 분배전압의 전압 레벨이 변경되는 전압 분배부; 및 기준전압과 상기 분배전압을 비교하고, 비교결과에 따라 상기 제어신호를 출력하는 비교기를 포함하는 레귤레이터
    를 포함하는 집적 회로.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제 4항에 있어서,
    상기 전압 분배부는,
    상기 레귤레이팅 노드와 접지노드 사이에 직렬로 연결되는 제1 내지 제3 저항 및
    상기 레귤레이팅 노드와 상기 제 1 저항과 제2저항의 접속점 사이에 연결되고, 상기 스위칭 제어신호에 응답하여 턴온 또는 턴 오프되는 제 3 스위칭 소자를 포함하고,
    상기 제 2 저항 및 제3 저항의 접속점에서 상기 분배전압이 출력되는 집적회로.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제 5항에 있어서,
    상기 스위칭 제어신호가 인에이블되기 전에 상기 레귤레이팅 노드의 전압은 상기 스위칭 제어신호가 인에이블된 후 보다 높은 전압 레벨을 갖는 것을 특징으로 하는 집적회로.
KR1020110035642A 2011-04-18 2011-04-18 레귤레이터 및 이를 구비한 집적회로 KR101731027B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110035642A KR101731027B1 (ko) 2011-04-18 2011-04-18 레귤레이터 및 이를 구비한 집적회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110035642A KR101731027B1 (ko) 2011-04-18 2011-04-18 레귤레이터 및 이를 구비한 집적회로

Publications (2)

Publication Number Publication Date
KR20120118206A KR20120118206A (ko) 2012-10-26
KR101731027B1 true KR101731027B1 (ko) 2017-05-11

Family

ID=47285731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110035642A KR101731027B1 (ko) 2011-04-18 2011-04-18 레귤레이터 및 이를 구비한 집적회로

Country Status (1)

Country Link
KR (1) KR101731027B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881522B1 (ko) 2007-07-25 2009-02-05 주식회사 하이닉스반도체 고전압 발생기
JP2009146130A (ja) 2007-12-13 2009-07-02 Oki Semiconductor Co Ltd ドロッパ型レギュレータ
JP2010250650A (ja) 2009-04-17 2010-11-04 Seiko Epson Corp 定電圧供給装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881522B1 (ko) 2007-07-25 2009-02-05 주식회사 하이닉스반도체 고전압 발생기
JP2009146130A (ja) 2007-12-13 2009-07-02 Oki Semiconductor Co Ltd ドロッパ型レギュレータ
JP2010250650A (ja) 2009-04-17 2010-11-04 Seiko Epson Corp 定電圧供給装置

Also Published As

Publication number Publication date
KR20120118206A (ko) 2012-10-26

Similar Documents

Publication Publication Date Title
US9323263B2 (en) Low dropout regulator with hysteretic control
US8872491B2 (en) Regulator and DC/DC converter
US8258857B2 (en) Charge pump circuits and methods
US8754628B2 (en) Voltage regulator for high speed switching of voltages
US20110018507A1 (en) Switched power regulator
US8018214B2 (en) Regulator with soft-start using current source
US20080024108A1 (en) Power sequencing circuit
KR101389620B1 (ko) 멀티 레귤레이터 회로 및 이를 구비한 집적회로
US7777455B1 (en) Switching battery charger with programmable current control and power control
JP4745734B2 (ja) システム電源装置及びその動作制御方法
CN109906547B (zh) 具有预测脉冲宽度调制器控制的功率转换器
US11114881B2 (en) Load switch circuit and method of controlling battery power using the same
JP2010507152A (ja) 電流制限検出器
JP2008141947A (ja) 半導体素子の電圧調節装置
US20110084675A1 (en) Booster circuit
US20190334438A1 (en) Input Calibration for Switching Voltage Regulators
CN108459644B (zh) 低压差稳压装置及其操作方法
JP6917793B2 (ja) 電流調節回路、それを用いた電源管理回路
US9354647B2 (en) Adjustable reference current generating circuit and method for driving the same
WO2017199772A1 (en) Slew rate control apparatus
KR101731027B1 (ko) 레귤레이터 및 이를 구비한 집적회로
US8346494B2 (en) Physical quantity measurement device
TWI639074B (zh) 能量調節電路及操作系統
CN107436669B (zh) 能量调节电路及操作系统
US20230384813A1 (en) Low-dropout regulator circuit and control method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant