JP5206380B2 - スイッチング電源装置 - Google Patents

スイッチング電源装置 Download PDF

Info

Publication number
JP5206380B2
JP5206380B2 JP2008312162A JP2008312162A JP5206380B2 JP 5206380 B2 JP5206380 B2 JP 5206380B2 JP 2008312162 A JP2008312162 A JP 2008312162A JP 2008312162 A JP2008312162 A JP 2008312162A JP 5206380 B2 JP5206380 B2 JP 5206380B2
Authority
JP
Japan
Prior art keywords
signal
power supply
soft start
circuit
switching power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008312162A
Other languages
English (en)
Other versions
JP2010136572A (ja
Inventor
耕平 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2008312162A priority Critical patent/JP5206380B2/ja
Publication of JP2010136572A publication Critical patent/JP2010136572A/ja
Application granted granted Critical
Publication of JP5206380B2 publication Critical patent/JP5206380B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Control Of Electrical Variables (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、ソフトスタート信号によるソフトスタート機能を有するスイッチング電源装置に関する。
スイッチング電源装置においては、電源起動時に電源回路に発生する突入電流防止を目的として、起動時のスイッチング信号のパルス幅をソフトスタート信号により徐々に広げていく制御を行うのが通常である(例えば特許文献1参照)。このようなスイッチング電源装置の構成例を図3に示す。図3は入力電圧Vinより出力電圧Voを生成して負荷Zに供給するPWM(パルス幅変調)方式の降圧型DC/DCコンバータである。このDC/DCコンバータは誤差増幅回路1,ソフトスタート信号VSOFTを生成するソフトスタート回路2,三角波Voscを生成する発振器3,PWMコンパレータ4,スイッチング素子であるPチャネルMOSトランジスタ5,同期整流方式の転流素子としてのNチャネルMOSトランジスタ6,PWMコンパレータ4の出力に従いPチャネルMOSトランジスタ5およびNチャネルMOSトランジスタ6を駆動するドライブ回路7,インダクタ8,コンデンサ9,電圧設定用のフィードバック手段となる抵抗10および11,基準電圧Vrefを発生する基準電圧源12,並びに出力端子13を有している。14は入力電圧Vinが供給される電源供給ラインである。誤差増幅回路1の反転入力端子には出力電圧Voutを抵抗10,11で分圧した信号であるフィードバック信号VFBが入力され、出力端子と反転入力端子の間には位相補償素子として抵抗15およびコンデンサ16が接続されている。誤差増幅回路1の2つの非反転入力端子には、基準電圧Vrefおよびソフトスタート信号VSOFTが入力され、両者のうち値の小さい方の信号とフィードバック信号VFBとの差が増幅されて、誤差信号Error Signalが出力される。
ソフトスタート回路2は定電流源20,コンデンサCsおよびNチャネルMOSトランジスタのリセットトランジスタMsからなっていて、基本的には定電流源20からの定電流IsをコンデンサCsに積分する積分回路である。コンデンサCsが定電流Isにより充電されていくに従い、コンデンサCsの両端電圧は時間に対し直線的に上昇し、この信号がソフトスタート信号VSOFTとして誤差増幅回路1に供給される。コンデンサCsの両端電圧、すなわちソフトスタート信号VSOFTは入力電圧Vinで飽和する。また、外部からリセットトランジスタMsにリセット信号RESET=H(High)が入力されると、リセットトランジスタMsが導通してコンデンサCsの電荷を放電して、ソフトスタート信号VSOFTがゼロにリセットされる。
ソフトスタート信号に関する上記の動作、および誤差増幅回路1における動作について、図4により説明する。リセット信号RESETがHになるとソフトスタート信号VSOFTはゼロにリセットされ、その後リセット信号RESETがL(Low)になるとソフトスタート信号VSOFTは直線的に増加し、最後は電圧Vinで飽和する。一方、基準電圧Vrefは定電圧であり、上記のように誤差増幅回路1は両者のうち小さい方(すなわち最小値)の信号と、フィードバック信号VFBとを比較するので、フィードバック信号VFBに対する比較相手の信号は、図4の最下段の図のようになる。
PWMコンパレータ4の非反転入力端子には誤差増幅回路1からの誤差信号Error Signalが入力され、反転入力端子には三角波Voscが入力される。PWMコンパレータ4は誤差信号Error Signalと三角波Voscを比較し、三角波Voscの信号レベルの方が小さければLを、三角波Voscの信号レベルの方が大きければHをPWM信号としてドライブ回路7に出力するものである。ドライブ回路7は、PWM信号を増幅してPチャネルMOSトランジスタ5およびNチャネルMOSトランジスタ6を相補的に駆動する。PチャネルMOSトランジスタ5およびNチャネルMOSトランジスタ6のドレインは互いに接続されるとともにインダクタ8の一端に接続されている。またPチャネルMOSトランジスタ5およびNチャネルMOSトランジスタ6のソースはそれぞれ電源供給ライン14および接地電位(GND)に接続されている。インダクタ8の他端は出力端子13に接続されている。出力端子13とGNDの間にはコンデンサ9および抵抗10,11の直列回路が並列に接続されている。抵抗10と11の接続点の電位はフィードバック信号VFBとして誤差増幅回路1の反転入力端子へ入力される。またDC/DCコンバータの負荷として出力端子13には負荷17が接続されている。
以下、簡単にこのDC/DCコンバータの動作を説明する。まずソフトスタート信号VSOFTを無視して(VSOFTが最大値になっている定常状態の場合に相当)、動作を説明する。
誤差増幅回路1は基準電圧Vrefとフィードバック信号VFBの差を増幅した誤差信号Error SignalをPWMコンパレータ4に入力する。PWMコンパレータ4は誤差信号Error Signalと三角波Voscを比較することにより、周期は一定であるが1周期内のHとLの割合が誤差増幅回路1の出力により変化する方形波パルス(PWM信号)を、ドライブ回路7を介してPチャネルMOSトランジスタ5のゲートに出力する。すなわち、(Vref−VFB)が大きい(小さい)ほど1周期内のPチャネルMOSトランジスタ5がオン(導通)する期間が長く(短く)なるような方形波パルスを発生し、インダクタ8に蓄積するエネルギを大きく(小さく)することにより出力電圧Vを一定に保つ。NチャネルMOSトランジスタ6のゲートにも同様に方形波パルスが出力される。基本的にはPチャネルMOSトランジスタ5とNチャネルMOSトランジスタ6のゲートに出力される方形波パルスは同相であるが、PチャネルMOSトランジスタ5とNチャネルMOSトランジスタ6が同時にオンして貫通電流が流れることがないように、両方オフの期間であるデッドタイムを設ける。
次に電源の起動時を考える。スイッチング電源装置の起動直後は出力電圧Voutがゼロであり、基準電圧Vrefとフィードバック信号VFBが大きく乖離しているため、スイッチング素子(図3におけるPチャネルMOSトランジスタ5に相当)のオンデューティ(1スイッチング周期に対するスイッチング素子がオンしている期間の割合)が最大となる駆動パルスが出力される。しかし、起動直後は出力コンデンサ(図3のコンデンサ9に相当)が未充電であるため、上出力状態が短絡とほぼ等しくなるため、インダクタ(図3のインダクタ8に相当)に流れる電流が際限なく大きくなる。従い、インダクタやスイッチング素子に大電流が流れ、これらの素子が破壊されるおそれがある。そこでソフトスタート機能によりスイッチング素子のオン幅を徐々に広げていくことにより、インダクタに流れる電流を徐々に増加させ、出力コンデンサも徐々に充電されていく方式がとられる。
すなわち、電源の起動時は、図4に示すようにリセット信号RESETがソフトスタート回路に入力されて、ゼロを初期値として徐々に上昇していくソフトスタート信号VSOFTが生成される。これにより、出力電圧Voutおよびフィードバック信号VFBはゼロであるものの、誤差信号Error Signalを生成するためにフィードバック信号VFBと比較する相手の信号が、大きな乖離をもつ基準電圧Vrefではなくフィードバック信号VFBと同じくゼロを初期値とするソフトスタート信号VSOFTとなる。電源の起動時、スイッチング電源装置は、徐々に大きくなるソフトスタート信号VSOFTに出力電圧Voutを追従させるため(フィードバック信号VFBがソフトスタート信号VSOFTに等しくなるよう動作するため)、スイッチング素子のオンデューティが過大なものになることを避けることができ、インダクタやスイッチング素子に大電流が流れることを防止できる。その後、ソフトスタート信号VSOFTが基準電圧Vrefより大きくなると、フィードバック信号VFBに対する比較相手が基準電圧Vrefに変化する。これにより、フィードバック信号VFBが基準電圧Vrefに等しくなるよう、出力電圧Voutが定電圧制御される。
ここで、一時的に過負荷状態が発生し、出力電圧Voutが大きく低下した場合を考える。図5はその様子を示すタイミングチャートである。同図(b),(c)には誤差信号Error SignalからPWM信号を生成する様子を示す。上記のように、PWMコンパレータ4は誤差信号Error Signalと発振器3からの三角波Voscを比較して、誤差信号Error SignalがVoscより大きければH、そうでなければLとなるPWM信号を生成する。PWM信号はドライブ回路7に入力され、ドライブ回路7は、PWM信号がHであればPチャネルMOSトランジスタ5をオン,NチャネルMOSトランジスタ6をオフとし、LであればPチャネルMOSトランジスタ5をオフ,NチャネルMOSトランジスタ6をオンとする。すなわち、三角波Voscの周期に対するPWM信号がHとなっている期間の比が、スイッチング素子のオンデューティとなる。誤差信号Error Signalは、誤差増幅回路1が図6(a)に示すフィードバック信号VFBと基準電圧Vrefとの差を増幅して生成され、過負荷が発生する時刻Tまでは一定の値となっている。
時刻Tで過負荷が発生して出力コンデンサ9から負荷に大量の電荷が流れ出すと出力電圧Voが低下し、Voを分圧したフィードバック信号VFBも低下する。すると、フィードバック信号VFBと基準電圧Vrefとの差が増大するので、図5(b)に示すように誤差信号Error Signalも増大する。ここで、位相補償素子が遅れ要素としてはたらくため、誤差増幅回路1の出力である誤差信号Error Signalは入力のフィードバック信号VFBより遅れて変化する。図5(c)に示すように、誤差信号Error Signalが増大するとPWM信号のH期間が長くなり、すなわちオンデューティが大きくなり、出力電圧Voutを上げるよう機能する。しかしながら、上記のように誤差増幅回路1が基本的に遅れ要素(積分要素)を含むこと、および出力電圧Voutが大きく低下したときに誤差増幅回路1への2つの入力信号の差が大きく広がったことにより、その後出力電圧Voutが上昇して目標値に達しても、すなわちフィードバック信号VFBが基準電圧Vrefに達しても、誤差信号Error Signalはまだ大きな値を保持していて定常値に戻るまで時間を要し、出力電圧Voutがさらに上昇を続けてオーバーシュートを生じてしまう。従い、過負荷により出力電圧Voutが低下すると、その後にオーバーシュートが生じてしまうという問題がある。
このような問題に対し、特許文献2に示すスイッチングレギュレータでは、出力電圧が目標値に達しない場合はソフトスタート回路をリセットして、ソフトスタート信号を再度ゼロから立ち上げることにより出力電圧のオーバーシュートが生じないようにしている。
特開平11−75365号公報 特開2008−72789号公報
特許文献2に開示されているスイッチングレギュレータのようにソフトスタート信号を再度ゼロから立ち上げるようにすると、出力電圧が目標値より大きいことに相当してしまうので誤差信号Error Signalが減少し、これによりスイッチング素子のオンデューティが減少して出力電圧Voutが益々低下してしまい、負荷の増大に対応できない。すなわち、スイッチング電源装置としての応答に問題があることになる。
本発明は上記の点に鑑みてなされたものであり、その目的は上記の課題を解決して、過負荷状態が発生して出力電圧Voutが低下しても素早くリカバーし、しかもその後出力電圧のオーバーシュートを対策することのできる電源供給装置を提供することにある。
そこで、上記課題を解決するために、請求項1に係る発明は、スイッチング電源装置から負荷に対して出力される電圧値を検出してフィードバック信号を生成し、ソフトスタート信号および基準電圧信号のうち値の小さい方の信号と前記フィードバック信号との比較結果に基づきスイッチング手段のオン・オフを制御することにより前記負荷に一定の電圧を印加するようにしたスイッチング電源装置において、前記ソフトスタート信号の上限を前記フィードバック信号より所定値だけ高い値に制限するクランプ回路を有するスイッチング電源装置であることを特徴とする。
請求項2に係る発明は、請求項1に係る発明において、前記ソフトスタート信号は、前記クランプ回路による制限がなければ単調増加する信号であることを特徴とする。
請求項3に係る発明は、請求項1または2に係る発明において、積分コンデンサと該積分コンデンサを充電する電流源を備えて前記ソフトスタート信号を生成するソフトスタート回路、および前記クランプ回路として前記積分コンデンサを放電させる放電電流を生成する放電電流生成回路を有し、該放電電流生成回路は前記フィードバック信号および前記ソフトスタート信号を入力とし、前記ソフトスタート信号が小さいほど前記放電電流は小さく、前記ソフト信号が前記フィードバック電圧より前記所定値だけ高いときに前記放電電流が前記充電電流と等しくなることを特徴とする。
請求項4に係る発明は、請求項3に係る発明において、前記放電電流生成回路は、一対のトランジスタからなる差動対および該差動対に接続される第1のカレントミラー回路を備える差動増幅回路と、第2のカレントミラー回路とを有し、該第2のカレントミラーの入力側のトランジスタは前記差動対の前記フィードバック信号が入力されるトラジスタのドレインと接続され、前記第2のカレントミラーが前記入力側のトランジスタに流れる電流をコピーすることにより前記放電電流を生成することを特徴とする。
この発明のスイッチング電源装置は、出力電圧を検出してフィードバック信号を生成し、ソフトスタート信号および基準電圧信号のうち値の小さい方の信号とフィードバック信号とを比較して誤差信号を生成し、誤差信号に基づきスイッチング手段のオン・オフを制御することにより前記負荷に一定の電圧を印加するようにし、ソフトスタート信号の上限を前記フィードバック信号より所定値だけ高い値に制限するクランプ手段を有するよう構成される。これにより、過負荷により出力電圧およびフィードバック信号が低下してもソフトスタート信号がフィードバック信号に応じて低下し、誤差信号がフィードバック信号および値がそれと大きな差のないソフトスタート信号との差分に基づいて生成されるため、誤差信号が過大となることがなく、従いオーバーシュートも生じにくくなる。また、ソフトスタート信号がゼロリセットされず、出力電圧が低下すれば誤差信号を増大させるので、負荷の増大に適切に対応することができる。
本発明の実施の形態について、図1および図2を用いて説明する。スイッチング電源装置の全体構成は、図3に示す回路にクランプ回路を付加したものになる。図1に付加されるクランプ回路100およびソフトスタート回路2の構成例を示す。ソフトスタート回路2は図3のものと同じである。なお、クランプ回路100とソフトスタート回路2を合わせたものを新たなソフトスタート回路とみなしてもよい。図1に示されるソフトスタート信号VSOFTを、図3のソフトスタート信号VSOFTに置き換えて本発明の実施の形態が構成される。また、クランプ回路100には図3に示されるフィードバック信号VFBが入力される。
クランプ回路100は、ソフトスタート信号VSOFTの上限を前記フィードバック信号VFBより所定値だけ高い値に制限するものであり、バイアス電流Ibを供給する定電流源101,PチャネルMOSトランジスタMP1,MP2,およびNチャネルMOSトランジスタMN1,MN2,MN3,MN4により構成されている。このうち、定電流源101,PチャネルMOSトランジスタMP1,MP2,およびNチャネルMOSトランジスタMN1,MN2は、ソフトスタート信号VSOFTおよびフィードバック信号VFBを入力とする差動増幅器の構成となっている。PチャネルMOSトランジスタMP1,MP2は差動増幅器の差動対を構成している。NチャネルMOSトランジスタMN1,MN2は差動対に接続され、ミラー比(MN2に流れる電流/MN1に流れる電流)がαの第1のカレントミラーを構成している。また、NチャネルMOSトランジスタMN3,MN4はミラー比(MN4に流れる電流/MN3に流れる電流)がβの第2のカレントミラーを構成していて、カレントミラー回路の入力端子となるNチャネルMOSトランジスタMN3のドレインは、PチャネルMOSトランジスタMP2とNチャネルMOSトランジスタMN2との接続点に接続されている。そして、第2のカレントミラー回路の出力端子となるNチャネルMOSトランジスタMN4のドレインは、ソフトスタート信号VSOFTを生成するコンデンサCsに接続されている。
クランプ回路100は、上記の構成によりコンデンサCsの電荷を放電させる放電電流を生成する放電電流生成回路として機能するものである。クランプ回路100において、(入力電圧フィードバック信号VFB)>>(ソフトスタート信号VSOFT)であると、PチャネルMOSトランジスタMP1はPチャネルMOSトランジスタMP2より電流が流れやすい状況となり、このためNチャネルMOSトランジスタMN1にはNチャネルMOSトランジスタMN2より大きな電流が流れようとする。NチャネルMOSトランジスタMN1,MN2はカレントミラーを構成しているため、両者に流れる電流はミラー比αで釣り合おうとするが、NチャネルMOSトランジスタMN1の方に大きな電流が流れようとするので、それに対抗するためにPチャネルMOSトランジスタMP2に流れる電流はほとんど全てNチャネルMOSトランジスタMN2に流れ、NチャネルMOSトランジスタMN3にはほとんど電流は流れない。
この状態から、入力電圧フィードバック信号VFBに対するソフトスタート信号VSOFTの大きさが相対的に大きくなっていくと、ある時点で、NチャネルMOSトランジスタMN1,MN2がカレントミラーを構成していなくても両者に流れる電流の比がαとなる状況になる。例えば、α=1ならば、VSOFT=VFBのとき両者の電流比がα=1となる。α>1であれば、VSOFT=VFB+△V1のとき両者の電流比がαとなる(△V1>0)。さらにソフトスタート信号VSOFTが相対的に大きくなっていくと、NチャネルMOSトランジスタMN2にミラー比αを超えた電流が流れようとし、そのミラー比αを超えた分の電流はNチャネルMOSトランジスタMN3に分流される。第2のカレントミラーにより、NチャネルMOSトランジスタMN3に流れる電流のβ倍の電流がNチャネルMOSトランジスタMN4に流れる。このNチャネルMOSトランジスタMN4に流れる電流は、コンデンサCsの電荷を放電させる電流となり、VSOFT=VFB+△VとなったときにNチャネルMOSトランジスタMN4に流れる電流と定電流源20からの電流Isが等しくなると、コンデンサCsへの充電電流がなくなるためソフトスタート信号VSOFTはそれ以上大きくならない。すなわち、ソフトスタート信号VSOFTは当初単調増加する信号であるが、(VFB+△V)でクランプされる。
△Vの大きさは、ミラー比α,β、バイアス電流Is,差動対を構成するPチャネルMOSトランジスタMP1,MP2のサイズによって調整することができる。例えば、第1のカレントミラーのミラー比αが大きい(小さい)ほど△Vは大きく(小さく)なる。また、第2のカレントミラーのミラー比βが大きい(小さい)ほど△Vは小さく(大きく)なる。
また、ソフトスタート信号VSOFTがクランプされている状態でフィードバック信号VFBが変動すると、フィードバック信号VFBが減少する場合、ソフトスタート信号VSOFTは差分△Vを保ちながらフィードバック信号VFBに追従する形で変化する。また、フィードバック信号VFBが増加する場合、増加のスピードが定電流IsによるコンデンサCsの積分電圧の上昇スピードより早ければ、ソフトスタート信号VSOFTはコンデンサCsの積分電圧の上昇スピードで上昇する。また、フィードバック信号VFBの増加スピードが定電流IsによるコンデンサCsの積分電圧の上昇スピードより遅ければ、ソフトスタート信号VSOFTは差分△Vを保ちながらフィードバック信号VFBに追従する形で変化する。
従来のスイッチング電源装置に対する図5のタイミングチャートに対応する、本発明の実施の形態のタイミングチャートを図2に示す。図2は、ソフトスタート信号VSOFTが(VFB+△V)でクランプされている定常状態から始まるもので、時刻t0で過負荷が発生し、これにより出力電圧Voおよびフィードバック信号VFBが減少する。誤差信号Error Signalは、基準電圧Vrefおよびソフトスタート信号VSOFTのうち値の小さい方の信号とフィードバック信号VFBとを比較して生成されるので、時刻t0以降の暫くの期間は、基準電圧Vrefとフィードバック信号VFBとの差分に基づいて誤差信号Error Signalが生成される。時刻t0以降はソフトスタート信号VSOFTもクランプ回路(放電電流生成回路)100の働きにより減少していき、(基準電圧Vref)≧(ソフトスタート信号VSOFT)となる時刻t1から時刻t2の期間は、ソフトスタート信号VSOFTとフィードバック信号VFBとの差分に基づいて誤差信号Error Signalが生成される。従い、誤差信号Error Signalを生成するための、フィードバック信号VFBとその比較相手の差分は△V以上に大きくならないから、誤差信号Error Signalおよびスイッチング素子のオンデューティが過大になることを防ぐことができ、これにより出力電圧回復時のオーバーシュートを抑制することができる。
なお、図1に示すクランプ回路の構成は一例であり、これに限定するものではない。ソフトスタート信号VSOFTを(VFB+△V)でクランプできるものなら、他の方式であってもよい。
また、本発明の実施の形態は、スイッチング電源装置として図3に示すPWM方式の降圧型のDC/DCコンバータを例として挙げたが、これに限定するものではなく、ソフトスタート電圧が基準電圧より低い場合に、ソフトスタート信号が出力電圧の目標値を指示する形の全てのスイッチング電源装置を対象とすることができる。
本発明の実施の形態におけるクランプ回路の構成を説明する図である。 本発明の実施の形態のスイッチング電源装置において、一時的に過負荷状態が発生して出力電圧Voutが大きく低下した場合について説明するためのタイミングチャートである。 スイッチング電源装置の構成例を示す図である。 ソフトスタート信号および誤差増幅回路の動作について説明するための図である。 従来のスイッチング電源装置において、一時的に過負荷状態が発生して出力電圧Voutが大きく低下した場合について説明するためのタイミングチャートである。
符号の説明
1 誤差増幅回路
2 ソフトスタート回路
3 発振器
4 PWMコンパレータ
5 NチャネルMOSトランジスタ
6 NチャネルMOSトランジスタ
7 ドライブ回路
8 インダクタ
9,16 コンデンサ
10,11,15 抵抗
12 基準電圧源
13 出力端子
14 入力電圧Vinが供給される電源供給ライン
17 負荷
20,101 定電流源
100 クランプ回路(放電電流生成回路)
Cs コンデンサ
MP1,MP2 PチャネルMOSトランジスタ
MN1,MN2,MN3,MN4 NチャネルMOSトランジスタ
Ms リセットトランジスタ
FB フィードバック信号
SOFT ソフトスタート信号

Claims (4)

  1. スイッチング電源装置から負荷に対して出力される電圧値を検出してフィードバック信号を生成し、ソフトスタート信号および基準電圧信号のうち値の小さい方の信号と前記フィードバック信号との比較結果に基づきスイッチング手段のオン・オフを制御することにより前記負荷に一定の電圧を印加するようにしたスイッチング電源装置において、前記ソフトスタート信号の上限を前記フィードバック信号より所定値だけ高い値に制限するクランプ回路を有することを特徴とするスイッチング電源装置。
  2. 前記ソフトスタート信号は、前記クランプ回路による制限がなければ単調増加する信号であることを特徴とする請求項1に記載のスイッチング電源装置。
  3. 積分コンデンサと該積分コンデンサを充電する電流源を備えて前記ソフトスタート信号を生成するソフトスタート回路、および前記クランプ回路として前記積分コンデンサを放電させる放電電流を生成する放電電流生成回路を有し、該放電電流生成回路は前記フィードバック信号および前記ソフトスタート信号を入力とし、前記ソフトスタート信号が小さいほど前記放電電流は小さく、前記ソフト信号が前記フィードバック電圧より前記所定値だけ高いときに前記放電電流が前記充電電流と等しくなることを特徴とする請求項1または2に記載のスイッチング電源装置。
  4. 前記放電電流生成回路は、一対のトランジスタからなる差動対および該差動対に接続される第1のカレントミラー回路を備える差動増幅回路と、第2のカレントミラー回路とを有し、該第2のカレントミラーの入力側のトランジスタは前記差動対の前記フィードバック信号が入力されるトラジスタのドレインと接続され、前記第2のカレントミラーが前記入力側のトランジスタに流れる電流をコピーすることにより前記放電電流を生成することを特徴とする請求項3に記載のスイッチング電源装置。
JP2008312162A 2008-12-08 2008-12-08 スイッチング電源装置 Active JP5206380B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008312162A JP5206380B2 (ja) 2008-12-08 2008-12-08 スイッチング電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008312162A JP5206380B2 (ja) 2008-12-08 2008-12-08 スイッチング電源装置

Publications (2)

Publication Number Publication Date
JP2010136572A JP2010136572A (ja) 2010-06-17
JP5206380B2 true JP5206380B2 (ja) 2013-06-12

Family

ID=42347247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008312162A Active JP5206380B2 (ja) 2008-12-08 2008-12-08 スイッチング電源装置

Country Status (1)

Country Link
JP (1) JP5206380B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106505849A (zh) * 2016-12-24 2017-03-15 成都卓创科微电子有限公司 一种时间可控的线性软启动电路
JP7402707B2 (ja) * 2020-02-13 2023-12-21 ローム株式会社 エラーアンプおよび電源回路
CN112803742B (zh) * 2021-02-27 2022-08-09 华为技术有限公司 Dc/dc转换器及其软启动防过冲方法
CN118041047A (zh) * 2024-01-17 2024-05-14 芯洲科技(北京)股份有限公司 具有过冲保护的开关电源

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4652726B2 (ja) * 2004-06-11 2011-03-16 富士通セミコンダクター株式会社 Dc−dcコンバータの制御回路、dc−dcコンバータ及び電子機器
JP5352964B2 (ja) * 2007-03-29 2013-11-27 富士通セミコンダクター株式会社 Dc−dcコンバータ、電源電圧供給方法、電源電圧供給システム、およびdc−dcコンバータの制御方法

Also Published As

Publication number Publication date
JP2010136572A (ja) 2010-06-17

Similar Documents

Publication Publication Date Title
JP5091027B2 (ja) スイッチングレギュレータ
KR100718905B1 (ko) Dc-dc 컨버터의 제어 회로 및 제어 방법
JP5169333B2 (ja) 電流モード制御型スイッチングレギュレータ
JP5151830B2 (ja) 電流モード制御型dc−dcコンバータ
JP5332248B2 (ja) 電源装置
JP5287030B2 (ja) Dc−dcコンバータおよび制御方法
JP5852380B2 (ja) Dc/dcコンバータ
JP2008206239A (ja) 半導体装置
JP5315988B2 (ja) Dc−dcコンバータ及びそのdc−dcコンバータを備えた電源回路
JP2005045993A (ja) Pwmスイッチングレギュレータ制御回路
JP2009153289A (ja) Dc−dcコンバータ
JP2011239522A (ja) 電源装置、制御回路及び電源装置の制御方法
JP2020065402A (ja) スイッチングレギュレータ
JP2009136064A (ja) スイッチングレギュレータの制御回路、制御方法およびそれを利用したスイッチングレギュレータ
JP4548100B2 (ja) Dc−dcコンバータ
JP6949648B2 (ja) スイッチング電源装置
JP5206380B2 (ja) スイッチング電源装置
JP2010220355A (ja) スイッチングレギュレータ
JP2015216791A (ja) スイッチング電源装置
TWI509957B (zh) 電源轉換器的相位調整電路、電源轉換器及其控制方法
US8054604B2 (en) Device and method of reducing inrush current
JP6153732B2 (ja) スイッチングレギュレータ
JP2010245675A (ja) 発振回路およびそれを用いたスイッチング電源装置
JP5515390B2 (ja) スイッチング電源装置
JP4764978B2 (ja) スイッチング電源

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5206380

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250