JPH0530755A - インバ−タ装置の放電回路 - Google Patents
インバ−タ装置の放電回路Info
- Publication number
- JPH0530755A JPH0530755A JP3181370A JP18137091A JPH0530755A JP H0530755 A JPH0530755 A JP H0530755A JP 3181370 A JP3181370 A JP 3181370A JP 18137091 A JP18137091 A JP 18137091A JP H0530755 A JPH0530755 A JP H0530755A
- Authority
- JP
- Japan
- Prior art keywords
- input
- voltage
- smoothing capacitor
- switching element
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】その交流入力断時におけるインバータ装置の直
流中間回路平滑コンデンサの蓄積電荷を速やかに放電さ
せ得る電荷放電回路を提供する。 【構成】電圧形インバータ装置の直流中間回路平滑コン
デンサに並列にスイッチング素子と直列接続をなした放
電抵抗を接続し、該装置の交流入力断状態を該交流の整
流電圧，或いは前記コンデンサの端子電圧を電源とする
ＤＣ／ＤＣコンバ−タの出力電圧等の低下より検出する
入力電圧検出回路を設け、該検出回路の出力信号により
前記スッチング素子を導通させることにより前記交流入
力断時に速やかに前記平滑コンデンサの蓄積電荷を放電
させてその端子電圧の低下を図る。
流中間回路平滑コンデンサの蓄積電荷を速やかに放電さ
せ得る電荷放電回路を提供する。 【構成】電圧形インバータ装置の直流中間回路平滑コン
デンサに並列にスイッチング素子と直列接続をなした放
電抵抗を接続し、該装置の交流入力断状態を該交流の整
流電圧，或いは前記コンデンサの端子電圧を電源とする
ＤＣ／ＤＣコンバ−タの出力電圧等の低下より検出する
入力電圧検出回路を設け、該検出回路の出力信号により
前記スッチング素子を導通させることにより前記交流入
力断時に速やかに前記平滑コンデンサの蓄積電荷を放電
させてその端子電圧の低下を図る。
Description
【０００１】
【産業上の利用分野】本発明はその交流入力断時におけ
るインバ−タ装置の直流中間回路平滑コンデンサの蓄積
電荷放電回路に関する。
るインバ−タ装置の直流中間回路平滑コンデンサの蓄積
電荷放電回路に関する。
【０００２】
【従来の技術】従来のこの種のインバ−タ装置の放電回
路としては、該インバ−タ装置の直流中間回路平滑コン
デンサの両端に適当抵抗値の放電抵抗を常時接続してお
くものが知られている。
路としては、該インバ−タ装置の直流中間回路平滑コン
デンサの両端に適当抵抗値の放電抵抗を常時接続してお
くものが知られている。
【０００３】
【発明が解決しようとする課題】しかしながら前記の如
き従来の放電回路においては、直流中間回路平滑コンデ
ンサの両端に常時その放電抵抗が接続されているため該
抵抗は通常運転時においても直流中間回路電圧を受けて
常時通電状態となって電力損失を発生し、発熱とインバ
−タ効率の低下とを招いていた。これに鑑み本発明は、
通常運転時における電力損失を発生させることなくその
交流入力の断時におけるインバ−タ装置の直流中間回路
平滑コンデンサの蓄積電荷を速やかに放電させ得る電荷
放電回路の提供を目的とするものである。
き従来の放電回路においては、直流中間回路平滑コンデ
ンサの両端に常時その放電抵抗が接続されているため該
抵抗は通常運転時においても直流中間回路電圧を受けて
常時通電状態となって電力損失を発生し、発熱とインバ
−タ効率の低下とを招いていた。これに鑑み本発明は、
通常運転時における電力損失を発生させることなくその
交流入力の断時におけるインバ−タ装置の直流中間回路
平滑コンデンサの蓄積電荷を速やかに放電させ得る電荷
放電回路の提供を目的とするものである。
【０００４】
【課題を解決するための手段】上記目的を達成するため
に、本発明のインバ−タ装置の放電回路は、交流入力を
整流する整流部と該整流部の出力する整流電圧を平滑す
る平滑コンデンサと該コンデンサ両端の平滑直流電圧を
入力とし所要の電圧と周波数とを有する交流を出力する
インバ−タ部とから成るインバ−タ装置に関し、前記交
流入力が断たれた場合における前記平滑コンデンサの電
荷放電回路であって、パワ−トランジスタ等のスイッチ
ング素子との直列接続をなして前記平滑コンデンサに並
列に接続された放電抵抗と、整流器と直流電圧比較部と
を有し前記交流入力を整流して得た直流電圧が所定の低
電圧設定値以下に低下した場合に出力を発する入力電圧
検出部と、前記スイッチング素子を含みフォトカプラ等
の入出力電位絶縁形の信号入力部を有し前記入力電圧検
出部の出力信号を受けて該スイッチング素子を導通させ
るスイッチング部とを備えて成るものとし、また前記イ
ンバ−タ装置において、前記コンデンサに対する充電の
突入電流制限を行う限流抵抗と該限流抵抗に並列に接続
され前記充電の完了後にそのゲ−ト制御部からの指令信
号に従って導通して前記限流抵抗を短絡するサイリスタ
とを有する場合には、パワ−トランジスタ等のスイッチ
ング素子との直列接続をなして前記平滑コンデンサに並
列に接続された放電抵抗と、前記スイッチング素子を含
みフォトカプラ等の入出力電位絶縁形の信号入力部を有
し、該入力部に前記サイリスタへの前記ゲ−ト制御部の
指令信号を共用入力し，前記交流入力の断時には前記サ
イリスタへの指令信号の変化に従って前記スイッチング
素子を導通制御させるスイッチング部とを備えて成るも
のとし、更にまた前記インバ−タ装置において、前記コ
ンデンサ両端の平滑直流電圧を入力とし所要各部の制御
電圧を供給するＤＣ／ＤＣコンバ−タを有する場合に
は、パワ−トランジスタ等のスイッチング素子との直列
接続をなして前記平滑コンデンサに並列に接続された放
電抵抗と、前記スイッチング素子を含みフォトカプラ等
の入出力電位絶縁形の信号入力部を有し，該入力部に印
加され前記ＤＣ／ＤＣコンバ−タの出力電圧が前記の交
流入力断に伴い低下或いは消滅したことを受けて前記ス
イッチング素子を導通させるスイッチング部とを備えて
成るものとする。
に、本発明のインバ−タ装置の放電回路は、交流入力を
整流する整流部と該整流部の出力する整流電圧を平滑す
る平滑コンデンサと該コンデンサ両端の平滑直流電圧を
入力とし所要の電圧と周波数とを有する交流を出力する
インバ−タ部とから成るインバ−タ装置に関し、前記交
流入力が断たれた場合における前記平滑コンデンサの電
荷放電回路であって、パワ−トランジスタ等のスイッチ
ング素子との直列接続をなして前記平滑コンデンサに並
列に接続された放電抵抗と、整流器と直流電圧比較部と
を有し前記交流入力を整流して得た直流電圧が所定の低
電圧設定値以下に低下した場合に出力を発する入力電圧
検出部と、前記スイッチング素子を含みフォトカプラ等
の入出力電位絶縁形の信号入力部を有し前記入力電圧検
出部の出力信号を受けて該スイッチング素子を導通させ
るスイッチング部とを備えて成るものとし、また前記イ
ンバ−タ装置において、前記コンデンサに対する充電の
突入電流制限を行う限流抵抗と該限流抵抗に並列に接続
され前記充電の完了後にそのゲ−ト制御部からの指令信
号に従って導通して前記限流抵抗を短絡するサイリスタ
とを有する場合には、パワ−トランジスタ等のスイッチ
ング素子との直列接続をなして前記平滑コンデンサに並
列に接続された放電抵抗と、前記スイッチング素子を含
みフォトカプラ等の入出力電位絶縁形の信号入力部を有
し、該入力部に前記サイリスタへの前記ゲ−ト制御部の
指令信号を共用入力し，前記交流入力の断時には前記サ
イリスタへの指令信号の変化に従って前記スイッチング
素子を導通制御させるスイッチング部とを備えて成るも
のとし、更にまた前記インバ−タ装置において、前記コ
ンデンサ両端の平滑直流電圧を入力とし所要各部の制御
電圧を供給するＤＣ／ＤＣコンバ−タを有する場合に
は、パワ−トランジスタ等のスイッチング素子との直列
接続をなして前記平滑コンデンサに並列に接続された放
電抵抗と、前記スイッチング素子を含みフォトカプラ等
の入出力電位絶縁形の信号入力部を有し，該入力部に印
加され前記ＤＣ／ＤＣコンバ−タの出力電圧が前記の交
流入力断に伴い低下或いは消滅したことを受けて前記ス
イッチング素子を導通させるスイッチング部とを備えて
成るものとする。
【０００５】
【作用】本発明は、インバ−タ装置の電源交流入力電圧
が所定の設定値以下に低下した場合に、該インバ−タ装
置の直流中間回路平滑コンデンサの両端にスイッチング
素子を介して並列に接続された放電抵抗を該スイッチン
グ素子の導通制御により通電状態となし、前記平滑コン
デンサの電荷放電を速やかに行わせるものであり、前記
交流入力電圧の低下状態検出を、前記交流入力を整流し
て得た直流電圧が所定の低電圧設定値以下に低下したこ
と，或いは前記交流入力断時における前記限流抵抗短絡
用サイリスタへのゲ−ト制御部指令信号を共用するこ
と，或いは前記コンデンサ両端の平滑直流電圧を入力と
するＤＣ／ＤＣコンバ−タの出力電圧が低下或いは消滅
したことにより検出するものである。
が所定の設定値以下に低下した場合に、該インバ−タ装
置の直流中間回路平滑コンデンサの両端にスイッチング
素子を介して並列に接続された放電抵抗を該スイッチン
グ素子の導通制御により通電状態となし、前記平滑コン
デンサの電荷放電を速やかに行わせるものであり、前記
交流入力電圧の低下状態検出を、前記交流入力を整流し
て得た直流電圧が所定の低電圧設定値以下に低下したこ
と，或いは前記交流入力断時における前記限流抵抗短絡
用サイリスタへのゲ−ト制御部指令信号を共用するこ
と，或いは前記コンデンサ両端の平滑直流電圧を入力と
するＤＣ／ＤＣコンバ−タの出力電圧が低下或いは消滅
したことにより検出するものである。
【０００６】なお前記のサイリスタへのゲ−ト制御部指
令信号を共用する場合とＤＣ／ＤＣコンバ−タの出力電
圧の検出による場合とは何れも前記平滑コンデンサの両
端電圧に関連するものであり、従って対象とする電圧低
下が前記インバ−タ装置の起動途上において発生したも
のか或いは前記の電源交流入力電圧の低下によるものか
には無関係に前記放電抵抗は前記平滑コンデンサの両端
に接続されることになり、不要の電力損失と発熱を生じ
させるが、これは短期間であり通常はこれを無視する
が、もし対策の必要な場合には前記スイッチング素子に
対する導通条件を前記の電圧低下と前記インバ−タ装置
の起動後の経過時間或いは該起動後の前記コンデンサの
端子電圧でみた充電状態との両条件となすことにより前
記の問題は解決されることになる。
令信号を共用する場合とＤＣ／ＤＣコンバ−タの出力電
圧の検出による場合とは何れも前記平滑コンデンサの両
端電圧に関連するものであり、従って対象とする電圧低
下が前記インバ−タ装置の起動途上において発生したも
のか或いは前記の電源交流入力電圧の低下によるものか
には無関係に前記放電抵抗は前記平滑コンデンサの両端
に接続されることになり、不要の電力損失と発熱を生じ
させるが、これは短期間であり通常はこれを無視する
が、もし対策の必要な場合には前記スイッチング素子に
対する導通条件を前記の電圧低下と前記インバ−タ装置
の起動後の経過時間或いは該起動後の前記コンデンサの
端子電圧でみた充電状態との両条件となすことにより前
記の問題は解決されることになる。
【０００７】
【実施例】以下本発明の実施例を図面に従って説明す
る。図１と図２と図３とはそれぞれ本発明の第一と第二
と第三の実施例を示す回路図であり、図４は動作波形図
である。なお前記各図において同一機能の構成要素に対
しては同一の表示符号を付している。
る。図１と図２と図３とはそれぞれ本発明の第一と第二
と第三の実施例を示す回路図であり、図４は動作波形図
である。なお前記各図において同一機能の構成要素に対
しては同一の表示符号を付している。
【０００８】先ず図１は交流入力と交流出力とをそれぞ
れ三相となした場合を示すものであるが、１は入力電源
用の遮断器、２は整流器、Ｃf1はその端子電圧をＶdcと
する平滑コンデンサ、Ｒd は放電抵抗、３はそのスイッ
チング素子をパワ−トランジスタとするインバ−タであ
りそれぞれインバ−タ装置の主回路を構成する。また４
は誘導電動機である。次に、７はスイッチング部であ
り，前記放電抵抗Ｒd と直列接続をなし該抵抗Ｒd と共
に前記平滑コンデンサに並列に接続されたパワ−トラン
ジスタＴＲと、前記スイッチング部７の信号入力部をな
すフォトカプラＰＣ1 と、前記トランジスタＴＲのベ−
ス電流調整用の抵抗Ｒ3 とから成る。なお前記の如きイ
ンバ−タ装置の主回路構成と前記スイッチング部との組
み合わせは図１と図２と図３とに共通の基本的なもので
ある。
れ三相となした場合を示すものであるが、１は入力電源
用の遮断器、２は整流器、Ｃf1はその端子電圧をＶdcと
する平滑コンデンサ、Ｒd は放電抵抗、３はそのスイッ
チング素子をパワ−トランジスタとするインバ−タであ
りそれぞれインバ−タ装置の主回路を構成する。また４
は誘導電動機である。次に、７はスイッチング部であ
り，前記放電抵抗Ｒd と直列接続をなし該抵抗Ｒd と共
に前記平滑コンデンサに並列に接続されたパワ−トラン
ジスタＴＲと、前記スイッチング部７の信号入力部をな
すフォトカプラＰＣ1 と、前記トランジスタＴＲのベ−
ス電流調整用の抵抗Ｒ3 とから成る。なお前記の如きイ
ンバ−タ装置の主回路構成と前記スイッチング部との組
み合わせは図１と図２と図３とに共通の基本的なもので
ある。
【０００９】また、６は入力電圧検出部であり、前記交
流入力を受ける５の整流器と平滑コンデンサＣf2と分圧
用抵抗Ｒ1 ，Ｒ2 と定電圧ダイオ−ドＺＤとから成る。
前記の主回路と入力電圧検出部６とスイッチング部７と
によりインバ−タ装置１０を構成する。
流入力を受ける５の整流器と平滑コンデンサＣf2と分圧
用抵抗Ｒ1 ，Ｒ2 と定電圧ダイオ−ドＺＤとから成る。
前記の主回路と入力電圧検出部６とスイッチング部７と
によりインバ−タ装置１０を構成する。
【００１０】今、前記交流入力電圧が正常にあり整流器
５を介して与えられた整流電圧の分圧抵抗Ｒ2 の両端電
圧が前記ダイオ−ドＺＤのツェナ電圧以上にあれば該Ｚ
Ｄは導通して前記スイッチング部のフォトカプラＰＣ1
に通電し、これによりパワ−トランジスタＴＲのベ−ス
とエミッタ間電位差が極めて小となって該パワ−トラン
ジスタは遮断状態となり、逆に前記交流入力電圧が低下
し前記ＺＤが不導通となれば前記ＰＣ1 も不導通となっ
て前記パワ−トランジスタＴＲのベ−スとエミッタ間は
開放されて該パワ−トランジスタは導通状態となり前記
放電抵抗Ｒd は前記平滑コンデンサＣf1に並列に接続さ
れることになる。
５を介して与えられた整流電圧の分圧抵抗Ｒ2 の両端電
圧が前記ダイオ−ドＺＤのツェナ電圧以上にあれば該Ｚ
Ｄは導通して前記スイッチング部のフォトカプラＰＣ1
に通電し、これによりパワ−トランジスタＴＲのベ−ス
とエミッタ間電位差が極めて小となって該パワ−トラン
ジスタは遮断状態となり、逆に前記交流入力電圧が低下
し前記ＺＤが不導通となれば前記ＰＣ1 も不導通となっ
て前記パワ−トランジスタＴＲのベ−スとエミッタ間は
開放されて該パワ−トランジスタは導通状態となり前記
放電抵抗Ｒd は前記平滑コンデンサＣf1に並列に接続さ
れることになる。
【００１１】次に図２は、前記図１において整流器２と
平滑コンデンサＣf1間の正極直流母線に直列に挿入した
該平滑コンデンサへの充電突入電流制限用の限流抵抗Ｒ
s と該限流抵抗短絡用のサイリスタＴＨＹとを主回路に
設け、且つ該サイリスタへのゲ−ト制御信号を形成する
ゲ−ト制御部８とフォトカプラＰＣ2 と該ゲ−ト制御信
号伝達用のパルストランスＰＴr とで構成した回路６a
を以て入力電圧検出部となして前記検出部６に代えたも
のであり、前記ゲ−ト制御信号を前記スイッチング部７
への入力信号として共用させたものである。この場合前
記交流入力電圧の低下に伴う前記ゲ−ト制御信号の消滅
制御により前記と同様にパワ−トランジスタＴＲは遮断
状態となり前記放電抵抗Ｒd は前記平滑コンデンサＣf1
に並列に接続されることになる。
平滑コンデンサＣf1間の正極直流母線に直列に挿入した
該平滑コンデンサへの充電突入電流制限用の限流抵抗Ｒ
s と該限流抵抗短絡用のサイリスタＴＨＹとを主回路に
設け、且つ該サイリスタへのゲ−ト制御信号を形成する
ゲ−ト制御部８とフォトカプラＰＣ2 と該ゲ−ト制御信
号伝達用のパルストランスＰＴr とで構成した回路６a
を以て入力電圧検出部となして前記検出部６に代えたも
のであり、前記ゲ−ト制御信号を前記スイッチング部７
への入力信号として共用させたものである。この場合前
記交流入力電圧の低下に伴う前記ゲ−ト制御信号の消滅
制御により前記と同様にパワ−トランジスタＴＲは遮断
状態となり前記放電抵抗Ｒd は前記平滑コンデンサＣf1
に並列に接続されることになる。
【００１２】更に図３は、前記図１において前記平滑コ
ンデンサＣf1の端子電圧をその電源とするＤＣ／ＤＣコ
ンバ−タ９の出力の一部を前記スイッチング部７への入
力信号として用いる如く構成した回路６b を以て入力電
圧検出部となして前記検出部６に代えたものであり、前
記交流入力電圧の低下に伴う前記コンバ−タの出力消滅
により前記と同様にパワ−トランジスタＴＲは遮断状態
となり前記の放電抵抗Ｒd は前記平滑コンデンサＣf1に
並列に接続されることになる。
ンデンサＣf1の端子電圧をその電源とするＤＣ／ＤＣコ
ンバ−タ９の出力の一部を前記スイッチング部７への入
力信号として用いる如く構成した回路６b を以て入力電
圧検出部となして前記検出部６に代えたものであり、前
記交流入力電圧の低下に伴う前記コンバ−タの出力消滅
により前記と同様にパワ−トランジスタＴＲは遮断状態
となり前記の放電抵抗Ｒd は前記平滑コンデンサＣf1に
並列に接続されることになる。
【００１３】次に図４の動作波形図は前記の平滑コンデ
ンサＣf1の端子電圧Ｖdcとパワ−トランジスタＴＲの対
時間動作模様を示すものであり、前記交流入力電圧の正
常時に時刻０にて遮断器１を閉路し前記電圧Ｖdcが上昇
を開始した場合、前記トランジスタＴＲのコレクタ・エ
ミッタ間電圧がその所要動作値以上となり且つ十分なベ
−ス電流が得られるようになった時刻ｔ1 において前記
トランジスタＴＲは導通を開始し、前記電圧Ｖdcがその
設定電圧Ｖdcs 以上となり前記平滑コンデンサＣf1の充
電が完了したとみなされる時刻ｔ2 において前記スイッ
チング部７のフォトカプラＰＣ1 が通電して前記トラン
ジスタＴＲは遮断状態となる。また前記交流入力電圧が
時刻ｔ3 において断状態となり前記電圧Ｖdcが回路時定
数に従って低下を開始し時刻ｔ4 において前記電圧Ｖ
dcs に至れば前記のフォトカプラＰＣ1 の通電が停止し
前記トランジスタＴＲは導通状態となり、前記放電抵抗
Ｒd は前記平滑コンデンサＣf1に並列に接続され該コン
デンサの電荷は急速に放電され前記電圧Ｖdcも図示実線
の如く急速に低下する。この結果時刻ｔ5 において前記
トランジスタＴＲのコレクタ・エミッタ間電圧がその所
要動作値以下となり該トランジスタＴＲは遮断状態に入
る。なお図示点線は時刻ｔ4 とｔ5 間における前記トラ
ンジスタＴＲの導通状態がなかったものとした場合にお
ける前記の電圧Ｖdcの減衰予測図である。
ンサＣf1の端子電圧Ｖdcとパワ−トランジスタＴＲの対
時間動作模様を示すものであり、前記交流入力電圧の正
常時に時刻０にて遮断器１を閉路し前記電圧Ｖdcが上昇
を開始した場合、前記トランジスタＴＲのコレクタ・エ
ミッタ間電圧がその所要動作値以上となり且つ十分なベ
−ス電流が得られるようになった時刻ｔ1 において前記
トランジスタＴＲは導通を開始し、前記電圧Ｖdcがその
設定電圧Ｖdcs 以上となり前記平滑コンデンサＣf1の充
電が完了したとみなされる時刻ｔ2 において前記スイッ
チング部７のフォトカプラＰＣ1 が通電して前記トラン
ジスタＴＲは遮断状態となる。また前記交流入力電圧が
時刻ｔ3 において断状態となり前記電圧Ｖdcが回路時定
数に従って低下を開始し時刻ｔ4 において前記電圧Ｖ
dcs に至れば前記のフォトカプラＰＣ1 の通電が停止し
前記トランジスタＴＲは導通状態となり、前記放電抵抗
Ｒd は前記平滑コンデンサＣf1に並列に接続され該コン
デンサの電荷は急速に放電され前記電圧Ｖdcも図示実線
の如く急速に低下する。この結果時刻ｔ5 において前記
トランジスタＴＲのコレクタ・エミッタ間電圧がその所
要動作値以下となり該トランジスタＴＲは遮断状態に入
る。なお図示点線は時刻ｔ4 とｔ5 間における前記トラ
ンジスタＴＲの導通状態がなかったものとした場合にお
ける前記の電圧Ｖdcの減衰予測図である。
【００１４】前記の如く図４の時刻ｔ1 とｔ2 間におい
ては前記放電抵抗Ｒd が前記平滑コンデンサＣf1に並列
に接続されるが、この期間は図１の回路においては極め
て短く，図２と図３の回路においても実用上支障のない
ものであり通常この期間を零となす対策はとられない。
何ずれにしても前記図１，図２，図３，の如き回路構成
を用いることにより、前記の交流入力電圧が断状態とな
れば前記放電抵抗Ｒd により前記平滑コンデンサＣf1の
電荷を急速に放電させその端子電圧Ｖdcを急速に低下さ
せることが可能となり、且つまた通常運転時における前
記放電抵抗Ｒd による電力損失を極めて小となすことが
できる。
ては前記放電抵抗Ｒd が前記平滑コンデンサＣf1に並列
に接続されるが、この期間は図１の回路においては極め
て短く，図２と図３の回路においても実用上支障のない
ものであり通常この期間を零となす対策はとられない。
何ずれにしても前記図１，図２，図３，の如き回路構成
を用いることにより、前記の交流入力電圧が断状態とな
れば前記放電抵抗Ｒd により前記平滑コンデンサＣf1の
電荷を急速に放電させその端子電圧Ｖdcを急速に低下さ
せることが可能となり、且つまた通常運転時における前
記放電抵抗Ｒd による電力損失を極めて小となすことが
できる。
【００１５】
【発明の効果】本発明によれば、交流入力を整流する整
流部と該整流部の出力する整流電圧を平滑する平滑コン
デンサと該コンデンサ両端の平滑直流電圧を入力とし所
要の交流を出力するインバ−タ部とから成るインバ−タ
装置において、前記交流入力が断たれた場合における前
記平滑コンデンサの電荷放電回路に関し、パワ−トラン
ジスタ等のスイッチング素子との直列接続をなして前記
平滑コンデンサに並列に接続された放電抵抗を設け、前
記スイッチング素子を、前記交流入力を整流して得た直
流電圧が所定の低電圧設定値以下に低下したことの検出
信号か、或いは前記コンデンサに対する充電の突入電流
制限を行う限流抵抗と該限流抵抗に並列に接続され前記
充電の完了後にそのゲ−ト制御部からの指令信号に従っ
て導通して前記限流抵抗を短絡するサイリスタとを有す
る場合には、該サイリスタへのゲ−ト指令信号を共用信
号となすか、或いはまた前記コンデンサ両端の平滑直流
電圧を入力とし所要各部の制御電圧を供給するＤＣ／Ｄ
Ｃコンバ−タを有する場合には、前記交流入力の断と共
に低下する該ＤＣ／ＤＣコンバ−タの出力電圧の一部を
該交流入力電圧の低下検出信号と共用し、前記三者の何
れかの信号をフォトカプラ等の入出力電位絶縁形の信号
入力部を介して前記スイッチング素子に与えてこれを導
通状態となすことにより、簡易且つ安価な回路構成によ
り、前記の交流入力電圧が断状態となれば前記放電抵抗
により前記平滑コンデンサの電荷を急速に放電させその
端子電圧を急速に低下させることが可能となり、且つま
た通常運転時における前記放電抵抗による電力損失を極
めて小となすことができる。
流部と該整流部の出力する整流電圧を平滑する平滑コン
デンサと該コンデンサ両端の平滑直流電圧を入力とし所
要の交流を出力するインバ−タ部とから成るインバ−タ
装置において、前記交流入力が断たれた場合における前
記平滑コンデンサの電荷放電回路に関し、パワ−トラン
ジスタ等のスイッチング素子との直列接続をなして前記
平滑コンデンサに並列に接続された放電抵抗を設け、前
記スイッチング素子を、前記交流入力を整流して得た直
流電圧が所定の低電圧設定値以下に低下したことの検出
信号か、或いは前記コンデンサに対する充電の突入電流
制限を行う限流抵抗と該限流抵抗に並列に接続され前記
充電の完了後にそのゲ−ト制御部からの指令信号に従っ
て導通して前記限流抵抗を短絡するサイリスタとを有す
る場合には、該サイリスタへのゲ−ト指令信号を共用信
号となすか、或いはまた前記コンデンサ両端の平滑直流
電圧を入力とし所要各部の制御電圧を供給するＤＣ／Ｄ
Ｃコンバ−タを有する場合には、前記交流入力の断と共
に低下する該ＤＣ／ＤＣコンバ−タの出力電圧の一部を
該交流入力電圧の低下検出信号と共用し、前記三者の何
れかの信号をフォトカプラ等の入出力電位絶縁形の信号
入力部を介して前記スイッチング素子に与えてこれを導
通状態となすことにより、簡易且つ安価な回路構成によ
り、前記の交流入力電圧が断状態となれば前記放電抵抗
により前記平滑コンデンサの電荷を急速に放電させその
端子電圧を急速に低下させることが可能となり、且つま
た通常運転時における前記放電抵抗による電力損失を極
めて小となすことができる。
【図１】本発明の第一の実施例を示す回路図
【図２】本発明の第二の実施例を示す回路図
【図３】本発明の第三の実施例を示す回路図
【図４】本発明の各実施例に対応する動作波形図
１ 遮断器
２ 整流器
３ インバ−タ
４ 誘導電動機
５ 整流器
６ 入力電圧検出部
６a 入力電圧検出部
６b 入力電圧検出部
７ スイッチング部
８ ゲ−ト制御部
９ ＤＣ／ＤＣコンバ−タ
１０ インバ−タ装置
Ｃf1 平滑コンデンサ
Ｃf2 平滑コンデンサ
ＰＣ1 フォトカプラ
ＰＣ2 フォトカプラ
Ｒ1 分圧用抵抗
Ｒ2 分圧用抵抗
Ｒ3 ベ−ス電流調整用抵抗
Ｒd 放電抵抗
ＴＲ パワ−トランジスタ
ＺＤ 定電圧ダイオ−ド
Claims (3)
- 【請求項１】交流入力を整流する整流部と該整流部の出
力する整流電圧を平滑する平滑コンデンサと該コンデン
サ両端の平滑直流電圧を入力とし所要の電圧と周波数と
を有する交流を出力するインバ−タ部とから成るインバ
−タ装置に関し、前記交流入力が断たれた場合における
前記平滑コンデンサの電荷放電回路であって、パワ−ト
ランジスタ等のスイッチング素子との直列接続をなして
前記平滑コンデンサに並列に接続された放電抵抗と、整
流器と直流電圧比較部とを有し前記交流入力を整流して
得た直流電圧が所定の低電圧設定値以下に低下した場合
に出力を発する入力電圧検出部と、前記スイッチング素
子を含みフォトカプラ等の入出力電位絶縁形の信号入力
部を有し前記入力電圧検出部の出力信号を受けて該スイ
ッチング素子を導通させるスイッチング部とを備えて成
ることを特徴とするインバ−タ装置の放電回路。 - 【請求項２】交流入力を整流する整流部と該整流部の出
力する整流電圧を平滑する平滑コンデンサと、該コンデ
ンサに対する充電の突入電流制限を行う限流抵抗と該限
流抵抗に並列に接続され前記充電の完了後にそのゲ−ト
制御部からの指令信号に従って導通して前記限流抵抗を
短絡するサイリスタと、前記コンデンサ両端の平滑直流
電圧を入力とし所要の電圧と周波数とを有する交流を出
力するインバ−タ部とから成るインバ−タ装置に関し、
前記交流入力が断たれた場合における前記平滑コンデン
サの電荷放電回路であって、パワ−トランジスタ等のス
イッチング素子との直列接続をなして前記平滑コンデン
サに並列に接続された放電抵抗と、前記スイッチング素
子を含みフォトカプラ等の入出力電位絶縁形の信号入力
部を有し，該入力部に前記サイリスタへの前記ゲ−ト制
御部の指令信号を共用入力し，前記交流入力の断時には
前記サイリスタへの指令信号の変化に従って前記スイッ
チング素子を導通制御させるスイッチング部とを備えて
成ることを特徴とするインバ−タ装置の放電回路。 - 【請求項３】交流入力を整流する整流部と該整流部の出
力する整流電圧を平滑する平滑コンデンサと該コンデン
サ両端の平滑直流電圧を入力とし所要の電圧と周波数と
を有する交流を出力するインバ−タ部と前記平滑直流電
圧を入力とし所要各部の制御電圧を供給するＤＣ／ＤＣ
コンバ−タとから成るインバ−タ装置に関し、前記交流
入力が断たれた場合における前記平滑コンデンサの電荷
放電回路であって、パワ−トランジスタ等のスイッチン
グ素子との直列接続をなして前記平滑コンデンサに並列
に接続された放電抵抗と、前記スイッチング素子を含み
フォトカプラ等の入出力電位絶縁形の信号入力部を有
し，該入力部に印加された前記ＤＣ／ＤＣコンバ−タの
出力電圧が前記の交流入力断に伴い低下或いは消滅した
ことを受けて前記スイッチング素子を導通させるスイッ
チング部とを備えて成ることを特徴とするインバ−タ装
置の放電回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3181370A JPH0530755A (ja) | 1991-07-23 | 1991-07-23 | インバ−タ装置の放電回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3181370A JPH0530755A (ja) | 1991-07-23 | 1991-07-23 | インバ−タ装置の放電回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0530755A true JPH0530755A (ja) | 1993-02-05 |
Family
ID=16099542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3181370A Pending JPH0530755A (ja) | 1991-07-23 | 1991-07-23 | インバ−タ装置の放電回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0530755A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7336060B2 (en) | 2005-03-31 | 2008-02-26 | Fujitsu Limited | Circuit and method for controlling a DC-DC converter by enabling the synchronous rectifier during undervoltage lockout |
| JP2013009486A (ja) * | 2011-06-23 | 2013-01-10 | Toshiba Schneider Inverter Corp | インバータ装置の蓄積電力放電回路 |
| CN103795283A (zh) * | 2012-10-31 | 2014-05-14 | 东芝施耐德变换器公司 | 逆变器装置的积蓄电力放电电路 |
| JP2015073435A (ja) * | 2015-01-19 | 2015-04-16 | 東芝シュネデール・インバータ株式会社 | インバータ装置の蓄積電力放電回路 |
-
1991
- 1991-07-23 JP JP3181370A patent/JPH0530755A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7336060B2 (en) | 2005-03-31 | 2008-02-26 | Fujitsu Limited | Circuit and method for controlling a DC-DC converter by enabling the synchronous rectifier during undervoltage lockout |
| JP2013009486A (ja) * | 2011-06-23 | 2013-01-10 | Toshiba Schneider Inverter Corp | インバータ装置の蓄積電力放電回路 |
| CN103795283A (zh) * | 2012-10-31 | 2014-05-14 | 东芝施耐德变换器公司 | 逆变器装置的积蓄电力放电电路 |
| JP2014090627A (ja) * | 2012-10-31 | 2014-05-15 | Toshiba Schneider Inverter Corp | インバータ装置の蓄積電力放電回路 |
| US9231415B2 (en) | 2012-10-31 | 2016-01-05 | Toshiba Schneider Inverter Corporation | Stored electric power discharging circuit for inverter |
| JP2015073435A (ja) * | 2015-01-19 | 2015-04-16 | 東芝シュネデール・インバータ株式会社 | インバータ装置の蓄積電力放電回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5465202A (en) | Inverter apparatus provided with electric discharge control circuit of dc smoothing capacitor and method of controlling the same | |
| US4937731A (en) | Power supply with automatic input voltage doubling | |
| KR100629480B1 (ko) | 전원공급장치, 방법 및 전자장치 | |
| US6804126B2 (en) | Power supply start up circuit | |
| JP3401238B2 (ja) | ワールドワイド電源装置 | |
| US20190011940A1 (en) | Power harvesting circuit | |
| US5687069A (en) | Rectifier bridge apparatus | |
| JPH0530755A (ja) | インバ−タ装置の放電回路 | |
| US5737163A (en) | DC-AC converter protection | |
| KR200431523Y1 (ko) | 배터리 충전 장치 | |
| JPH0919154A (ja) | 電源装置の突入電流制限装置 | |
| JPS61231877A (ja) | 直流電源装置 | |
| KR102022977B1 (ko) | 인버터 제어장치 및 방법 | |
| JPH08182187A (ja) | 突入電流抑制電源回路 | |
| JPS63209467A (ja) | スイツチング電源 | |
| JPH0681496B2 (ja) | 突入電流防止回路 | |
| JPH073833Y2 (ja) | スイッチング電源装置の過電流保護回路 | |
| JP2680581B2 (ja) | 電源装置 | |
| JPH07163142A (ja) | スイッチング電源 | |
| JPS5842994B2 (ja) | 水平発振回路の電源装置 | |
| JPS6377383A (ja) | 起動回路 | |
| KR940003232B1 (ko) | 전자레인지의 자동전압 절환장치 | |
| JP2828521B2 (ja) | 誘導負荷の電流制御装置 | |
| JPS6118318B2 (ja) | ||
| JPH01136593A (ja) | 電動機制御装置の突入電流防止回路 |