JPH05344721A - スイッチングレギュレ−タ - Google Patents
スイッチングレギュレ−タInfo
- Publication number
- JPH05344721A JPH05344721A JP17185592A JP17185592A JPH05344721A JP H05344721 A JPH05344721 A JP H05344721A JP 17185592 A JP17185592 A JP 17185592A JP 17185592 A JP17185592 A JP 17185592A JP H05344721 A JPH05344721 A JP H05344721A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- capacitor
- voltage
- turn
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Abstract
子のターンオン時のスイッチング損失を低減させる。 【構成】 1次巻線6と2次巻線8と3次巻線20とを
有するトランス5を設ける。1次巻線6に直列にスイッ
チング素子7を接続する。スイッチング素子7のドレイ
ン・ソース間にターンオン遅延制御用トランジスタ19
を接続する。オフ期間に3次巻線20に得られる電圧で
コンデンサ40を充電する。コンデンサ40を抵抗37
を介してトランジスタ19のベースに接続する。1次巻
線6の蓄積エネルギーの放出が終了した時点から所定遅
延時間後にスイッチング素子7をオンにする。
Description
列に接続したスイッチング素子をオン・オフすることに
よって電圧を調整するスイッチングレギュレータに関す
る。
グ素子のオン及びオフ時の電力損失を低減させるために
共振動作を使用することが知られている。
作を使用したスイッチングレギュレータは構成が複雑で
あった。
が小さく且つ構成が簡単なスイッチングレギュレータを
提供することにある。
の本発明は、直流電源の一端と他端との間に接続された
トランスの1次巻線と変換用スイッチング素子との直列
回路と、前記トランスの2次巻線と、前記2次巻線に接
続され且つ前記変換用スイッチング素子のオフ期間に導
通する方向性を有している整流ダイオードと、前記整流
ダイオードの出力段に接続された平滑用コンデンサと、
前記トランスの3次巻線と、前記変換用スイッチング素
子の制御端子に接続されたスイッチング制御回路と、前
記トランスの1次巻線のインダクタンスとの共振動作が
生じるように前記1次巻線に関係付けられた共振用コン
デンサと、前記変換用スイッチング素子の制御端子と1
つの主端子との間に接続され、オン状態になって前記変
換用スイッチング素子のターンオンを遅延させるターン
オン遅延制御用スイッチング素子と、前記変換用スイッ
チング素子のオフ期間に前記3次巻線に得られる電圧に
よって導通する方向性を有するダイオードを介して前記
3次巻線に並列に接続されたターンオン遅延制御用コン
デンサと、前記ターンオン遅延制御用コンデンサとター
ンオン遅延制御用スイッチング素子の制御端子との間に
接続された抵抗とを備え、前記1次巻線の蓄積エネルギ
ーの放出終了後における前記1次巻線のインダクタンス
と前記共振用コンデンサとの共振に基づいて前記変換用
スイッチング素子の電圧が実質的にゼロになった時に前
記変換用スイッチング素子がターンオンするように前記
ターンオン制御用コンデンサの放電時定数が設定されて
いることを特徴とするスイッチングレギュレータに係わ
るものである。
サは、変換用スイッチング素子のターンオフ時にスイッ
チング素子の電圧の立上りを遅延させ、ターンオフ時の
スイッチング損失を低減させる。また、この共振用コン
デンサは1次巻線の蓄積エネルギーの放出終了後に、1
次巻線のインダクタンスと共振回路を形成する。共振用
コンデンサの電圧がほぼゼロになった時に変換用スイッ
チング素子がターンオンする。この動作を可能にするた
めにオフ制御用スイッチング素子は共振用コンデンサの
電圧が実質的にゼロになった時にオフになり、変換用ス
イッチング素子のターンオンを許す。変換用スイッチン
グ素子はこの電圧がほぼゼロの時にターンオンするの
で、スイッチング損失が小さい。本発明によれば、3次
巻線とオフ制御用スイッチング素子とダイオードとコン
デンサと抵抗とを使用する簡単な構成でスイッチングレ
ギュレータのスイッチング損失の低減を図ることができ
る。
に係わるスイッチングレギュレータを説明する。
た整流平滑回路から成る直流電源2の出力端子即ち直流
電源端子3とグランド端子4との間には、トランス5の
1次巻線6とFETから成る変換用スイッチング素子7
との直列回路が接続されている。1次巻線6とグランド
との間に共振用コンデンサ42が接続されている。
オード9とコンデンサ10とから成る出力整流平滑回路
11と出力端子12とを介して負荷13が接続されてい
る。第1のダイオード9は変換用スイッチング素子7の
オフ期間にオンになる方向性を有する。
14は、電源端子15と、グランド(共通)端子16
と、制御パルス出力端子17と、電圧検出端子18とを
有する。グランド端子16は直流電源2のグランド端子
4に接続され、制御パルス出力端子17はスイッチング
素子7の制御端子(ゲート)に接続され、電圧検出端子
18は出力端子12に接続されている。スイッチング素
子7の制御端子(ゲート)とソース(グランド)との間
にターンオン遅延制御用スイッチング素子としてのトラ
ンジスタ19が接続されている。
換用スイッチング素子7のターンオンの遅延制御を行う
ために、トランス5の3次巻線20と、第2のダイオー
ド21と、平滑用コンデンサ22と、起動抵抗23と、
第3のダイオード35と、ベース駆動用抵抗36と、放
電時定数用抵抗37と、充電用抵抗38と、第4のダイ
オ−ド39と、ターンオン遅延制御用コンデンサ40と
が設けられている。このスイッチングレギュレータは、
スイッチング素子7がオフの期間に出力整流ダイオード
9がオンになるオン・オフ型(リバース)型であるの
で、スイッチング素子7のオフ期間に3次巻線20にほ
ぼ一定の電圧が得られる。第2及び第3のダイオード2
1、35は、スイッチング素子7のオフ期間の3次巻線
20の電圧で導通する方向性を有する。平滑用コンデン
サ22はダイオード21を介して3次巻線20に並列に
接続され、この上端は制御回路14の電源端子15に接
続されている。従って、コンデンサ22は制御回路14
の電源として機能する。抵抗23は電源2の端子3とコ
ンデンサ22の上端との間に接続され、起動抵抗として
機能する。ターンオン遅延制御用コンデンサ40は抵抗
38とダイオード35を介して3次巻線20に並列に接
続されている。従って、ターンオフ遅延制御用コンデン
サ40は3次巻線20の電圧によって一定の電圧に充電
される。このコンデンサ40はターンオン遅延制御用ト
ランジスタ19のベースにダイオード39と抵抗37と
を介して接続されている。抵抗36はダイオード35の
カソードと抵抗37との間に接続されている。従って、
この抵抗36は3次巻線20のオフ期間の電圧に基づい
てターンオン遅延制御用トランジスタ19にベース電流
を供給する機能を有する。変換用スイッチング素子7は
制御回路14からオン制御信号が発生していてもターン
オン遅延制御用トランジスタ19がオンしていればオフ
状態にある。
構成されている。この制御回路14は、大別して電圧比
較器24と、オフ幅制御回路25と、オン幅制御回路2
6と、基準電圧源27とを有し、図3の(C)に示すよ
うな制御パルスを出力端子17を介してスイッチング素
子7に供給する。
C1 と、第1、第2及び第3の抵抗R1 、R2 、R3
と、第1の制御素子としてのトランジスタQ1 と、2つ
のダイオードD1 、D2 とから成る。第1のコンデンサ
C1 は電源端子15とグランドとの間に第1のトランジ
スタQ1 とダイオードD1 とを介して接続されている。
第1の抵抗R1 は放電回路を形成するために第1のコン
デンサC1 に並列に接続されている。第1のコンデンサ
C1 の上端は、比較器24の負入力端子に接続されてい
る。第1のトランジスタQ1 のベース(制御端子)は抵
抗R3 を介して基準電圧源27に接続されていると共
に、抵抗R2 とダイオードD2 とから成るコンデンサC
1 の充電停止制御回路を介して比較器24の出力端子に
接続されている。比較器24の正入力端子は抵抗R3 を
介して基準電圧源27に接続されていると共に、抵抗R
2 とダイオードD2 を介して比較器24の出力端子にも
接続されている。
C2 と、第2の制御素子としてのトランジスタQ2 と、
第3の制御素子としてのトランジスタQ3 と、NOT回
路(インバータ)28と、充電制御素子としてのホトト
ランジスタ29と、発光ダイオード30と、誤差増幅器
31と、基準電圧源32と、分圧用抵抗33、34とか
ら成る。
ジスタ29を介して電源端子15に接続され、下端はグ
ランドに接続されている。この第2のコンデンサC2 の
電圧Vc2を比較器24に関係付けるために、比較器24
の正入力端子とグランドとの間に第2のトランジスタQ
2 が接続され、この第2のトランジスタQ2 のベース
(制御端子)が第2のコンデンサC2 の上端に接続され
ている。また、第2のコンデンサC2 の放電を比較器2
4の出力に関係付けるために、第2のコンデンサC2 に
対して並列に放電制御素子として第3のトランジスタQ
3 が接続され、比較器24の出力端子がNOT回路28
を介して第3のトランジスタQ3 のベース(制御端子)
に接続されている。
ング素子7のオン幅を変えるために、電圧検出端子18
に接続された分圧用抵抗33、34の分圧点が誤差増幅
器31の一方の入力端子に接続され、この他方の入力端
子に基準電圧源32が接続され、この出力端子に発光ダ
イオード30が接続されている。発光ダイオード30は
ホトトランジスタ29に光結合されているので、誤差増
幅器31の出力に対応した光入力がホトトランジスタ2
9に与えられる。なお、基準電圧源32は電圧検出端子
18に接続された抵抗とツエナーダイオードで形成され
ているが、図2では原理的に示されている。また、基準
電圧源27も抵抗とツエナーダイオード等の組み合せで
形成されているが、図2では原理的に示されている。
回路の動作を説明する。但し、理解を容易にするために
ターンオン遅延制御用トランジスタ19を省いた回路の
動作をまず説明する。図1の直流電源2から電力供給を
開始すると、起動抵抗23を介してコンデンサ22が充
電され、この電圧が所定値に達すると、図2におけるツ
エナーダイオード等で構成された基準電圧源27から基
準電圧Vr (約6.3V)が得られ、これが比較器24
の正入力端子に与えられる。同時に、第1のトランジス
タQ1 もオンになり、電源端子15の電圧+Vで第1の
コンデンサC1 が充電される。この第1のコンデンサC
1 は、基準電圧Vr からトランジスタQ1 のベース・エ
ミッタ間電圧VBEとダイオードD1 の電圧Vf との和
(VBE−Vf )を差し引いた値(約5V)まで短い立上
り時間(0.5μs)で充電される。一方、比較器24
の正入力端子には、基準電圧源27の電圧Vr (6.3
V)が印加される。比較器24の図3の(A)で実線で
示す正入力端子の電圧V1 は約6.3Vであり、破線で
示す負入力端子の電圧V2 は約5Vであるので、比較器
24の出力は高レベル(H)になる。なお、両入力電圧
V1 、V2 の差は約1.3Vであるので、ノイズによる
誤動作を十分に防ぐことができる。
は第1のコンデンサC1 の充電時定数よりも十分に大き
く設定されているので、この電圧Vc2は図3の(B)に
示すようにオン期間Tonに傾斜を有してゆっくり上昇す
る。なお、オン期間Tonには比較器24の出力が高レベ
ル、NOT回路28の出力が低レベル、第3のトランジ
スタQ3 がオフであるので、第2のコンデンサC2 の放
電回路は形成されない。第2のコンデンサC2 の電圧V
c2が0.7〜0.8V程度になると、第2のトランジス
タQ2 がオンになり、比較器24の正入力端子の電圧V
1 が低下し、負入力端子の電圧V2 よりも低くなり、比
較器24の出力は低レベル(L)に転換する。これによ
り、第2のダイオードD2 がオンになり、オフ期間Tof
f には比較器24の正入力端子の電圧V1 が {(Vr −Vf )(R2 )/(R2 +R3 )}+Vf になり、約3Vに固定される。なお、Vf はダイオード
D1 、D2 のそれぞれの順方向電圧を示す。また、NO
T回路28の出力が高レベル、第3のトランジスタQ3
がオンになるので、第2のコンデンサC2 の電荷が急激
に放出され、この電圧Vc2は急激に低下する。
1 が負入力端子の電圧V2 よりも低いので、第1のトラ
ンジスタQ1 及び第1のダイオードD1 が逆バイアス状
態となり、第1のコンデンサC1 の充電が停止され、第
1のコンデンサC1 の電荷はC1 R1 の放電時定数(1
μs)で放出され、この電圧即ち負入力端子の電圧V2
は傾斜を有して低下する。オフ期間における正入力端子
の電圧V1 は固定され、第1のコンデンサC1 の放電時
定数は一定であるので、負入力端子の電圧V2が正入力
端子の電圧V1 を横切るまでの時間幅即ちオフ期間Tof
f の幅は一定である。
力端子の電圧V1 よりも低くなると、比較器24の出力
は再び高レベルになり、同じ動作が繰返される。比較器
24の出力Vout はスイッチング素子7に与えられるの
で、スイッチング素子7は図3の(C)に示す出力Vou
t に対応してオン・オフする。
設けられていない場合には、図3の(C)のPWMパル
スに対応してスイッチング素子7がオン・オフする。こ
の時、共振用コンデンサ42が充電されており、スイッ
チング素子7のドレイン・ソース間電圧がゼロでない状
態でターンオンしてドレイン電流が流れ、スイッチング
損失が生じる。また、共振用コンデンサ42の電荷がス
イッチング素子7を通って流れ、損失になる。図1のタ
ーンオン遅延制御用トランジスタ19及びこの制御回路
は上述のターンオン時のスイッチング損失を低減させ
る。
のターンオンの遅延動作を説明する。 スイッチング素
子7が制御回路14から与えられる図3の(C)に示す
パルスによってオン制御され、オン状態にある期間t0
〜t1 には図4(B)に示すようにスイッチング素子7
のドレイン・ソース間電圧VDSはほぼゼロである。この
時、1次巻線6にエネルギーが蓄積される。
ると、スイッチング素子7はt1 でターンオフし、この
ドレイン・ソース間電圧VDSが上昇する。この時、コン
デンサ42が時定数を有して充電されるためにドレイン
・ソース間電圧VDSが傾斜を有して立上り、ターンオフ
時のスイッチング損失が少なくなる。スイッチング素子
7のオフ期間には、1次巻線6に蓄積されたエネルギー
が2次巻線8を介して平滑用コンデンサ10及び負荷1
3に放出される。平滑用コンデンサ10の電圧は定電圧
制御されているので、オフ期間には2次巻線8に一定電
圧が加わり、3次巻線20の電圧V20は図4(A)に示
すようにほぼ一定である。オフ期間には図1のダイオー
ド21、35がオンになり、3次巻線20の電圧V20で
コンデンサ22及び40が充電される。また、オフ期間
に3次巻線20に上向きの電圧が発生すると、これがダ
イオード35、抵抗36、37を介してトランジスタ1
9のベースに印加され、トランジスタ19がオンにな
る。その後、1次巻線6の蓄積エネルギーの放出がt2
で終了すると、コンデンサ42と1次巻線6のインダク
タンスとの共振動作によってコンデンサ42のエネルギ
ーが1次巻線6に移動し、コンデンサ42の電圧及びス
イッチング素子7のドレイン・ソース間電圧VDSが徐々
に低下する。
素子7に加える制御信号のオン期間Tonはオフ期間Tof
f よりも長く設定されている。従って、1次巻線6の蓄
積エネルギーの放出期間t1 〜t2 は、図3(C)の制
御信号のオフ期間Toff よりも長い。このため、1次巻
線6の蓄積エネルギーの放出終了時点t2 よりも前にス
イッチング素子7のオン制御パルスが制御回路14から
発生している。しかし、ターンオン遅延制御用トランジ
スタ19が設けられているので、これがオンしている限
りスイッチング素子7はターンオンしない。ターンオン
遅延制御用コンデンサ40の電圧V40は3次巻線20の
オフ期間の電圧及び充電時定数と放電時定数によって図
4(D)に示すように変化する。t2 時点で1次巻線6
の蓄積エネルギーの放出が終了すると、ターンオン遅延
制御用コンデンサ40の電圧V40はこれと抵抗37との
時定数によって徐々に低下し、t3 時点でトランジスタ
19のしきい値よりも低くなり、t3 時点でトランジス
タ19がオフに転換し、逆にスイッチング素子7がオン
する。
が図4のt2 よりも前のt2aから発生していたとすれ
ば、t2a〜t3 の遅延を有してスイッチング素子7がタ
ーンオンすることになる。また、蓄積エネルギー放出時
点t2 に対してはt2 〜t3 の遅延が生じる。t2 〜t
3 期間を得るためのコンデンサ40の放電時定数は、1
次巻線6の蓄積エネルギーの放出終了時点t2 から共振
用コンデンサ42のエネルギーが共振で1次巻線6に移
ってこの電圧及びスイッチング素子7の電圧VDSがほぼ
ゼロになるまでの長さに対応するように設定されてい
る。スイッチング素子7のドレイン電流ID は図4
(C)に示すようにt3 時点から立上るので、電圧がゼ
ロ、電流がゼロの状態でのターンオンが達成され、スイ
ッチング損失が低減される。
く、例えば次の変形が可能なものである。 (1) スイッチングレギュレータのトランス5の1次
側回路及び電圧制御回路を種々変形することができる。
例えば、図1のスイッチング素子7を図5に示すように
バイポーラトランジスタ7aにすることができる。ま
た、図1のスイッチング素子7の制御回路14を図5に
示すように自励式の制御回路に変えることができる。図
5では、3次巻線20が抵抗61とコンデンサ62の並
列回路を介してトランジスタ7aのベースに接続されて
いる。また、電圧制御のためにトランジスタ7aのベー
スとエミッタとの間にトランジスタ63が接続されてい
る。なお、図5において図1と共通する部分には同一の
符号が付されている。 (2) 共振用コンデンサ42を図5で点線で示すよう
に1次巻線6に並列に接続することができる。また、4
次巻線を設け、ここに並列に共振用コンデンサ42を接
続することができる。
ータを示す回路図である。
図である。
Claims (1)
- 【請求項1】 直流電源の一端と他端との間に接続され
たトランスの1次巻線と変換用スイッチング素子との直
列回路と、 前記トランスの2次巻線と、 前記2次巻線に接続され且つ前記変換用スイッチング素
子のオフ期間に導通する方向性を有している整流ダイオ
ードと、 前記整流ダイオードの出力段に接続された平滑用コンデ
ンサと、 前記トランスの3次巻線と、 前記変換用スイッチング素子の制御端子に接続されたス
イッチング制御回路と、 前記トランスの1次巻線のイ
ンダクタンスとの共振動作が生じるように前記1次巻線
に関係付けられた共振用コンデンサと、 前記変換用スイッチング素子の制御端子と1つの主端子
との間に接続され、オン状態になって前記変換用スイッ
チング素子のターンオンを遅延させるターンオン遅延制
御用スイッチング素子と、 前記変換用スイッチング素子のオフ期間に前記3次巻線
に得られる電圧によって導通する方向性を有するダイオ
ードを介して前記3次巻線に並列に接続されたターンオ
ン遅延制御用コンデンサと、 前記ターンオン遅延制御用コンデンサとターンオン遅延
制御用スイッチング素子の制御端子との間に接続された
抵抗とを備え、前記1次巻線の蓄積エネルギーの放出終
了後における前記1次巻線のインダクタンスと前記共振
用コンデンサとの共振に基づいて前記変換用スイッチン
グ素子の電圧が実質的にゼロになった時に前記変換用ス
イッチング素子がターンオンするように前記ターンオン
制御用コンデンサの放電時定数が設定されていることを
特徴とするスイッチングレギュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17185592A JP2776152B2 (ja) | 1992-06-05 | 1992-06-05 | スイッチングレギュレ−タ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17185592A JP2776152B2 (ja) | 1992-06-05 | 1992-06-05 | スイッチングレギュレ−タ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05344721A true JPH05344721A (ja) | 1993-12-24 |
JP2776152B2 JP2776152B2 (ja) | 1998-07-16 |
Family
ID=15931035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17185592A Expired - Lifetime JP2776152B2 (ja) | 1992-06-05 | 1992-06-05 | スイッチングレギュレ−タ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2776152B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07198154A (ja) * | 1994-01-12 | 1995-08-01 | Sanyo Electric Co Ltd | 空気調和装置 |
JP2011015570A (ja) * | 2009-07-03 | 2011-01-20 | Dx Antenna Co Ltd | 自励式スイッチング電源 |
JP2014003837A (ja) * | 2012-06-20 | 2014-01-09 | Fuji Electric Co Ltd | スイッチング電源装置 |
-
1992
- 1992-06-05 JP JP17185592A patent/JP2776152B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07198154A (ja) * | 1994-01-12 | 1995-08-01 | Sanyo Electric Co Ltd | 空気調和装置 |
JP2011015570A (ja) * | 2009-07-03 | 2011-01-20 | Dx Antenna Co Ltd | 自励式スイッチング電源 |
JP2014003837A (ja) * | 2012-06-20 | 2014-01-09 | Fuji Electric Co Ltd | スイッチング電源装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2776152B2 (ja) | 1998-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0389154B1 (en) | Self-oscillating converter with light load stabilizer | |
US7151679B2 (en) | Adaptive leading edge blanking circuit | |
US6788556B2 (en) | Switching power source device | |
JPH09163736A (ja) | Dc−dcコンバ−タ | |
US4763235A (en) | DC-DC converter | |
US4763236A (en) | DC-DC converter | |
US6826063B2 (en) | DC voltage converting circuit | |
US5631810A (en) | Control of switching devices in synchronized-rectification system | |
US5831838A (en) | Resonant fly-forward converter circuit | |
EP0933866B1 (en) | Switching power supply device | |
US6661209B2 (en) | Leading edge modulator for post regulation of multiple output voltage power supplies | |
KR100942484B1 (ko) | 스위칭 모드 파워 서플라이 | |
US6081433A (en) | Switching power supply apparatus | |
JPH09131058A (ja) | 同調スイッチ・モード電源装置 | |
JP2776152B2 (ja) | スイッチングレギュレ−タ | |
JP3826804B2 (ja) | 2重化電源システム | |
JP3334754B2 (ja) | スイッチング電源装置 | |
JP3000937B2 (ja) | スイッチング電源装置 | |
JP2652584B2 (ja) | スィツチング電源装置 | |
JPH06189545A (ja) | スイッチング電源装置 | |
JPH0416639Y2 (ja) | ||
JP2721928B2 (ja) | スイッチング電源装置 | |
JP2563188B2 (ja) | 過電流保護機能付自励形コンバータ | |
JPH08280172A (ja) | スイッチング電源装置のダミー負荷回路 | |
JP2554736Y2 (ja) | スイッチングレギュレ−タ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20100501 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110501 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20110501 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20120501 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20120501 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 15 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 15 Free format text: PAYMENT UNTIL: 20130501 |