JPH0731143A - 電圧共振コンバータ - Google Patents
電圧共振コンバータInfo
- Publication number
- JPH0731143A JPH0731143A JP19403793A JP19403793A JPH0731143A JP H0731143 A JPH0731143 A JP H0731143A JP 19403793 A JP19403793 A JP 19403793A JP 19403793 A JP19403793 A JP 19403793A JP H0731143 A JPH0731143 A JP H0731143A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switch element
- voltage
- capacitor
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 回路効率に優れた電圧共振コンバータを提供
する。 【構成】 入力電源Ｖinと入力側グランドＧＮＤ１間に
第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２の直
列回路を介設する。各スイッチ素子Ｑ１，Ｑ２には逆向
きのダイオードＤ１，Ｄ２を並列接続する。ダイオード
Ｄ１には第１のコンデンサＣ１を並列接続し、第１のコ
ンデンサＣ１の両端間にトランスＴ１の一次コイルＮ１
と第２のコンデンサＣ２の直列回路を接続する。二次コ
イルＮ２にはインダクタＬ１と整流ダイオードＤ３を直
列に接続し、この直列回路を平滑コンデンサＣ３の両端
間に接続し、整流ダイオードＤ３と平滑コンデンサＣ３
とで半波整流回路１を構成する。制御回路２は出力電圧
が低下（上昇）したときに、第２のスイッチ素子Ｑ２の
オン期間を長く（短く）、第１のスイッチ素子Ｑ１のオ
ン期間を短く（長く）制御する。
する。 【構成】 入力電源Ｖinと入力側グランドＧＮＤ１間に
第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２の直
列回路を介設する。各スイッチ素子Ｑ１，Ｑ２には逆向
きのダイオードＤ１，Ｄ２を並列接続する。ダイオード
Ｄ１には第１のコンデンサＣ１を並列接続し、第１のコ
ンデンサＣ１の両端間にトランスＴ１の一次コイルＮ１
と第２のコンデンサＣ２の直列回路を接続する。二次コ
イルＮ２にはインダクタＬ１と整流ダイオードＤ３を直
列に接続し、この直列回路を平滑コンデンサＣ３の両端
間に接続し、整流ダイオードＤ３と平滑コンデンサＣ３
とで半波整流回路１を構成する。制御回路２は出力電圧
が低下（上昇）したときに、第２のスイッチ素子Ｑ２の
オン期間を長く（短く）、第１のスイッチ素子Ｑ１のオ
ン期間を短く（長く）制御する。
Description
【０００１】
【産業上の利用分野】本発明は、スイッチング電源等に
用いられる電圧共振コンバータに関するものである。
用いられる電圧共振コンバータに関するものである。
【０００２】
【従来の技術】図９には電圧共振コンバータとして一般
的に知られている一次回生部分共振フライバックコンバ
ータと呼ばれている回路が示されている。この回路は、
トランスＴ１の一次側を入力回路とし、同トランスＴ１
の二次側を出力回路としたもので、トランスＴ１の一次
コイルＮ１の巻き終わり側は入力電源Ｖinに接続されて
おり、一次コイルＮ１の巻き始め側と入力側グランドＧ
ＮＤ１間には共振コンデンサＣ10と、ダンパーダイオー
ドＤ10と、第１のスイッチ素子Ｑ１の並列回路が介設さ
れている。また、一次コイルＮ１の巻き始め側と入力側
グランドＧＮＤ１との間には第２のスイッチ素子Ｑ２と
コンデンサＣ20の直列回路が接続され、第２のスイッチ
素子Ｑ２には並列にダイオードＤ20が接続されている。
的に知られている一次回生部分共振フライバックコンバ
ータと呼ばれている回路が示されている。この回路は、
トランスＴ１の一次側を入力回路とし、同トランスＴ１
の二次側を出力回路としたもので、トランスＴ１の一次
コイルＮ１の巻き終わり側は入力電源Ｖinに接続されて
おり、一次コイルＮ１の巻き始め側と入力側グランドＧ
ＮＤ１間には共振コンデンサＣ10と、ダンパーダイオー
ドＤ10と、第１のスイッチ素子Ｑ１の並列回路が介設さ
れている。また、一次コイルＮ１の巻き始め側と入力側
グランドＧＮＤ１との間には第２のスイッチ素子Ｑ２と
コンデンサＣ20の直列回路が接続され、第２のスイッチ
素子Ｑ２には並列にダイオードＤ20が接続されている。
【０００３】トランスＴ１の二次コイルＮ２側にはダイ
オードＤ30とコンデンサＣ30からなる半波整流回路１が
接続されている。そして、出力回路の出力端Ｖout と出
力側グランドＧＮＤ２間には抵抗器Ｒ１，Ｒ２の直列回
路が接続されており、この抵抗器Ｒ１，Ｒ２に抵抗分割
されて取り出される出力電圧の検出電圧が制御回路２に
加えられている。
オードＤ30とコンデンサＣ30からなる半波整流回路１が
接続されている。そして、出力回路の出力端Ｖout と出
力側グランドＧＮＤ２間には抵抗器Ｒ１，Ｒ２の直列回
路が接続されており、この抵抗器Ｒ１，Ｒ２に抵抗分割
されて取り出される出力電圧の検出電圧が制御回路２に
加えられている。
【０００４】制御回路２は出力電圧の検出信号を受け、
出力電圧が一定になるように、第１のスイッチ素子Ｑ１
と第２のスイッチ素子Ｑ２のオン・オフのタイミングお
よびパルス幅を制御するものである。
出力電圧が一定になるように、第１のスイッチ素子Ｑ１
と第２のスイッチ素子Ｑ２のオン・オフのタイミングお
よびパルス幅を制御するものである。
【０００５】
【発明が解決しようとする課題】この種の電圧共振コン
バータは、スイッチ素子Ｑ１，Ｑ２が共に零電圧スイッ
チング（印加電圧が零電圧の状態でオン・オフスイッチ
ング動作を行うこと）が可能で、スイッチング電力損失
が解消されていることと、前記スイッチ素子Ｑ１，Ｑ２
の制御を固定周波数で行えるという利点を持っている反
面、次のような欠点を有している。
バータは、スイッチ素子Ｑ１，Ｑ２が共に零電圧スイッ
チング（印加電圧が零電圧の状態でオン・オフスイッチ
ング動作を行うこと）が可能で、スイッチング電力損失
が解消されていることと、前記スイッチ素子Ｑ１，Ｑ２
の制御を固定周波数で行えるという利点を持っている反
面、次のような欠点を有している。
【０００６】第１の欠点は、この種の回路がフライバッ
クコンバータの回路として構成されているため、出力回
路側に大きな電圧を供給する関係上、トランス励磁電流
が大きく設定されており、このトランス励磁電流は、負
荷の大小に拘わらず、常に重負荷に備えて大きな励磁電
流をトランスＴ１に加えておくため、特に、軽負荷時の
回路効率が悪くなるという問題がある。
クコンバータの回路として構成されているため、出力回
路側に大きな電圧を供給する関係上、トランス励磁電流
が大きく設定されており、このトランス励磁電流は、負
荷の大小に拘わらず、常に重負荷に備えて大きな励磁電
流をトランスＴ１に加えておくため、特に、軽負荷時の
回路効率が悪くなるという問題がある。
【０００７】第２の欠点として、スイッチ素子Ｑ１，Ｑ
２に加わる印加電圧が入力電源Ｖinの入力電圧よりも大
きくなり、スイッチ素子Ｑ１，Ｑ２をＭＯＳ ＦＥＴ
（電界効果トランジスタ）を使用して構成する場合、そ
のスイッチ素子の耐圧を大きくしなければならないとい
う制約がある。ＭＯＳ ＦＥＴの耐圧はオン抵抗の2.6
乗に比例するため、耐圧を大きくすると、必然的にスイ
ッチのオン抵抗が大きくなり、これにより、回路効率が
低下するという問題がある。従来の回路では、スイッチ
印加電圧が大きいためにスイッチオン抵抗がかなり大き
くなり、前記スイッチ素子Ｑ１，Ｑ２の零電圧スイッチ
ングによるスイッチング損失の低下改善を図っても、オ
ン抵抗増大の効率低下が大きくなり、零電圧スイッチン
グを行っても、総合的に、回路効率の向上が図れなくな
るという問題がある。
２に加わる印加電圧が入力電源Ｖinの入力電圧よりも大
きくなり、スイッチ素子Ｑ１，Ｑ２をＭＯＳ ＦＥＴ
（電界効果トランジスタ）を使用して構成する場合、そ
のスイッチ素子の耐圧を大きくしなければならないとい
う制約がある。ＭＯＳ ＦＥＴの耐圧はオン抵抗の2.6
乗に比例するため、耐圧を大きくすると、必然的にスイ
ッチのオン抵抗が大きくなり、これにより、回路効率が
低下するという問題がある。従来の回路では、スイッチ
印加電圧が大きいためにスイッチオン抵抗がかなり大き
くなり、前記スイッチ素子Ｑ１，Ｑ２の零電圧スイッチ
ングによるスイッチング損失の低下改善を図っても、オ
ン抵抗増大の効率低下が大きくなり、零電圧スイッチン
グを行っても、総合的に、回路効率の向上が図れなくな
るという問題がある。
【０００８】本発明は上記従来の課題を解決するために
なされたものであり、その目的は、前記従来の回路の利
点を維持し、さらに、軽負荷時におけるトランス励磁電
流を小さくし、かつ、スイッチ素子の印加電圧をより小
さくして、回路効率を大幅に高めることができる電圧共
振コンバータを提供することにある。
なされたものであり、その目的は、前記従来の回路の利
点を維持し、さらに、軽負荷時におけるトランス励磁電
流を小さくし、かつ、スイッチ素子の印加電圧をより小
さくして、回路効率を大幅に高めることができる電圧共
振コンバータを提供することにある。
【０００９】
【課題を解決するための手段】本発明は上記目的を達成
するために、次のように構成されている。すなわち、本
発明は、トランスの一次側を入力回路とし、トランスの
二次側を出力回路とし、入力回路の入力電源とグランド
間には第１のスイッチ素子と第２のスイッチ素子の直列
回路が介設されており、第１のスイッチ素子には第１の
ダイオードが、第２のスイッチ素子には第２のダイオー
ドがそれぞれ逆向き並列に接続され、また、第１のスイ
ッチ素子には等価回路上で並列に第１のコンデンサが接
続され、グランドと入力電源のいずれか一方側と第１、
第２のスイッチ素子の接続部との間には前記トランスの
一次コイルと前記第１のコンデンサよりは容量の大きい
第２のコンデンサの直列回路が接続されており、出力回
路側では前記トランスの二次コイルに整流ダイオードと
平滑コンデンサで構成される半波整流回路が接続されて
おり、前記トランスの一次コイルと二次コイルの少なく
とも一方側コイルは等価回路上で直列にインダクタが接
続されていることを特徴としている。
するために、次のように構成されている。すなわち、本
発明は、トランスの一次側を入力回路とし、トランスの
二次側を出力回路とし、入力回路の入力電源とグランド
間には第１のスイッチ素子と第２のスイッチ素子の直列
回路が介設されており、第１のスイッチ素子には第１の
ダイオードが、第２のスイッチ素子には第２のダイオー
ドがそれぞれ逆向き並列に接続され、また、第１のスイ
ッチ素子には等価回路上で並列に第１のコンデンサが接
続され、グランドと入力電源のいずれか一方側と第１、
第２のスイッチ素子の接続部との間には前記トランスの
一次コイルと前記第１のコンデンサよりは容量の大きい
第２のコンデンサの直列回路が接続されており、出力回
路側では前記トランスの二次コイルに整流ダイオードと
平滑コンデンサで構成される半波整流回路が接続されて
おり、前記トランスの一次コイルと二次コイルの少なく
とも一方側コイルは等価回路上で直列にインダクタが接
続されていることを特徴としている。
【００１０】
【作用】本発明では、出力回路の出力電圧が低くなる
と、第２のスイッチ素子のオン期間が長く、第１のスイ
ッチ素子のオン期間が短くなるように制御される。この
パルス幅制御により、第２のスイッチ素子のオン期間に
第２のコンデンサに蓄えられるエネルギが大きくなり、
これによりトランスに加えられる励磁電流が大きくなる
ことで、出力電圧の低下分は補われ、出力電圧の安定化
が図られる。
と、第２のスイッチ素子のオン期間が長く、第１のスイ
ッチ素子のオン期間が短くなるように制御される。この
パルス幅制御により、第２のスイッチ素子のオン期間に
第２のコンデンサに蓄えられるエネルギが大きくなり、
これによりトランスに加えられる励磁電流が大きくなる
ことで、出力電圧の低下分は補われ、出力電圧の安定化
が図られる。
【００１１】これに対し、出力電圧が高くなった時に
は、その分、第２のスイッチ素子のオン期間が短くな
り、第１のスイッチ素子のオン期間が長くなる結果、第
２のスイッチ素子のオン期間に蓄えられる第２のコンデ
ンサのエネルギが小さくなる。これに伴い、トランスの
励磁電流が小さくなる結果、出力電圧の上昇分を相殺す
る方向に作用し、出力電圧の安定化が図られる。
は、その分、第２のスイッチ素子のオン期間が短くな
り、第１のスイッチ素子のオン期間が長くなる結果、第
２のスイッチ素子のオン期間に蓄えられる第２のコンデ
ンサのエネルギが小さくなる。これに伴い、トランスの
励磁電流が小さくなる結果、出力電圧の上昇分を相殺す
る方向に作用し、出力電圧の安定化が図られる。
【００１２】本発明では、出力側の負荷抵抗が大きくな
る軽負荷時にはトランスへの励磁電流が小さくなり、励
磁電流の無駄がなくなることで、回路効率が高められ
る。
る軽負荷時にはトランスへの励磁電流が小さくなり、励
磁電流の無駄がなくなることで、回路効率が高められ
る。
【００１３】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１には本発明に係る電圧共振コンバータの第１
の実施例が示されている。この図において、トランスＴ
１の一次側は入力回路となっており、同トランスＴ１の
二次側は出力回路となっている。
する。図１には本発明に係る電圧共振コンバータの第１
の実施例が示されている。この図において、トランスＴ
１の一次側は入力回路となっており、同トランスＴ１の
二次側は出力回路となっている。
【００１４】入力回路の入力電源Ｖinと入力側グランド
ＧＮＤ１間にはＭＯＳ ＦＥＴからなる第１のスイッチ
素子Ｑ１と第２のスイッチ素子Ｑ２の直列回路が介設さ
れている。そして、これらのスイッチ素子Ｑ１，Ｑ２に
はそれぞれ逆向きのダイオードＤ１，Ｄ２が並列に接続
されている。また、第１のスイッチ素子Ｑ１には並列に
第１のコンデンサＣ１が接続されており、この第１のコ
ンデンサＣ１の両端間にトランスＴ１の一次コイルＮ１
と第２のコンデンサＣ２の直列回路が接続されている。
この第２のコンデンサＣ２の容量は前記第１のコンデン
サＣ１よりも十分大きなものを使用している。
ＧＮＤ１間にはＭＯＳ ＦＥＴからなる第１のスイッチ
素子Ｑ１と第２のスイッチ素子Ｑ２の直列回路が介設さ
れている。そして、これらのスイッチ素子Ｑ１，Ｑ２に
はそれぞれ逆向きのダイオードＤ１，Ｄ２が並列に接続
されている。また、第１のスイッチ素子Ｑ１には並列に
第１のコンデンサＣ１が接続されており、この第１のコ
ンデンサＣ１の両端間にトランスＴ１の一次コイルＮ１
と第２のコンデンサＣ２の直列回路が接続されている。
この第２のコンデンサＣ２の容量は前記第１のコンデン
サＣ１よりも十分大きなものを使用している。
【００１５】出力回路側では、トランスＴ１の二次コイ
ルＮ２の出力端側にインダクタＬ１と整流ダイオードＤ
３が直列に接続されており、この二次コイルＮ２とイン
ダクタＬ１と整流ダイオードＤ３の直列回路は平滑コン
デンサＣ３の両端間に接続されており、この平滑コンデ
ンサＣ３と整流ダイオードＤ３により半波整流回路１が
構成されている。この半波整流回路１の出力側には、前
記平滑コンデンサＣ３の両端間、つまり、出力回路の出
力端と、出力側グランドＧＮＤ２間に抵抗器Ｒ１，Ｒ２
の直列回路が接続され、従来例と同様に、出力回路の出
力電圧が抵抗器Ｒ１，Ｒ２に抵抗分割されて検出され、
その検出電圧が制御回路２に加えられている。
ルＮ２の出力端側にインダクタＬ１と整流ダイオードＤ
３が直列に接続されており、この二次コイルＮ２とイン
ダクタＬ１と整流ダイオードＤ３の直列回路は平滑コン
デンサＣ３の両端間に接続されており、この平滑コンデ
ンサＣ３と整流ダイオードＤ３により半波整流回路１が
構成されている。この半波整流回路１の出力側には、前
記平滑コンデンサＣ３の両端間、つまり、出力回路の出
力端と、出力側グランドＧＮＤ２間に抵抗器Ｒ１，Ｒ２
の直列回路が接続され、従来例と同様に、出力回路の出
力電圧が抵抗器Ｒ１，Ｒ２に抵抗分割されて検出され、
その検出電圧が制御回路２に加えられている。
【００１６】制御回路２は、例えば、図２に示すような
回路構成からなる。同図の三角波発生回路３は図３の
（ａ）に示すような三角波を発生出力する。この三角波
には第１のスイッチ素子Ｑ１のドライブ電圧を作製する
ための基準電圧Ｖref1と第２のスイッチ素子Ｑ２のドラ
イブ電圧を作り出すための基準電圧Ｖref2が与えられて
おり、三角波の上に凸になる部分が基準電圧Ｖref2を越
える幅をパルス幅としてスイッチ素子Ｑ２のドライブ電
圧が作製され、三角波が下に凸となる部分が基準電圧Ｖ
ref1を下側に越える幅をパルス幅として第１のスイッチ
素子Ｑ１のドライブ電圧が作製される。
回路構成からなる。同図の三角波発生回路３は図３の
（ａ）に示すような三角波を発生出力する。この三角波
には第１のスイッチ素子Ｑ１のドライブ電圧を作製する
ための基準電圧Ｖref1と第２のスイッチ素子Ｑ２のドラ
イブ電圧を作り出すための基準電圧Ｖref2が与えられて
おり、三角波の上に凸になる部分が基準電圧Ｖref2を越
える幅をパルス幅としてスイッチ素子Ｑ２のドライブ電
圧が作製され、三角波が下に凸となる部分が基準電圧Ｖ
ref1を下側に越える幅をパルス幅として第１のスイッチ
素子Ｑ１のドライブ電圧が作製される。
【００１７】この制御回路２は次のように動作する。図
２において、出力回路の出力電圧Ｖout が大きくなる
と、抵抗器Ｒ３側からフォトカプラＰＣ１に流れる電流
Ｉ1 が大きくなり、抵抗器Ｒ４側から抵抗器Ｒ５を経て
フォトカプラＰＣ１に流れる電流Ｉ2 が増加する。この
電流の増加により、抵抗器Ｒ４とＲ５の接続点の電圧Ｖ
s が減少する。この電圧Ｖs の減少により、三角波のレ
ベルが低下する。そうすると、三角波の上に凸の部分が
基準電圧Ｖref2を切る幅が狭くなる結果、スイッチ素子
Ｑ２のドライブ電圧のパルス幅が狭くなる。その一方
で、三角波の下に凸となる部分が基準電圧Ｖref1を切る
幅が広くなるので、スイッチ素子Ｑ１のドライブ電圧の
パルス幅が広くなる。
２において、出力回路の出力電圧Ｖout が大きくなる
と、抵抗器Ｒ３側からフォトカプラＰＣ１に流れる電流
Ｉ1 が大きくなり、抵抗器Ｒ４側から抵抗器Ｒ５を経て
フォトカプラＰＣ１に流れる電流Ｉ2 が増加する。この
電流の増加により、抵抗器Ｒ４とＲ５の接続点の電圧Ｖ
s が減少する。この電圧Ｖs の減少により、三角波のレ
ベルが低下する。そうすると、三角波の上に凸の部分が
基準電圧Ｖref2を切る幅が狭くなる結果、スイッチ素子
Ｑ２のドライブ電圧のパルス幅が狭くなる。その一方
で、三角波の下に凸となる部分が基準電圧Ｖref1を切る
幅が広くなるので、スイッチ素子Ｑ１のドライブ電圧の
パルス幅が広くなる。
【００１８】これとは逆に、出力回路側の電圧Ｖout が
下がると、三角波のレベルが上がる結果、スイッチ素子
Ｑ２のドライブ電圧のパルス幅が広くなり、スイッチ素
子Ｑ１のドライブパルスのパルス幅が狭くなる。このよ
うに、制御回路２は出力電圧の増減変化に応じてスイッ
チ素子Ｑ１，Ｑ２のドライブパルスのパルス幅を可変制
御する。
下がると、三角波のレベルが上がる結果、スイッチ素子
Ｑ２のドライブ電圧のパルス幅が広くなり、スイッチ素
子Ｑ１のドライブパルスのパルス幅が狭くなる。このよ
うに、制御回路２は出力電圧の増減変化に応じてスイッ
チ素子Ｑ１，Ｑ２のドライブパルスのパルス幅を可変制
御する。
【００１９】本実施例は上記のように構成されており、
次に、図５および図６の等価回路と図４のタイムチャー
トに基づき、回路動作を説明する。なお、この等価回路
は、回路動作を簡単に説明するために、トランスＴ１の
一次コイルＮ１と二次コイルＮ２の巻き数比をＮ２／Ｎ
１＝１と仮定し、かつ、第２のコンデンサＣ２と平滑コ
ンデンサＣ３は、定常状態において一定電圧の電圧源と
仮定し、第２のコンデンサＣ２の電圧源およびその電圧
をＶｃ２と記し、平滑コンデンサＣ３の電圧源およびそ
の電圧をＶｃ３と記している。また、トランスＴ１の一
次コイルＮ１のインダクタンスＬＮ１と表している。な
お、Ｒ0 は負荷抵抗である。
次に、図５および図６の等価回路と図４のタイムチャー
トに基づき、回路動作を説明する。なお、この等価回路
は、回路動作を簡単に説明するために、トランスＴ１の
一次コイルＮ１と二次コイルＮ２の巻き数比をＮ２／Ｎ
１＝１と仮定し、かつ、第２のコンデンサＣ２と平滑コ
ンデンサＣ３は、定常状態において一定電圧の電圧源と
仮定し、第２のコンデンサＣ２の電圧源およびその電圧
をＶｃ２と記し、平滑コンデンサＣ３の電圧源およびそ
の電圧をＶｃ３と記している。また、トランスＴ１の一
次コイルＮ１のインダクタンスＬＮ１と表している。な
お、Ｒ0 は負荷抵抗である。
【００２０】この等価回路で、ｔ＝ｔ0 の初期状態で
は、第２のコンデンサＣ２に流れる電流は零であり、ス
イッチ素子Ｑ１はオン、スイッチ素子Ｑ２はオフとなっ
ている。第２のコンデンサＣ２にはＶｃ２、平滑コンデ
ンサＣ３にはＶｃ３の電圧がそれぞれ印加されており、
Ｖｃ２＞Ｖｃ３となっている。この初期状態では、整流
ダイオードＤ３からＬ１，ＬＮ１に向かう閉グループの
電流Ｉｄ３が流れている。
は、第２のコンデンサＣ２に流れる電流は零であり、ス
イッチ素子Ｑ１はオン、スイッチ素子Ｑ２はオフとなっ
ている。第２のコンデンサＣ２にはＶｃ２、平滑コンデ
ンサＣ３にはＶｃ３の電圧がそれぞれ印加されており、
Ｖｃ２＞Ｖｃ３となっている。この初期状態では、整流
ダイオードＤ３からＬ１，ＬＮ１に向かう閉グループの
電流Ｉｄ３が流れている。
【００２１】次に、図５の（ｂ）に示すｔ＝ｔ0 〜ｔ1
の期間では、電圧源Ｖｃ２によって、インダクタＬ１か
ら第２のコンデンサＣ２の方向（これを−方向とする）
に電流Ｉｃ２が流れ始め、この電流は直線的な傾斜に従
って増加する。この第２のコンデンサＣ２に流れる電流
Ｉｃ２は、前記整流ダイオードＤ３に流れる閉グループ
の電流Ｉｄ３と、一次コイルＮ１のインダクタンスＬＮ
１に流れる電流ＩＬＮ１の合成された電流になってお
り、次の（１）式で表される。
の期間では、電圧源Ｖｃ２によって、インダクタＬ１か
ら第２のコンデンサＣ２の方向（これを−方向とする）
に電流Ｉｃ２が流れ始め、この電流は直線的な傾斜に従
って増加する。この第２のコンデンサＣ２に流れる電流
Ｉｃ２は、前記整流ダイオードＤ３に流れる閉グループ
の電流Ｉｄ３と、一次コイルＮ１のインダクタンスＬＮ
１に流れる電流ＩＬＮ１の合成された電流になってお
り、次の（１）式で表される。
【００２２】 Ｉｃ２＝Ｉｄ３＋ＩＬＮ１＝｛（Ｖｃ３−Ｖｃ２）／Ｌ１−（Ｖｃ２／ＬＮ１ ）｝ｔ・・・・・（１）
【００２３】この式で、ｔは時間である。この電流Ｉｃ
２の流れにより、インダクタＬ１に電磁エネルギが蓄え
られる。
２の流れにより、インダクタＬ１に電磁エネルギが蓄え
られる。
【００２４】ｔ＝ｔ1 において、スイッチ素子Ｑ１がオ
フされると、インダクタＬ１に電磁エネルギが蓄えられ
ていることで、インダクタＬ１から第２のコンデンサＣ
２に向けて電流Ｉｃ２が流れる。ｔ＝ｔ1 のときの電流
Ｉｃ２の大きさをＩｃ２（ｔ1 ）とすると、Ｉｃ２は次
の（２）式で表され、Ｉｃ２は直線的な傾きに従って減
少する。
フされると、インダクタＬ１に電磁エネルギが蓄えられ
ていることで、インダクタＬ１から第２のコンデンサＣ
２に向けて電流Ｉｃ２が流れる。ｔ＝ｔ1 のときの電流
Ｉｃ２の大きさをＩｃ２（ｔ1 ）とすると、Ｉｃ２は次
の（２）式で表され、Ｉｃ２は直線的な傾きに従って減
少する。
【００２５】 Ｉｃ２＝Ｉｄ３＋ＩＬＮ１＝｛（Ｖin＋Ｖｃ３−Ｖｃ２）／Ｌ１＋（Ｖin−Ｖ ｃ２）／ＬＮ１｝ｔ＋Ｉｃ２（ｔ1 ）・・・・・（２）
【００２６】このＩｃ２が流れているｔ1 〜ｔ2 の期間
中に、第２のスイッチＱ２をオンすることで、零クロス
スイッチング（零電圧スイッチング）が達成される。
中に、第２のスイッチＱ２をオンすることで、零クロス
スイッチング（零電圧スイッチング）が達成される。
【００２７】ｔ2 において、Ｉｃ２が零になると、今度
は第２のスイッチ素子Ｑ２から第２のコンデンサＣ２の
方向（これを＋方向）に電流が流れ始める。このときの
電流Ｉｃ２は前記（２）式と同じ式で表され、この電流
Ｉｃ２は時間と共に直線的な傾きに従って増加する。こ
の電流Ｉｃ２の流れにより、ｔ2 〜ｔ3 の期間で第２の
コンデンサＣ２には静電エネルギが蓄積されていく。
は第２のスイッチ素子Ｑ２から第２のコンデンサＣ２の
方向（これを＋方向）に電流が流れ始める。このときの
電流Ｉｃ２は前記（２）式と同じ式で表され、この電流
Ｉｃ２は時間と共に直線的な傾きに従って増加する。こ
の電流Ｉｃ２の流れにより、ｔ2 〜ｔ3 の期間で第２の
コンデンサＣ２には静電エネルギが蓄積されていく。
【００２８】ｔ＝ｔ3 〜ｔ4 の期間では、まず、ｔ3 に
おいて、電流Ｉｄ３が零になると、入力電源Ｖinから第
２のスイッチ素子Ｑ２、第２のコンデンサＣ２を順に経
てインダクタンスＬＮ１に至る経路で電流が流れる。こ
のとき、ｔ＝ｔ3 のときの電流Ｉｃ２の大きさをＩｃ２
（ｔ3 ）とすると、Ｉｃ２は次の（３）式で表され、Ｉ
ｃ２は時間と共に直線的な傾きに従って増加していく。
おいて、電流Ｉｄ３が零になると、入力電源Ｖinから第
２のスイッチ素子Ｑ２、第２のコンデンサＣ２を順に経
てインダクタンスＬＮ１に至る経路で電流が流れる。こ
のとき、ｔ＝ｔ3 のときの電流Ｉｃ２の大きさをＩｃ２
（ｔ3 ）とすると、Ｉｃ２は次の（３）式で表され、Ｉ
ｃ２は時間と共に直線的な傾きに従って増加していく。
【００２９】 Ｉｃ２＝ＩＬＮ１＝（Ｖin−Ｖｃ２）ｔ／ＬＮ１＋Ｉｃ２（ｔ3 ）・・・・・ （３）
【００３０】このｔ3 〜ｔ4 の期間においても、引き続
き、電流Ｉｃ２の流れにより、第２のコンデンサＣ２に
静電エネルギが蓄えられる。
き、電流Ｉｃ２の流れにより、第２のコンデンサＣ２に
静電エネルギが蓄えられる。
【００３１】次に、ｔ＝ｔ4 において第２のスイッチ素
子Ｑ２がオフすると、電圧源Ｖｃ２によって整流ダイオ
ードＤ３に電流Ｉｄ３が流れ始める。ｔ＝ｔ4 のときの
Ｉｃ２をＩｃ２（ｔ4 ）とすると、ｔ4 〜ｔ5 期間にお
けるＩｃ２は次の（４）式で表され、Ｉｃ２は直線的な
傾きに従って減少する。
子Ｑ２がオフすると、電圧源Ｖｃ２によって整流ダイオ
ードＤ３に電流Ｉｄ３が流れ始める。ｔ＝ｔ4 のときの
Ｉｃ２をＩｃ２（ｔ4 ）とすると、ｔ4 〜ｔ5 期間にお
けるＩｃ２は次の（４）式で表され、Ｉｃ２は直線的な
傾きに従って減少する。
【００３２】 Ｉｃ２＝Ｉｄ３＋ＩＬＮ１＝｛（Ｖｃ３−Ｖｃ２）／Ｌ１−Ｖｃ２／ＬＮ１｝ ｔ＋Ｉｃ２（ｔ）・・・・（４）
【００３３】このＩｃ２が流れている期間中に第１のス
イッチ素子Ｑ１をオンすることにより、スイッチ素子Ｑ
１の零クロススイッチング（零電圧スイッチング）が達
成される。Ｉｃ２が減少して零になると、最初の初期状
態の動作に戻り、以下、図５の（ａ）から図６の（ｄ）
の動作を繰り返し行うことで、回路動作が継続する。
イッチ素子Ｑ１をオンすることにより、スイッチ素子Ｑ
１の零クロススイッチング（零電圧スイッチング）が達
成される。Ｉｃ２が減少して零になると、最初の初期状
態の動作に戻り、以下、図５の（ａ）から図６の（ｄ）
の動作を繰り返し行うことで、回路動作が継続する。
【００３４】本実施例の回路によれば、出力回路の電圧
Ｖout が下がると、制御回路２は第２のスイッチ素子Ｑ
２のオン期間を長く、第１のスイッチ素子Ｑ１のオン期
間を短くするようにスイッチ素子Ｑ１，Ｑ２のドライブ
電圧のパルス幅を制御する。このように、第２のスイッ
チ素子Ｑ２のオン期間が長くなる方向に制御されると、
第２のコンデンサＣ２に電荷が蓄積される期間が長くな
るため、電圧源Ｖｃ２の電圧が増加する。この結果、図
５の（ｂ）および図６の（ｄ）の期間における電流Ｉｄ
３の増加率が上昇して、Ｉｄ３の電流平均値も大きくな
るので、出力電圧が高くなる方向に制御され、出力電圧
の低下分が補われて出力電圧の安定化が図られる。
Ｖout が下がると、制御回路２は第２のスイッチ素子Ｑ
２のオン期間を長く、第１のスイッチ素子Ｑ１のオン期
間を短くするようにスイッチ素子Ｑ１，Ｑ２のドライブ
電圧のパルス幅を制御する。このように、第２のスイッ
チ素子Ｑ２のオン期間が長くなる方向に制御されると、
第２のコンデンサＣ２に電荷が蓄積される期間が長くな
るため、電圧源Ｖｃ２の電圧が増加する。この結果、図
５の（ｂ）および図６の（ｄ）の期間における電流Ｉｄ
３の増加率が上昇して、Ｉｄ３の電流平均値も大きくな
るので、出力電圧が高くなる方向に制御され、出力電圧
の低下分が補われて出力電圧の安定化が図られる。
【００３５】その逆に、出力回路の出力電圧Ｖout が高
くなると、制御回路２により、第２のスイッチ素子Ｑ２
のオン期間を短く、第１のスイッチ素子Ｑ１のオン期間
を長くする方向にスイッチ素子Ｑ１，Ｑ２のドライブ電
圧のパルス幅が制御される。このスイッチング制御によ
り、第２のコンデンサＣ２に電荷が蓄積される期間が減
少するため、電圧源Ｖｃ２の電圧が減少し、この結果、
前記ｔ＝ｔ0 〜ｔ1 の期間と、ｔ＝ｔ4 〜ｔ5 の期間に
おける電流Ｉｄ３の増加率が減少し、Ｉｄ３の電流平均
値も減少するので、出力電圧が低くなる方向に制御さ
れ、これにより、出力電圧の上昇分が差し引かれること
で、出力電圧が一定に制御される。
くなると、制御回路２により、第２のスイッチ素子Ｑ２
のオン期間を短く、第１のスイッチ素子Ｑ１のオン期間
を長くする方向にスイッチ素子Ｑ１，Ｑ２のドライブ電
圧のパルス幅が制御される。このスイッチング制御によ
り、第２のコンデンサＣ２に電荷が蓄積される期間が減
少するため、電圧源Ｖｃ２の電圧が減少し、この結果、
前記ｔ＝ｔ0 〜ｔ1 の期間と、ｔ＝ｔ4 〜ｔ5 の期間に
おける電流Ｉｄ３の増加率が減少し、Ｉｄ３の電流平均
値も減少するので、出力電圧が低くなる方向に制御さ
れ、これにより、出力電圧の上昇分が差し引かれること
で、出力電圧が一定に制御される。
【００３６】本実施例ではこれらのスイッチング制御現
象を利用することで、固定周波数で、スイッチ素子Ｑ
１，Ｑ２のパルス幅制御が実現でき、また、スイッチ素
子Ｑ１，Ｑ２の零電圧スイッチング動作が可能となって
いる。
象を利用することで、固定周波数で、スイッチ素子Ｑ
１，Ｑ２のパルス幅制御が実現でき、また、スイッチ素
子Ｑ１，Ｑ２の零電圧スイッチング動作が可能となって
いる。
【００３７】また、本実施例の回路では、ｔ0 〜ｔ1 の
期間およびｔ4 〜ｔ5 の期間で整流ダイオードＤ３に電
流Ｉｄ３が流れるがこの電流の大きさはＶｃ２−Ｖｃ３
の大きさに依存する。出力回路が軽負荷になると、この
Ｖｃ２−Ｖｃ３の値が小さくなり、その結果、図４の
（ｄ）および（ｅ）で破線で示すように、Ｉｄ３の電流
が小さくなり、トランスＴ１の一次コイルＮ１に流れる
電流も小さくなって、トランスＴ１の励磁電流が小さく
なり、これにより、軽負荷時の回路効率を大幅に改善す
ることができる。
期間およびｔ4 〜ｔ5 の期間で整流ダイオードＤ３に電
流Ｉｄ３が流れるがこの電流の大きさはＶｃ２−Ｖｃ３
の大きさに依存する。出力回路が軽負荷になると、この
Ｖｃ２−Ｖｃ３の値が小さくなり、その結果、図４の
（ｄ）および（ｅ）で破線で示すように、Ｉｄ３の電流
が小さくなり、トランスＴ１の一次コイルＮ１に流れる
電流も小さくなって、トランスＴ１の励磁電流が小さく
なり、これにより、軽負荷時の回路効率を大幅に改善す
ることができる。
【００３８】さらに、本実施例の回路では、第１のスイ
ッチ素子Ｑ１と第２のスイッチ素子Ｑ２の直列回路が入
力電源Ｖinと入力側グランドＧＮＤ１間に介設されてい
るので、スイッチ素子Ｑ１およびＱ２には入力電源Ｖin
の入力電圧以上の電圧が印加されるということがない。
したがって、スイッチ素子Ｑ１，Ｑ２の耐圧を小さくす
ることができ、スイッチ素子Ｑ１，Ｑ２をＭＯＳ ＦＥ
Ｔで構成しても、そのオン抵抗を十分に小さくすること
ができることとなり、前記スイッチ素子Ｑ１，Ｑ２の零
電圧スイッチングと相俟って、回路効率を格段に高める
ことが可能となる。
ッチ素子Ｑ１と第２のスイッチ素子Ｑ２の直列回路が入
力電源Ｖinと入力側グランドＧＮＤ１間に介設されてい
るので、スイッチ素子Ｑ１およびＱ２には入力電源Ｖin
の入力電圧以上の電圧が印加されるということがない。
したがって、スイッチ素子Ｑ１，Ｑ２の耐圧を小さくす
ることができ、スイッチ素子Ｑ１，Ｑ２をＭＯＳ ＦＥ
Ｔで構成しても、そのオン抵抗を十分に小さくすること
ができることとなり、前記スイッチ素子Ｑ１，Ｑ２の零
電圧スイッチングと相俟って、回路効率を格段に高める
ことが可能となる。
【００３９】図７には本発明の第２の実施例が示されて
いる。この実施例は、インダクタＬ１をトランスＴ１の
一次コイルＮ１に直列に接続した構成となっており、そ
れ以外の構成は前記第１の実施例と同様である。この実
施例の回路も、前記第１の実施例と近似した回路動作を
行い、前記第１の実施例と同様な効果を奏することがで
きる。
いる。この実施例は、インダクタＬ１をトランスＴ１の
一次コイルＮ１に直列に接続した構成となっており、そ
れ以外の構成は前記第１の実施例と同様である。この実
施例の回路も、前記第１の実施例と近似した回路動作を
行い、前記第１の実施例と同様な効果を奏することがで
きる。
【００４０】図８には本発明の第３の実施例が示されて
いる。この実施例が前記第１の実施例と異なることは、
トランスＴ１の二次コイルＮ２の巻き方向を逆にしたも
のであり、それ以外の構成は前記第１の実施例と同様で
ある。この実施例では、整流ダイオードＤ３に流れる電
流Ｉｄ３が増加する期間は第１のスイッチ素子Ｑ１のオ
ン期間ではなく、第２のスイッチ素子Ｑ２のオン期間と
なる。また、第２のコンデンサＣ２の電流波形も、前記
第１の実施例の場合と正負対称になるが、その回路動作
の原理は殆ど第１の実施例の場合と同様である。なお、
この第３の実施例の構成の場合には、第２のスイッチ素
子Ｑ２のオン期間を短くし、かつ、第１のスイッチ素子
Ｑ１のオン期間を長くするように制御すると、出力電圧
は高くなり、逆に、第２のスイッチ素子Ｑ２のオン期間
を長くして、かつ、第１のスイッチ素子Ｑ１のオン期間
を短くするように制御することにより、出力電圧は低く
なる。
いる。この実施例が前記第１の実施例と異なることは、
トランスＴ１の二次コイルＮ２の巻き方向を逆にしたも
のであり、それ以外の構成は前記第１の実施例と同様で
ある。この実施例では、整流ダイオードＤ３に流れる電
流Ｉｄ３が増加する期間は第１のスイッチ素子Ｑ１のオ
ン期間ではなく、第２のスイッチ素子Ｑ２のオン期間と
なる。また、第２のコンデンサＣ２の電流波形も、前記
第１の実施例の場合と正負対称になるが、その回路動作
の原理は殆ど第１の実施例の場合と同様である。なお、
この第３の実施例の構成の場合には、第２のスイッチ素
子Ｑ２のオン期間を短くし、かつ、第１のスイッチ素子
Ｑ１のオン期間を長くするように制御すると、出力電圧
は高くなり、逆に、第２のスイッチ素子Ｑ２のオン期間
を長くして、かつ、第１のスイッチ素子Ｑ１のオン期間
を短くするように制御することにより、出力電圧は低く
なる。
【００４１】本発明は上記各実施例に限定されることは
なく、様々な実施の態様を採り得る。例えば、上記各実
施例ではスイッチ素子Ｑ１，Ｑ２をＭＯＳ ＦＥＴを用
いて構成したが、例えば、バイポーラトランジスタ等の
他のスイッチ素子を用いて構成してもよい。
なく、様々な実施の態様を採り得る。例えば、上記各実
施例ではスイッチ素子Ｑ１，Ｑ２をＭＯＳ ＦＥＴを用
いて構成したが、例えば、バイポーラトランジスタ等の
他のスイッチ素子を用いて構成してもよい。
【００４２】また、第１のコンデンサＣ１を外付け回路
部品を用いて構成したが、これとは異なり、スイッチ素
子Ｑ１，Ｑ２をＭＯＳ ＦＥＴで構成する場合には、Ｍ
ＯＳＦＥＴ自身が内部容量を保有しているので、この内
部容量を第１のコンデンサＣ１として利用してもよい。
この場合は等価回路上で、この内部容量Ｃ１がスイッチ
素子Ｑ１に並列に接続された回路となる。
部品を用いて構成したが、これとは異なり、スイッチ素
子Ｑ１，Ｑ２をＭＯＳ ＦＥＴで構成する場合には、Ｍ
ＯＳＦＥＴ自身が内部容量を保有しているので、この内
部容量を第１のコンデンサＣ１として利用してもよい。
この場合は等価回路上で、この内部容量Ｃ１がスイッチ
素子Ｑ１に並列に接続された回路となる。
【００４３】さらに、上記各実施例ではインダクタＬ１
を外付け部品により構成したが、トランスＴ１のリーケ
ージインダクタンスのみを用いて構成することもでき
る。この場合、等価回路上ではトランスＴ１の一次コイ
ルＮ１や二次コイルＮ２に直列にリーケージインダクタ
ンスのインダクタＬ１を接続したものとなる。
を外付け部品により構成したが、トランスＴ１のリーケ
ージインダクタンスのみを用いて構成することもでき
る。この場合、等価回路上ではトランスＴ１の一次コイ
ルＮ１や二次コイルＮ２に直列にリーケージインダクタ
ンスのインダクタＬ１を接続したものとなる。
【００４４】
【発明の効果】本発明の回路によれば、第１のスイッチ
素子と第２のスイッチ素子が共に零電圧スイッチングを
行うことができ、さらに、固定周波数で第１および第２
の各スイッチ素子のパルス幅を制御することができる。
その上に、軽負荷時のトランス励磁電流を小さくするこ
とができ、これにより、回路効率を高めることができ
る。
素子と第２のスイッチ素子が共に零電圧スイッチングを
行うことができ、さらに、固定周波数で第１および第２
の各スイッチ素子のパルス幅を制御することができる。
その上に、軽負荷時のトランス励磁電流を小さくするこ
とができ、これにより、回路効率を高めることができ
る。
【００４５】また、第１および第２の各スイッチ素子は
直列に接続されて入力電源とグランド間に介設されるの
で、各スイッチ素子に印加される電圧は入力電源の入力
電圧よりも小さなものとなり、したがって、その分、ス
イッチ素子の耐圧を小さくすることができ、特に、スイ
ッチ素子をＭＯＳ ＦＥＴを用いて構成した場合には、
その耐圧が小さくなる分だけオン抵抗が小さくなり、前
記スイッチ素子の零電圧スイッチングが可能となること
と相俟って、回路動作の効率を飛躍的に向上することが
できる。
直列に接続されて入力電源とグランド間に介設されるの
で、各スイッチ素子に印加される電圧は入力電源の入力
電圧よりも小さなものとなり、したがって、その分、ス
イッチ素子の耐圧を小さくすることができ、特に、スイ
ッチ素子をＭＯＳ ＦＥＴを用いて構成した場合には、
その耐圧が小さくなる分だけオン抵抗が小さくなり、前
記スイッチ素子の零電圧スイッチングが可能となること
と相俟って、回路動作の効率を飛躍的に向上することが
できる。
【００４６】さらに、固定周波数制御方式の電圧共振コ
ンバータとしては、従来のものに比べ部品点数を少なく
構成できるので、装置の小型化と装置コストの低減化を
共に図ることが可能となる。
ンバータとしては、従来のものに比べ部品点数を少なく
構成できるので、装置の小型化と装置コストの低減化を
共に図ることが可能となる。
【図１】本発明の第１の実施例を示す回路図である。
【図２】本実施例の電圧共振コンバータに用いられるス
イッチ制御回路の説明図である。
イッチ制御回路の説明図である。
【図３】スイッチ制御回路の動作波形を示すタイムチャ
ートである。
ートである。
【図４】同実施例における電圧共振コンバータの動作状
態を示す各部波形のタイムチャートである。
態を示す各部波形のタイムチャートである。
【図５】同実施例の各回路動作を等価回路用いて示す説
明図である。
明図である。
【図６】図５に続く回路動作を等価回路を用いて示す説
明図である。
明図である。
【図７】本発明の第２の実施例を示す回路図である。
【図８】本発明の第３の実施例を示す回路図である。
【図９】従来の電圧共振コンバータを示す回路図であ
る。
る。
Ｃ２ 第２のコンデンサ Ｃ３ 平滑コンデンサ Ｄ３ 整流ダイオード Ｌ１ インダクタ Ｑ１ 第１のスイッチ素子 Ｑ２ 第２のスイッチ素子
Claims (1)
- 【請求項１】 トランスの一次側を入力回路とし、トラ
ンスの二次側を出力回路とし、入力回路の入力電源とグ
ランド間には第１のスイッチ素子と第２のスイッチ素子
の直列回路が介設されており、第１のスイッチ素子には
第１のダイオードが、第２のスイッチ素子には第２のダ
イオードがそれぞれ逆向き並列に接続され、また、第１
のスイッチ素子には等価回路上で並列に第１のコンデン
サが接続され、グランドと入力電源のいずれか一方側と
第１、第２のスイッチ素子の接続部との間には前記トラ
ンスの一次コイルと前記第１のコンデンサよりは容量の
大きい第２のコンデンサの直列回路が接続されており、
出力回路側では前記トランスの二次コイルに整流ダイオ
ードと平滑コンデンサで構成される半波整流回路が接続
されており、前記トランスの一次コイルと二次コイルの
少なくとも一方側コイルには等価回路上で直列にインダ
クタが接続されていることを特徴とする電圧共振コンバ
ータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19403793A JPH0731143A (ja) | 1993-07-09 | 1993-07-09 | 電圧共振コンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19403793A JPH0731143A (ja) | 1993-07-09 | 1993-07-09 | 電圧共振コンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0731143A true JPH0731143A (ja) | 1995-01-31 |
Family
ID=16317889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19403793A Pending JPH0731143A (ja) | 1993-07-09 | 1993-07-09 | 電圧共振コンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0731143A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100413194C (zh) * | 2002-07-26 | 2008-08-20 | 富士电机株式会社 | 一种控制dc-dc转换器的方法 |
| WO2012101906A1 (ja) * | 2011-01-26 | 2012-08-02 | 株式会社村田製作所 | スイッチング電源装置 |
-
1993
- 1993-07-09 JP JP19403793A patent/JPH0731143A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100413194C (zh) * | 2002-07-26 | 2008-08-20 | 富士电机株式会社 | 一种控制dc-dc转换器的方法 |
| WO2012101906A1 (ja) * | 2011-01-26 | 2012-08-02 | 株式会社村田製作所 | スイッチング電源装置 |
| CN103329420A (zh) * | 2011-01-26 | 2013-09-25 | 株式会社村田制作所 | 开关电源电路 |
| JP5488722B2 (ja) * | 2011-01-26 | 2014-05-14 | 株式会社村田製作所 | スイッチング電源装置 |
| US9660536B2 (en) | 2011-01-26 | 2017-05-23 | Murata Manufacturing Coo., Ltd. | Switching power supply device performs power transmission by using resonance phenomenon |
| EP2670038A4 (en) * | 2011-01-26 | 2018-01-24 | Murata Manufacturing Co., Ltd. | Switching power supply device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6061252A (en) | Switching power supply device | |
| US9698688B2 (en) | Burst-mode control method for low input power consumption in resonant converters and related control device | |
| US6288920B1 (en) | Drive compensation circuit for synchronous rectifier and method of operating the same | |
| KR100297340B1 (ko) | 비대칭플라이백컨버터 | |
| US6198260B1 (en) | Zero voltage switching active reset power converters | |
| KR100660403B1 (ko) | 스위칭 전원장치 | |
| US7304868B2 (en) | DC converter | |
| US6434029B1 (en) | Boost topology having an auxiliary winding on the snubber inductor | |
| US6483723B2 (en) | Switching power supply | |
| JP3199423B2 (ja) | 共振形フォワードコンバ−タ | |
| KR100681689B1 (ko) | 스위칭 전원장치 | |
| JP2008533959A (ja) | 切換式電力変換器及びその動作方法 | |
| US5801932A (en) | Interleaved current-fed forward converter | |
| JPH0731143A (ja) | 電圧共振コンバータ | |
| JP7329972B2 (ja) | コンバータ及びコンバータの制御方法 | |
| JP7400188B2 (ja) | 制御装置 | |
| JP3022620B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2606635Y2 (ja) | 電圧共振コンバータ | |
| JP3427280B2 (ja) | 同期制流方式のリンギングチョークコンバータ | |
| JPH09285110A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2604302Y2 (ja) | 共振形ｄｃ−ｄｃコンバータ | |
| JP4253808B2 (ja) | スイッチング電源装置 | |
| JPH0739149A (ja) | 電圧共振コンバータ用整流平滑回路 | |
| JPH09205770A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH078143B2 (ja) | インバ−タ装置 |