JPH0739149A - 電圧共振コンバータ用整流平滑回路 - Google Patents
電圧共振コンバータ用整流平滑回路Info
- Publication number
- JPH0739149A JPH0739149A JP20272193A JP20272193A JPH0739149A JP H0739149 A JPH0739149 A JP H0739149A JP 20272193 A JP20272193 A JP 20272193A JP 20272193 A JP20272193 A JP 20272193A JP H0739149 A JPH0739149 A JP H0739149A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- inductor
- capacitor
- voltage
- rectifying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 可飽和リアクタを用いることなく零クロスス
イッチングを達成し、回路効率が高く、かつ低コストの
電圧共振コンバータ用整流平滑回路を提供する。 【構成】 トランスＴ１の一次コイル１とグランドＧＮ
Ｄ１間にスイッチ素子Ｑ１とＱ２との並列回路を接続す
る。スイッチ素子Ｑ１にダンパーダイオードＤ１と共振
コンデンサＣ１を並列に接続し、スイッチ素子Ｑ２にダ
イオードＤ２を並列に、コンデンサＣ２を直列に接続す
る。トランスＴ１の二次コイル２の端子間にインダクタ
Ｌ１、第１のコンデンサＣ、整流ダイオードＤ10の直列
回路を接続する。整流ダイオードＤ10の端子間に第２の
インダクタＬ２と平滑コンデンサＣ３の直列回路を接続
する。制御回路13は出力電圧が低下（上昇）したとき
に、第１のスイッチ素子Ｑ１のオン期間を長く（短
く）、第２のスイッチ素子Ｑ２のオン期間を短く（長
く）制御する。
イッチングを達成し、回路効率が高く、かつ低コストの
電圧共振コンバータ用整流平滑回路を提供する。 【構成】 トランスＴ１の一次コイル１とグランドＧＮ
Ｄ１間にスイッチ素子Ｑ１とＱ２との並列回路を接続す
る。スイッチ素子Ｑ１にダンパーダイオードＤ１と共振
コンデンサＣ１を並列に接続し、スイッチ素子Ｑ２にダ
イオードＤ２を並列に、コンデンサＣ２を直列に接続す
る。トランスＴ１の二次コイル２の端子間にインダクタ
Ｌ１、第１のコンデンサＣ、整流ダイオードＤ10の直列
回路を接続する。整流ダイオードＤ10の端子間に第２の
インダクタＬ２と平滑コンデンサＣ３の直列回路を接続
する。制御回路13は出力電圧が低下（上昇）したとき
に、第１のスイッチ素子Ｑ１のオン期間を長く（短
く）、第２のスイッチ素子Ｑ２のオン期間を短く（長
く）制御する。
Description
【０００１】
【産業上の利用分野】本発明は、スイッチング電源等に
使用されるフォワードタイプの電圧共振コンバータ用整
流平滑回路に関するものである。
使用されるフォワードタイプの電圧共振コンバータ用整
流平滑回路に関するものである。
【０００２】
【従来の技術】図６には電圧共振コンバータとして一般
的に知られている部分共振フォワードコンバータと呼ば
れている回路が示されている。この回路は、トランスＴ
１の一次側を入力回路とし、同トランスＴ１の二次側を
出力回路としたもので、トランスＴ１の一次コイル１の
巻き終わり側は入力電源Ｖinに接続されており、一次コ
イル１の巻き始め側と入力側グランドＧＮＤ１間には共
振コンデンサＣ１と、ダンパーダイオードＤ１と、第１
のスイッチ素子Ｑ１の並列回路が介設されている。ま
た、一次コイル１の巻き始め側と入力側グランドＧＮＤ
１との間には第２のスイッチ素子Ｑ２と第２のコンデン
サＣ２の直列回路が接続され、第２のスイッチ素子Ｑ２
には並列に第２のダイオードＤ２が接続されている。
的に知られている部分共振フォワードコンバータと呼ば
れている回路が示されている。この回路は、トランスＴ
１の一次側を入力回路とし、同トランスＴ１の二次側を
出力回路としたもので、トランスＴ１の一次コイル１の
巻き終わり側は入力電源Ｖinに接続されており、一次コ
イル１の巻き始め側と入力側グランドＧＮＤ１間には共
振コンデンサＣ１と、ダンパーダイオードＤ１と、第１
のスイッチ素子Ｑ１の並列回路が介設されている。ま
た、一次コイル１の巻き始め側と入力側グランドＧＮＤ
１との間には第２のスイッチ素子Ｑ２と第２のコンデン
サＣ２の直列回路が接続され、第２のスイッチ素子Ｑ２
には並列に第２のダイオードＤ２が接続されている。
【０００３】トランスＴ１の二次コイル２の両端間に
は、可飽和リアクタＬ０と整流ダイオードＤ３とフライ
ホィールダイオードＤとの直列回路が接続されており、
フライホィールダイオードＤにはインダクタＬ２と平滑
コンデンサＣ３との直列回路が並列に接続されている。
そして、出力端Ｖout と出力側グランドＧＮＤ２間には
抵抗体Ｒ１，Ｒ２の直列回路が接続されており、この抵
抗体Ｒ１，Ｒ２に抵抗分割されて取り出される出力電圧
の検出電圧が制御回路13に加えられている。
は、可飽和リアクタＬ０と整流ダイオードＤ３とフライ
ホィールダイオードＤとの直列回路が接続されており、
フライホィールダイオードＤにはインダクタＬ２と平滑
コンデンサＣ３との直列回路が並列に接続されている。
そして、出力端Ｖout と出力側グランドＧＮＤ２間には
抵抗体Ｒ１，Ｒ２の直列回路が接続されており、この抵
抗体Ｒ１，Ｒ２に抵抗分割されて取り出される出力電圧
の検出電圧が制御回路13に加えられている。
【０００４】制御回路13は、出力電圧の検出電圧を受け
て出力電圧が一定になるように第１と第２のスイッチ素
子Ｑ１，Ｑ２のオン・オフのタイミングおよびパルス幅
を制御している。
て出力電圧が一定になるように第１と第２のスイッチ素
子Ｑ１，Ｑ２のオン・オフのタイミングおよびパルス幅
を制御している。
【０００５】この種の電圧共振コンバータでは、第１の
スイッチ素子Ｑ１がオフした以降、二次コイル２の端子
間電圧が上昇して正電圧の一定レベルを越えたとき、整
流ダイオードＤ３が導通してインダクタＬ２から平滑コ
ンデンサＣ３に電流が流れる。二次コイル２に電流ＩＤ
３が流れ始めるとき、一次側共振回路の共振エネルギを
消費するため第１のスイッチ素子Ｑ１の印加電圧が入力
電圧Ｖinまで上昇し、この状態で第１のスイッチ素子Ｑ
１がオンすると、正電圧が印加された状態でスイッチが
オンされるので、スイッッチ電力損失が増大するという
問題が生ずる。
スイッチ素子Ｑ１がオフした以降、二次コイル２の端子
間電圧が上昇して正電圧の一定レベルを越えたとき、整
流ダイオードＤ３が導通してインダクタＬ２から平滑コ
ンデンサＣ３に電流が流れる。二次コイル２に電流ＩＤ
３が流れ始めるとき、一次側共振回路の共振エネルギを
消費するため第１のスイッチ素子Ｑ１の印加電圧が入力
電圧Ｖinまで上昇し、この状態で第１のスイッチ素子Ｑ
１がオンすると、正電圧が印加された状態でスイッチが
オンされるので、スイッッチ電力損失が増大するという
問題が生ずる。
【０００６】このような問題を解決するために、従来の
回路では、二次コイル２に直接可飽和リアクタＬ０を接
続して、二次コイル２の端子間電圧が正電圧となっても
電流ＩＤ３が二次コイル２側に直ぐに流れずに少し遅れ
て流れるようにし、電流ＩＤ３が二次コイル２側に流れ
ない間に共振によって第１のスイッチ素子Ｑ１の印加電
圧が零となった後、第１のスイッチ素子Ｑ１をオンして
おり、これにより、第１のスイッチ素子Ｑ１がオンする
ときには、第１のスイッチ素子Ｑ１の印加電圧が零の状
態でスイッチオンする、いわゆる、零クロススイッチン
グ（零電圧スイッチング）を達成している。
回路では、二次コイル２に直接可飽和リアクタＬ０を接
続して、二次コイル２の端子間電圧が正電圧となっても
電流ＩＤ３が二次コイル２側に直ぐに流れずに少し遅れ
て流れるようにし、電流ＩＤ３が二次コイル２側に流れ
ない間に共振によって第１のスイッチ素子Ｑ１の印加電
圧が零となった後、第１のスイッチ素子Ｑ１をオンして
おり、これにより、第１のスイッチ素子Ｑ１がオンする
ときには、第１のスイッチ素子Ｑ１の印加電圧が零の状
態でスイッチオンする、いわゆる、零クロススイッチン
グ（零電圧スイッチング）を達成している。
【０００７】
【発明が解決しようとする課題】しかしながら、二次コ
イル２に可飽和リアクタＬ０を接続する方式は、零クロ
ススイッチングを達成できるが、可飽和リアクタＬ０に
ヒステリシス損とうず電流損との和としての鉄損が生じ
るため、回路効率が悪くなり、可飽和リアクタＬ０を接
続しないで零クロススイッチングを達成できない場合よ
りも寧ろ回路効率が悪くなるという問題が生じた。
イル２に可飽和リアクタＬ０を接続する方式は、零クロ
ススイッチングを達成できるが、可飽和リアクタＬ０に
ヒステリシス損とうず電流損との和としての鉄損が生じ
るため、回路効率が悪くなり、可飽和リアクタＬ０を接
続しないで零クロススイッチングを達成できない場合よ
りも寧ろ回路効率が悪くなるという問題が生じた。
【０００８】また、可飽和リアクタＬ０を使用した場合
には、負荷の大小に拘わらず、つまり、軽負荷時にも可
飽和リアクタＬ０で大きな損失が発生するという問題が
あった。
には、負荷の大小に拘わらず、つまり、軽負荷時にも可
飽和リアクタＬ０で大きな損失が発生するという問題が
あった。
【０００９】さらに、可飽和リアクタＬ０は高価なもの
であるのでコスト高となった。
であるのでコスト高となった。
【００１０】本発明は上記従来の課題を解決するために
なされたものであり、その目的は、可飽和リアクタを用
いることなく零クロススイッチングを達成し、また、ト
ランス励磁電流の無効成分を小さく抑えることにより、
回路効率が高く、かつ、低コストの電圧共振コンバータ
用整流平滑回路を提供することにある。
なされたものであり、その目的は、可飽和リアクタを用
いることなく零クロススイッチングを達成し、また、ト
ランス励磁電流の無効成分を小さく抑えることにより、
回路効率が高く、かつ、低コストの電圧共振コンバータ
用整流平滑回路を提供することにある。
【００１１】
【課題を解決するための手段】本発明は上記目的を達成
するために、次のように構成されている。すなわち、本
発明は、トランスの一次側を入力回路とし、トランスの
二次側を出力回路とし、入力回路には共振コンデンサ
と、１個以上のスイッチ素子とが設けられている電圧共
振コンバータに用いられる整流平滑回路であって、前記
トランスの二次コイルと第１のコンデンサとの直列回路
の両端間に整流ダイオードが接続されて、該整流ダイオ
ードと第１のコンデンサとによって整流回路が形成さ
れ、この整流回路の出力側には前記整流ダイオードの両
端間にＬＣで構成される平滑回路が接続されており、前
記トランスの一次コイルと二次コイルの少なくとも一方
側には等価回路上でこれらのコイルと直列にインダクタ
が接続されていることを特徴として構成されている。
するために、次のように構成されている。すなわち、本
発明は、トランスの一次側を入力回路とし、トランスの
二次側を出力回路とし、入力回路には共振コンデンサ
と、１個以上のスイッチ素子とが設けられている電圧共
振コンバータに用いられる整流平滑回路であって、前記
トランスの二次コイルと第１のコンデンサとの直列回路
の両端間に整流ダイオードが接続されて、該整流ダイオ
ードと第１のコンデンサとによって整流回路が形成さ
れ、この整流回路の出力側には前記整流ダイオードの両
端間にＬＣで構成される平滑回路が接続されており、前
記トランスの一次コイルと二次コイルの少なくとも一方
側には等価回路上でこれらのコイルと直列にインダクタ
が接続されていることを特徴として構成されている。
【００１２】
【作用】出力回路の出力電圧が低くなると、例えば、第
１のスイッチ素子のオン期間が長く、第２のスイッチ素
子のオン期間が短くなるように制御される。このスイッ
チ制御により、第１のスイッチ素子のオン期間に平滑回
路のインダクタに蓄えられるエネルギが大きくなり、こ
れにより、出力電圧の低下分は補われ、出力電圧の安定
化が図られる。
１のスイッチ素子のオン期間が長く、第２のスイッチ素
子のオン期間が短くなるように制御される。このスイッ
チ制御により、第１のスイッチ素子のオン期間に平滑回
路のインダクタに蓄えられるエネルギが大きくなり、こ
れにより、出力電圧の低下分は補われ、出力電圧の安定
化が図られる。
【００１３】これに対し、出力電圧が高くなったときに
は、その分、第１のスイッチ素子のオン期間が短くな
り、第２のスイッチ素子のオン期間が長くなる結果、第
１のスイッチ素子のオン期間に蓄えられる平滑回路のイ
ンダクタのエネルギが小さくなって出力電圧の上昇分を
相殺する方向に作用し、出力電圧の安定化が図られる。
は、その分、第１のスイッチ素子のオン期間が短くな
り、第２のスイッチ素子のオン期間が長くなる結果、第
１のスイッチ素子のオン期間に蓄えられる平滑回路のイ
ンダクタのエネルギが小さくなって出力電圧の上昇分を
相殺する方向に作用し、出力電圧の安定化が図られる。
【００１４】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。なお、本実施例の説明において、従来例と同一の
部分には同一符号を付し、その重複説明は省略する。図
１には本発明に係る電圧共振コンバータ用整流平滑回路
の第１の実施例の回路構成が示されている。同図におい
て、トランスＴ１の一次側の入力回路は従来と同様に構
成されており、第２のコンデンサＣ２の容量は共振コン
デンサＣ１のそれよりも十分大きな値に設定されてい
る。一方、トランスＴ１の二次側の出力回路は従来例と
異なり、以下のように構成されている。
する。なお、本実施例の説明において、従来例と同一の
部分には同一符号を付し、その重複説明は省略する。図
１には本発明に係る電圧共振コンバータ用整流平滑回路
の第１の実施例の回路構成が示されている。同図におい
て、トランスＴ１の一次側の入力回路は従来と同様に構
成されており、第２のコンデンサＣ２の容量は共振コン
デンサＣ１のそれよりも十分大きな値に設定されてい
る。一方、トランスＴ１の二次側の出力回路は従来例と
異なり、以下のように構成されている。
【００１５】二次コイル２とインダクタＬ１と第１のコ
ンデンサＣとの直列回路の両端間には整流ダイオードＤ
10が、そのカソード側を第１のコンデンサＣの出力側に
向けて接続されている。これら、第１のコンデンサＣと
整流ダイオードＤ10とより整流回路11が構成されてい
る。
ンデンサＣとの直列回路の両端間には整流ダイオードＤ
10が、そのカソード側を第１のコンデンサＣの出力側に
向けて接続されている。これら、第１のコンデンサＣと
整流ダイオードＤ10とより整流回路11が構成されてい
る。
【００１６】また、整流回路11の出力側には、前記整流
ダイオードＤ10の両端間に、第２のインダクタＬ２と平
滑コンデンサＣ３との直列回路で構成される平滑回路12
が接続されている。また、前記平滑コンデンサＣ３と並
列に分圧抵抗体Ｒ１，Ｒ２の直列回路が接続されてお
り、出力端Ｖout から取り出される出力電圧が分圧抵抗
体Ｒ１，Ｒ２により分圧されて出力電圧の検出電圧が制
御回路に加わるように構成されている。この制御回路は
従来例同様に出力電圧の検出電圧を受け、出力電圧が一
定になるように第１と第２のスイッチ素子Ｑ１，Ｑ２の
オン・オフのタイミングおよびパルス幅を制御してい
る。
ダイオードＤ10の両端間に、第２のインダクタＬ２と平
滑コンデンサＣ３との直列回路で構成される平滑回路12
が接続されている。また、前記平滑コンデンサＣ３と並
列に分圧抵抗体Ｒ１，Ｒ２の直列回路が接続されてお
り、出力端Ｖout から取り出される出力電圧が分圧抵抗
体Ｒ１，Ｒ２により分圧されて出力電圧の検出電圧が制
御回路に加わるように構成されている。この制御回路は
従来例同様に出力電圧の検出電圧を受け、出力電圧が一
定になるように第１と第２のスイッチ素子Ｑ１，Ｑ２の
オン・オフのタイミングおよびパルス幅を制御してい
る。
【００１７】この実施例は上記のように構成されてお
り、次に、図３の等価回路と図２のタイムチャートに基
づき回路動作を説明する。なお、図３に示す等価回路
は、説明を簡略化するために一次コイル１のインダクタ
ンスＬＮはＬＮ＝∞であり、一次コイル１と二次コイル
２のコイル巻き数は等しく、共振コンデンサＣ１、第１
のコンデンサＣ、第２のコンデンサＣ２、平滑コンデン
サＣ３は定常状態において、それぞれ一定電圧の電圧源
ＶC1，ＶC ，ＶC2，ＶC3と仮定して示している。なお、
Ｒ０は負荷抵抗である。
り、次に、図３の等価回路と図２のタイムチャートに基
づき回路動作を説明する。なお、図３に示す等価回路
は、説明を簡略化するために一次コイル１のインダクタ
ンスＬＮはＬＮ＝∞であり、一次コイル１と二次コイル
２のコイル巻き数は等しく、共振コンデンサＣ１、第１
のコンデンサＣ、第２のコンデンサＣ２、平滑コンデン
サＣ３は定常状態において、それぞれ一定電圧の電圧源
ＶC1，ＶC ，ＶC2，ＶC3と仮定して示している。なお、
Ｒ０は負荷抵抗である。
【００１８】まず、初期状態のｔ0 時点で、インダクタ
Ｌ１を流れる電流は零であり、第１のスイッチ素子Ｑ１
はオフ、第２のスイッチ素子Ｑ２はオンとなっている。
第２のコンデンサＣ２と第１のコンデンサＣにはそれぞ
れＶC2，ＶC の電圧が印加されており、ＶC2＞（Ｖin＋
ＶC ）となっている。次に、図３の（ａ）に示すｔ0〜
ｔ1 の期間では、電圧源ＶC2によってインダクタＬ１か
ら入力電源Ｖin方向（これを−方向とする）に電流ＩＬ
が流れ始め、この電流ＩＬは直線的な傾き（ＶC2−Ｖin
−ＶC ）／Ｌ１をもって増加する。この電流ＩＬの流れ
によりインダンクＬ１に電磁エネルギが蓄えられる。
Ｌ１を流れる電流は零であり、第１のスイッチ素子Ｑ１
はオフ、第２のスイッチ素子Ｑ２はオンとなっている。
第２のコンデンサＣ２と第１のコンデンサＣにはそれぞ
れＶC2，ＶC の電圧が印加されており、ＶC2＞（Ｖin＋
ＶC ）となっている。次に、図３の（ａ）に示すｔ0〜
ｔ1 の期間では、電圧源ＶC2によってインダクタＬ１か
ら入力電源Ｖin方向（これを−方向とする）に電流ＩＬ
が流れ始め、この電流ＩＬは直線的な傾き（ＶC2−Ｖin
−ＶC ）／Ｌ１をもって増加する。この電流ＩＬの流れ
によりインダンクＬ１に電磁エネルギが蓄えられる。
【００１９】また、整流回路11と平滑回路12側では、第
２のインダクタＬ２に蓄積されている電磁エネルギによ
り整流ダイオードＤ10から第２のインダクタＬ２に向か
う閉グループの電流ＩＤが流れる。
２のインダクタＬ２に蓄積されている電磁エネルギによ
り整流ダイオードＤ10から第２のインダクタＬ２に向か
う閉グループの電流ＩＤが流れる。
【００２０】次にｔ1 時点で第２のスイッチ素子Ｑ２が
オフすると、図３の（ｂ）に示すように、インダクタＩ
Ｌに蓄積された電磁エネルギによりインダクタＬ１から
入力電源Ｖin方向に電流ＩＬが流れ、ｔ1 〜ｔ2 の期間
において電流ＩＬは（Ｖin＋ＶC ）／ＩＬの傾きをもっ
て減少する。この電流ＩＬが流れている期間中に、第２
のスイッチ素子Ｑ２をオンすることで、零電圧スイッチ
ングが達成される。
オフすると、図３の（ｂ）に示すように、インダクタＩ
Ｌに蓄積された電磁エネルギによりインダクタＬ１から
入力電源Ｖin方向に電流ＩＬが流れ、ｔ1 〜ｔ2 の期間
において電流ＩＬは（Ｖin＋ＶC ）／ＩＬの傾きをもっ
て減少する。この電流ＩＬが流れている期間中に、第２
のスイッチ素子Ｑ２をオンすることで、零電圧スイッチ
ングが達成される。
【００２１】ｔ2 時点において、ＩＬが零になると、今
度は図３の（ｃ）に示すように入力電源Ｖinからインダ
クタＬ１、第１のコンデンサＣ、第２のインダクタＬ２
と順方向（これを＋方向とする）に電流ＩＬが流れ、
（Ｖin＋ＶC ）／Ｌ１の傾きをもって増加する。このｔ
2 〜ｔ3 期間中の電流ＩＬの流れによりインダクタＬ１
に電磁エネルギが蓄積される。一方、第２のインダクタ
Ｌ２に流れる電流は図２の（ｇ）に示すように定常状態
においてほぼ一定であるので、前記整流ダイオードＤ10
から第２のインダクタＬ２に向かう電流ＩＤは、インダ
クタＬ１からＬ２に流れる電流ＩＬが増加した分、減少
する。
度は図３の（ｃ）に示すように入力電源Ｖinからインダ
クタＬ１、第１のコンデンサＣ、第２のインダクタＬ２
と順方向（これを＋方向とする）に電流ＩＬが流れ、
（Ｖin＋ＶC ）／Ｌ１の傾きをもって増加する。このｔ
2 〜ｔ3 期間中の電流ＩＬの流れによりインダクタＬ１
に電磁エネルギが蓄積される。一方、第２のインダクタ
Ｌ２に流れる電流は図２の（ｇ）に示すように定常状態
においてほぼ一定であるので、前記整流ダイオードＤ10
から第２のインダクタＬ２に向かう電流ＩＤは、インダ
クタＬ１からＬ２に流れる電流ＩＬが増加した分、減少
する。
【００２２】次に、ｔ3 時点で電流ＩＤが零となると、
図３の（ｄ）に示すように入力電源Ｖinからインダクタ
Ｌ１、第１のコンデンサＣ、第２のインダクタＬ２、平
滑コンデンサＣ３を順に経て第１のスイッチ素子Ｑ１に
至る経路で電流ＩＬが流れる。第２のインダクタＬ２を
流れる電流は（Ｖin＋ＶC −ＶC3）／（Ｌ１＋Ｌ２）の
直線的な傾きをもって僅かずつ増加する。ｔ3 〜ｔ4 期
間中のこの電流ＩＬの流れにより、インダクタＬ１，Ｌ
２に電磁エネルギが蓄積される。
図３の（ｄ）に示すように入力電源Ｖinからインダクタ
Ｌ１、第１のコンデンサＣ、第２のインダクタＬ２、平
滑コンデンサＣ３を順に経て第１のスイッチ素子Ｑ１に
至る経路で電流ＩＬが流れる。第２のインダクタＬ２を
流れる電流は（Ｖin＋ＶC −ＶC3）／（Ｌ１＋Ｌ２）の
直線的な傾きをもって僅かずつ増加する。ｔ3 〜ｔ4 期
間中のこの電流ＩＬの流れにより、インダクタＬ１，Ｌ
２に電磁エネルギが蓄積される。
【００２３】次に、図３の（ｅ）に示すようにｔ4 時点
で第１のスイッチ素子Ｑ１がオフすると、インダクタＬ
１に蓄えられた電磁エネルギによってインダクタＬ１か
ら第１のコンデンサＣ方向に電流ＩＬが流れる。ｔ4 〜
ｔ5 の期間において、電流ＩＬは（ＶC2−Ｖin−ＶC ）
／Ｌ１の直線的な傾きをもって減少する。ＩＬの減少し
た分だけ整流回路11と平滑回路12側のインダクタＬ２に
は整流ダイオードＤ10からインダクタＬ２に蓄えられた
電磁エネルギによって電流ＩＤが流れる。
で第１のスイッチ素子Ｑ１がオフすると、インダクタＬ
１に蓄えられた電磁エネルギによってインダクタＬ１か
ら第１のコンデンサＣ方向に電流ＩＬが流れる。ｔ4 〜
ｔ5 の期間において、電流ＩＬは（ＶC2−Ｖin−ＶC ）
／Ｌ１の直線的な傾きをもって減少する。ＩＬの減少し
た分だけ整流回路11と平滑回路12側のインダクタＬ２に
は整流ダイオードＤ10からインダクタＬ２に蓄えられた
電磁エネルギによって電流ＩＤが流れる。
【００２４】電流ＩＬが＋方向に流れている期間中に、
第２のスイッチＱ２をオンすることで、スイッチ素子Ｑ
２の零クロススイッチングが達成される。
第２のスイッチＱ２をオンすることで、スイッチ素子Ｑ
２の零クロススイッチングが達成される。
【００２５】電流ＩＬが減少して零になると、最初の初
期状態に戻り、以下、図３の（ａ）から（ｅ）の動作を
繰り返し行うことで、回路動作が継続する。
期状態に戻り、以下、図３の（ａ）から（ｅ）の動作を
繰り返し行うことで、回路動作が継続する。
【００２６】本実施例の回路において、出力回路の電圧
Ｖout が下がると、制御回路13は第１のスイッチ素子Ｑ
１のオン期間を長くし、第２のスイッチ素子Ｑ２のオン
期間を短くするように、スイッチ素子Ｑ１，Ｑ２のドラ
イブ電圧のパルス幅を制御する。このように、第１のス
イッチ素子Ｑ１のオン期間が長くなる方向に制御される
と、平滑回路12のインダクタＬ２に電磁エネルギが蓄積
される期間が長くなるため、出力電圧が高くなる方向に
制御され、出力電圧の低下分が補われて出力電圧の安定
化が図られる。
Ｖout が下がると、制御回路13は第１のスイッチ素子Ｑ
１のオン期間を長くし、第２のスイッチ素子Ｑ２のオン
期間を短くするように、スイッチ素子Ｑ１，Ｑ２のドラ
イブ電圧のパルス幅を制御する。このように、第１のス
イッチ素子Ｑ１のオン期間が長くなる方向に制御される
と、平滑回路12のインダクタＬ２に電磁エネルギが蓄積
される期間が長くなるため、出力電圧が高くなる方向に
制御され、出力電圧の低下分が補われて出力電圧の安定
化が図られる。
【００２７】その逆に、出力回路の出力電圧Ｖout が高
くなると、制御回路13により、第１のスイッチ素子Ｑ１
のオン期間を短く、第２のスイッチ素子Ｑ２のオン期間
を長くする方向に、スイッチ素子Ｑ１，Ｑ２のドライブ
電圧のパルス幅が制御される。このスイッチング制御に
より、第２のインダクタＬ２に電磁エネルギが蓄積され
る期間が減少するため、出力電圧が低くなる方向に制御
され、これにより、出力電圧の上昇分が差し引かれるこ
とで出力電圧が一定に制御される。
くなると、制御回路13により、第１のスイッチ素子Ｑ１
のオン期間を短く、第２のスイッチ素子Ｑ２のオン期間
を長くする方向に、スイッチ素子Ｑ１，Ｑ２のドライブ
電圧のパルス幅が制御される。このスイッチング制御に
より、第２のインダクタＬ２に電磁エネルギが蓄積され
る期間が減少するため、出力電圧が低くなる方向に制御
され、これにより、出力電圧の上昇分が差し引かれるこ
とで出力電圧が一定に制御される。
【００２８】本実施例の回路では、整流回路11のインダ
クタＬ１に蓄積された電磁エネルギにより、インダクタ
Ｌ１から入力電源Ｖin方向に電流ＩＬが流れている期間
内、つまり、印加電圧が零の状態で第１のスイッチ素子
Ｑ１がオンし、さらに、入力電源ＶinからインダクタＬ
１方向に電流ＩＬが流れている期間の印加電圧が零の状
態で第２のスイッチ素子Ｑ２がオンするので、スイッチ
素子Ｑ１，Ｑ２の零クロススイッチングが達成される。
また、第１と第２のスイッチ素子Ｑ１，Ｑ２のオフ時に
おいても、その両端電圧は電圧共振によって緩やかに上
昇するため零クロススイッチングが達成される。さら
に、固定周波数でスイッチ素子Ｑ１，Ｑ２のパルス幅制
御が実現できる。
クタＬ１に蓄積された電磁エネルギにより、インダクタ
Ｌ１から入力電源Ｖin方向に電流ＩＬが流れている期間
内、つまり、印加電圧が零の状態で第１のスイッチ素子
Ｑ１がオンし、さらに、入力電源ＶinからインダクタＬ
１方向に電流ＩＬが流れている期間の印加電圧が零の状
態で第２のスイッチ素子Ｑ２がオンするので、スイッチ
素子Ｑ１，Ｑ２の零クロススイッチングが達成される。
また、第１と第２のスイッチ素子Ｑ１，Ｑ２のオフ時に
おいても、その両端電圧は電圧共振によって緩やかに上
昇するため零クロススイッチングが達成される。さら
に、固定周波数でスイッチ素子Ｑ１，Ｑ２のパルス幅制
御が実現できる。
【００２９】したがって、本実施例によれば、スイッチ
素子Ｑ１，Ｑ２の零クロススイッチングが達成されるの
で、スイッチング損失がなくなるため、回路効率が高く
なり、スイッチングノイズもなくなる。また、鉄損の大
きな可飽和リアクタＬ０を用いることなく零クロススイ
ッチングが達成されるため、回路効率は格段に高くな
る。
素子Ｑ１，Ｑ２の零クロススイッチングが達成されるの
で、スイッチング損失がなくなるため、回路効率が高く
なり、スイッチングノイズもなくなる。また、鉄損の大
きな可飽和リアクタＬ０を用いることなく零クロススイ
ッチングが達成されるため、回路効率は格段に高くな
る。
【００３０】さらに、高価な可飽和リアクタＬ０を用い
ないので、装置コストが低減する。
ないので、装置コストが低減する。
【００３１】さらに、可飽和リアクタＬ０を用いないの
で軽負荷時の回路効率が特に改善される。
で軽負荷時の回路効率が特に改善される。
【００３２】図４には本発明の第２の実施例が示されて
いる。この実施例は、インダクタＬ１をトランスＴ１の
一次コイル１に直列に接続した構成となっており、それ
以外の構成は前記第１の実施例と同様である。この実施
例の場合も前記第１の実施例と近似した回路動作を行
い、前記第１の実施例と同様な効果を奏することができ
る。
いる。この実施例は、インダクタＬ１をトランスＴ１の
一次コイル１に直列に接続した構成となっており、それ
以外の構成は前記第１の実施例と同様である。この実施
例の場合も前記第１の実施例と近似した回路動作を行
い、前記第１の実施例と同様な効果を奏することができ
る。
【００３３】図５には、本発明の第３の実施例が示され
ている。この実施例が上記各実施例と異なることは、ト
ランスＴ１の一次側の入力回路にスイッチ素子Ｑ１を１
個のみ組み込んで構成し、出力電圧Ｖout を周波数変調
によって制御するようにしたことである。この実施例の
場合も、トランスＴ１の二次側の出力回路に第１の実施
例同様に本発明の整流平滑回路を構成することにより、
スイッチ素子Ｑ１の零クロススイッチングが構成され、
回路効率が高くなる等、前記各実施例と同様な効果を奏
する。
ている。この実施例が上記各実施例と異なることは、ト
ランスＴ１の一次側の入力回路にスイッチ素子Ｑ１を１
個のみ組み込んで構成し、出力電圧Ｖout を周波数変調
によって制御するようにしたことである。この実施例の
場合も、トランスＴ１の二次側の出力回路に第１の実施
例同様に本発明の整流平滑回路を構成することにより、
スイッチ素子Ｑ１の零クロススイッチングが構成され、
回路効率が高くなる等、前記各実施例と同様な効果を奏
する。
【００３４】本発明は上記各実施例に限定されることは
なく、様々な実施の態様を採り得る。例えば、上記実施
例のインダクタＬ１を外付け部品により構成したが、ト
ランスＴ１のリーケージインダクタンスのみを用いて構
成することもできる。この場合、等価回路上ではトラン
スＴ１の一次コイル１や二次コイル２に直列にリーケー
ジインダクタンスのインダクタＬ１を接続したものとな
る。
なく、様々な実施の態様を採り得る。例えば、上記実施
例のインダクタＬ１を外付け部品により構成したが、ト
ランスＴ１のリーケージインダクタンスのみを用いて構
成することもできる。この場合、等価回路上ではトラン
スＴ１の一次コイル１や二次コイル２に直列にリーケー
ジインダクタンスのインダクタＬ１を接続したものとな
る。
【００３５】また、上記各実施例では、スイッチ素子Ｑ
１，Ｑ２をＭＯＳ ＦＥＴを用いて構成したが、例え
は、バイポーラトランジスタ等の他のスイッチ素子を用
いて構成してもよい。
１，Ｑ２をＭＯＳ ＦＥＴを用いて構成したが、例え
は、バイポーラトランジスタ等の他のスイッチ素子を用
いて構成してもよい。
【００３６】さらに、共振コンデンサＣ１を外付け回路
部品を用いて構成したが、スイッチ素子Ｑ１，Ｑ２をＭ
ＯＳ ＦＥＴで構成する場合にはＭＯＳ ＦＥＴ自身が
内部容量を保有しているので、この内部容量を共振コン
デンサＣ１として利用してもよい。この場合には、等価
回路上で、内部容量Ｃ１が第１のスイッチ素子Ｑ１と並
列に接続された回路となる。
部品を用いて構成したが、スイッチ素子Ｑ１，Ｑ２をＭ
ＯＳ ＦＥＴで構成する場合にはＭＯＳ ＦＥＴ自身が
内部容量を保有しているので、この内部容量を共振コン
デンサＣ１として利用してもよい。この場合には、等価
回路上で、内部容量Ｃ１が第１のスイッチ素子Ｑ１と並
列に接続された回路となる。
【００３７】
【発明の効果】本発明はトランスの一次コイルと二次コ
イルの少なくとも一方側には等価回路上で、これらのコ
イルと直列にインダクタが接続されているので、このイ
ンダクタに蓄積されたエネルギにより入力回路側に電流
が流れ、印加電圧が零のときにスイッチ素子がオンする
ので、零クロススイッチングが達成される。したがっ
て、スイッチ電力損失が低減し、スイッチングノイズが
発生しなくなる。
イルの少なくとも一方側には等価回路上で、これらのコ
イルと直列にインダクタが接続されているので、このイ
ンダクタに蓄積されたエネルギにより入力回路側に電流
が流れ、印加電圧が零のときにスイッチ素子がオンする
ので、零クロススイッチングが達成される。したがっ
て、スイッチ電力損失が低減し、スイッチングノイズが
発生しなくなる。
【００３８】また、従来のように、鉄損の大きな可飽和
リアクタを用いることなく零クロススイッチングが達成
されるため、回路効率が高くなり、さらに、高価な可飽
和リアクタを用いないので低コストとなる。
リアクタを用いることなく零クロススイッチングが達成
されるため、回路効率が高くなり、さらに、高価な可飽
和リアクタを用いないので低コストとなる。
【００３９】さらに、可飽和リアクタを用いないので、
軽負荷時の回路効率は特に改善される。
軽負荷時の回路効率は特に改善される。
【図１】本発明に係る電圧共振コンバータ用整流平滑回
路の第１の実施例を示す回路図である。
路の第１の実施例を示す回路図である。
【図２】同実施例における各部波形のタイムチャートで
ある。
ある。
【図３】同実施例の各回路動作を等価回路を用いて示す
説明図である。
説明図である。
【図４】本発明の第２の実施例を示す回路図である。
【図５】本発明の第３の実施例を示す回路図である。
【図６】従来の電圧共振コンバータを示す回路図であ
る。
る。
１ 一次コイル ２ 二次コイル 11 整流回路 12 平滑回路 Ｃ 第１のコンデンサ Ｄ10 整流ダイオード Ｌ１ インダクタ Ｑ１，Ｑ２ スイッチ素子 Ｔ１ トランス
Claims (1)
- 【請求項１】 トランスの一次側を入力回路とし、トラ
ンスの二次側を出力回路とし、入力回路には共振コンデ
ンサと、１個以上のスイッチ素子とが設けられている電
圧共振コンバータに用いられる整流平滑回路であって、
前記トランスの二次コイルと第１のコンデンサとの直列
回路の両端間に整流ダイオードが接続されて、該整流ダ
イオードと第１のコンデンサとによって整流回路が形成
され、この整流回路の出力側には前記整流ダイオードの
両端間にＬＣで構成される平滑回路が接続されており、
前記トランスの一次コイルと二次コイルの少なくとも一
方側には等価回路上でこれらのコイルと直列にインダク
タが接続されている電圧共振コンバータ用整流平滑回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20272193A JPH0739149A (ja) | 1993-07-22 | 1993-07-22 | 電圧共振コンバータ用整流平滑回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20272193A JPH0739149A (ja) | 1993-07-22 | 1993-07-22 | 電圧共振コンバータ用整流平滑回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0739149A true JPH0739149A (ja) | 1995-02-07 |
Family
ID=16462067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20272193A Pending JPH0739149A (ja) | 1993-07-22 | 1993-07-22 | 電圧共振コンバータ用整流平滑回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0739149A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009225571A (ja) * | 2008-03-17 | 2009-10-01 | Sanken Electric Co Ltd | Ｄｃ−ｄｃコンバータ |
| CN116827140A (zh) * | 2023-08-30 | 2023-09-29 | 深圳市恒运昌真空技术有限公司 | 一种软开关谐振变换器 |
-
1993
- 1993-07-22 JP JP20272193A patent/JPH0739149A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009225571A (ja) * | 2008-03-17 | 2009-10-01 | Sanken Electric Co Ltd | Ｄｃ−ｄｃコンバータ |
| CN116827140A (zh) * | 2023-08-30 | 2023-09-29 | 深圳市恒运昌真空技术有限公司 | 一种软开关谐振变换器 |
| CN116827140B (zh) * | 2023-08-30 | 2023-12-19 | 深圳市恒运昌真空技术有限公司 | 一种软开关谐振变换器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5434768A (en) | Fixed frequency converter switching at zero voltage | |
| US5477131A (en) | Zero-voltage-transition switching power converters using magnetic feedback | |
| US6061252A (en) | Switching power supply device | |
| US6807069B2 (en) | Direct current converter with integrated transformer windings and output voltage filtering coils on the same magnetic core | |
| US6198260B1 (en) | Zero voltage switching active reset power converters | |
| US7596007B2 (en) | Multiphase DC to DC converter | |
| US5781419A (en) | Soft switching DC-to-DC converter with coupled inductors | |
| US5508903A (en) | Interleaved DC to DC flyback converters with reduced current and voltage stresses | |
| US6587358B1 (en) | Switching power supply circuit | |
| US5122728A (en) | Coupled inductor type dc to dc converter with single magnetic component | |
| US6005782A (en) | Flyback converter with soft switching using auxiliary switch and resonant circuit | |
| US6434029B1 (en) | Boost topology having an auxiliary winding on the snubber inductor | |
| JP3199423B2 (ja) | 共振形フォワードコンバ−タ | |
| EP1120896A2 (en) | Resonant power converter | |
| JP2004536543A (ja) | スイッチモード電力コンバータで使用される絶縁駆動回路 | |
| US4417153A (en) | High frequency switching circuit | |
| US5870291A (en) | Asymmetrical half-bridge converter having adjustable parasitic resistances to offset output voltage DC bias | |
| US5801932A (en) | Interleaved current-fed forward converter | |
| US20030198062A1 (en) | Switching power supply circuit | |
| JP7329972B2 (ja) | コンバータ及びコンバータの制御方法 | |
| JPH0739149A (ja) | 電圧共振コンバータ用整流平滑回路 | |
| JP3022620B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH067746B2 (ja) | 電圧共振型スイッチング電源 | |
| JPH01114366A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2606635Y2 (ja) | 電圧共振コンバータ |