JPH067746B2 - 電圧共振型スイッチング電源 - Google Patents
電圧共振型スイッチング電源Info
- Publication number
- JPH067746B2 JPH067746B2 JP10900490A JP10900490A JPH067746B2 JP H067746 B2 JPH067746 B2 JP H067746B2 JP 10900490 A JP10900490 A JP 10900490A JP 10900490 A JP10900490 A JP 10900490A JP H067746 B2 JPH067746 B2 JP H067746B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- variable inductor
- power supply
- output voltage
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 <産業上の利用分野> 本発明は電圧共振型スイッチング電源の制御特性の改善
に関するものである。
に関するものである。
<従来の技術> 従来の電圧共振型スイッチング電源は、LC共振を利用
して、MOSFET等の半導体スイッチの電圧の変化を滑らか
に変化する正弦波状の波形にしてスイッチングさせる方
式のもので、スイッチング時の電圧波形が正弦波状(共
振波形)であり、共振電圧が零になった時にスイッチす
ることができるため、スイッチング時のノイズとスイッ
チングロスが小さいという特徴がある。したがって、こ
の電圧共振型スイチング電源は、電源の低ノイズ化、及
び高周波化(装置の小形化に関連する)に有効な方式と
されている。
して、MOSFET等の半導体スイッチの電圧の変化を滑らか
に変化する正弦波状の波形にしてスイッチングさせる方
式のもので、スイッチング時の電圧波形が正弦波状(共
振波形)であり、共振電圧が零になった時にスイッチす
ることができるため、スイッチング時のノイズとスイッ
チングロスが小さいという特徴がある。したがって、こ
の電圧共振型スイチング電源は、電源の低ノイズ化、及
び高周波化(装置の小形化に関連する)に有効な方式と
されている。
<発明が解決しようとする課題> しかしながら、上記従来技術に示す電圧共振型スイッチ
ング電源においては、共振用素子として固定インダクタ
や固定コンデンサを使用しているため、共振周波数は一
定であり、出力電圧を制御するためには、スイッチング
周波数を変える必要があった。したがって、負荷変動や
入力変動によって、スイッチング周波数が変動するた
め、最低周波数で出力フィルタを設計しなければなら
ず、電源を小形とすることができない。又、スイッチン
グ周波数が広範囲に変化するので、ノイズフィルタが広
範囲をカバーする必要があり、ノイズ低減が難しく、フ
ィルタも大形となる。更に、複数の電源を並列に使用す
る場合、異なるスイッチング周波数間での誤引込みやビ
ートの発生が起きるという課題があった。
ング電源においては、共振用素子として固定インダクタ
や固定コンデンサを使用しているため、共振周波数は一
定であり、出力電圧を制御するためには、スイッチング
周波数を変える必要があった。したがって、負荷変動や
入力変動によって、スイッチング周波数が変動するた
め、最低周波数で出力フィルタを設計しなければなら
ず、電源を小形とすることができない。又、スイッチン
グ周波数が広範囲に変化するので、ノイズフィルタが広
範囲をカバーする必要があり、ノイズ低減が難しく、フ
ィルタも大形となる。更に、複数の電源を並列に使用す
る場合、異なるスイッチング周波数間での誤引込みやビ
ートの発生が起きるという課題があった。
本発明は上記従来技術の課題を踏まえて成されたもので
あり、スイッチング周波数が固定のままで、出力電圧が
制御できる電圧共振型スイッチング電源を提供すること
を目的としたものである。
あり、スイッチング周波数が固定のままで、出力電圧が
制御できる電圧共振型スイッチング電源を提供すること
を目的としたものである。
<課題を解決するための手段> 上記課題を解決するための本発明の第1の構成は、入力
変動や負荷変動に対して出力変動を一定値に制御する電
圧共振型スイッチング電源において、可変インダクタと
コンデンサから成るLC共振回路と、前記コンデンサと
並列に接続する半導体スイッチと、前記可変インダクタ
の制御電流を出力電圧と基準電圧の差に対応して増減さ
せる出力電圧制御回路とを設け、前記制御電流により前
記可変インダクタのインダクタンスを変えて出力電圧を
一定値に制御するように構成したことを特徴とするもの
である。
変動や負荷変動に対して出力変動を一定値に制御する電
圧共振型スイッチング電源において、可変インダクタと
コンデンサから成るLC共振回路と、前記コンデンサと
並列に接続する半導体スイッチと、前記可変インダクタ
の制御電流を出力電圧と基準電圧の差に対応して増減さ
せる出力電圧制御回路とを設け、前記制御電流により前
記可変インダクタのインダクタンスを変えて出力電圧を
一定値に制御するように構成したことを特徴とするもの
である。
又、第2の構成は、前記第1の構成において、前記可変
インダクタを2つに分け、一方の可変インダクタの制御
電流を入力電圧に応じて増減させる入力電圧制御回路
と、他方の可変インダクタの制御電流を出力電圧と基準
電圧の差に対応して増減させる出力電圧制御回路とを設
け、前記制御電流によって、前記2つの可変インダクタ
のインダクタンスを変えて、出力電圧を一定値に制御す
るように構成したことを特徴とするものである。
インダクタを2つに分け、一方の可変インダクタの制御
電流を入力電圧に応じて増減させる入力電圧制御回路
と、他方の可変インダクタの制御電流を出力電圧と基準
電圧の差に対応して増減させる出力電圧制御回路とを設
け、前記制御電流によって、前記2つの可変インダクタ
のインダクタンスを変えて、出力電圧を一定値に制御す
るように構成したことを特徴とするものである。
更に、第3の構成は、前記第1の構成において、入力電
圧に応じて前記半導体スイッチのスイッチングのオン時
間を制御するスイッチ制御回路を設け、出力電圧制御に
必要な前記可変インダクタのインダクタンス変化幅を小
さくするように構成したことを特徴とするものである。
圧に応じて前記半導体スイッチのスイッチングのオン時
間を制御するスイッチ制御回路を設け、出力電圧制御に
必要な前記可変インダクタのインダクタンス変化幅を小
さくするように構成したことを特徴とするものである。
<作用> 本発明によると、出力電圧の高低により制御電流を増減
させ、可変インダクタのインダクタンスを変えて、スイ
ッチング周波数が一定のままで、出力電圧を一定値に制
御することができる。
させ、可変インダクタのインダクタンスを変えて、スイ
ッチング周波数が一定のままで、出力電圧を一定値に制
御することができる。
<実施例> 以下、本発明を図面に基づいて説明する。
第1図は本発明の電圧共振型スイッチング電源の第1の
実施例を示す回路構成図である。
実施例を示す回路構成図である。
第1図において、Viは入力電圧、1,2は入力電圧V
iを2分割する分割用コンデンサ、3,4は入力電圧V
iの両端に直列に接続するMOSFET等の半導体スイチ、
5,6はMOSFET3,4のゲート・ソース端子間に接続し
てMOSFET3,4を駆動する励振電源、7,8はMOSFET
3,4の寄生ダイオード、9,10はMOSFET3,4のド
レイン・ソース端子間に接続する共振用コンデンサ、1
1は分割用コンデンサ1,2の接続点にインダクタ用巻
線の一端が接続する共振用の可変インダクタ、12はMO
SFET3,4の接続点と可変インダクタ11のインダクタ
用巻線の他端に1次巻線の両端が接続するトランス、1
3,14はトランス12の2次巻線の両端にそれぞれア
ノード側を接続する整流用ダイオード、15,16は整
流用ダイオード13,14と並列接続するスナバ用コン
デンサ、17は整流用ダイオード13,14のカソード
側にその一端が接続するチョークコイル、18,19は
それぞれチョークコイル17の他端とトランス12の中
点との間に接続するフィルタ用コンデンサ及び負荷抵抗
であり、17,18は出力フィルタを構成する。V0は
負荷抵抗19の両端に加わる出力電圧である。又、20
は出力電圧制御回路であり、この出力電圧制御回路20
は負荷抵抗19の両端の電圧を分圧する分圧用抵抗2
1,22、基準電圧23、分圧用抵抗21,22による
分圧出力電圧と基準電圧23との差をとり増幅する誤差
増幅器24、負荷 抵抗19の両端の電圧で駆動され誤差増幅器24の出力
に位相補償を行う位相補償回路25、位相補償回路25
の出力の電流増幅を行い可変インダクタ11の制御巻線
を駆動する電流制御用のトランジスタ26から成る。
iを2分割する分割用コンデンサ、3,4は入力電圧V
iの両端に直列に接続するMOSFET等の半導体スイチ、
5,6はMOSFET3,4のゲート・ソース端子間に接続し
てMOSFET3,4を駆動する励振電源、7,8はMOSFET
3,4の寄生ダイオード、9,10はMOSFET3,4のド
レイン・ソース端子間に接続する共振用コンデンサ、1
1は分割用コンデンサ1,2の接続点にインダクタ用巻
線の一端が接続する共振用の可変インダクタ、12はMO
SFET3,4の接続点と可変インダクタ11のインダクタ
用巻線の他端に1次巻線の両端が接続するトランス、1
3,14はトランス12の2次巻線の両端にそれぞれア
ノード側を接続する整流用ダイオード、15,16は整
流用ダイオード13,14と並列接続するスナバ用コン
デンサ、17は整流用ダイオード13,14のカソード
側にその一端が接続するチョークコイル、18,19は
それぞれチョークコイル17の他端とトランス12の中
点との間に接続するフィルタ用コンデンサ及び負荷抵抗
であり、17,18は出力フィルタを構成する。V0は
負荷抵抗19の両端に加わる出力電圧である。又、20
は出力電圧制御回路であり、この出力電圧制御回路20
は負荷抵抗19の両端の電圧を分圧する分圧用抵抗2
1,22、基準電圧23、分圧用抵抗21,22による
分圧出力電圧と基準電圧23との差をとり増幅する誤差
増幅器24、負荷 抵抗19の両端の電圧で駆動され誤差増幅器24の出力
に位相補償を行う位相補償回路25、位相補償回路25
の出力の電流増幅を行い可変インダクタ11の制御巻線
を駆動する電流制御用のトランジスタ26から成る。
ここで、第2図は第1図装置に用いられる可変インダク
タ11の構成例である。
タ11の構成例である。
第2図において、中央脚に巻かれたb1−b2巻線に制
御電流Icを流し、a1−a2巻線は発生磁束が中央脚
において、互いに打ち消し合うように中央脚を挟む2つ
の脚に巻いておくことにより、a1−a2巻線の電圧は
b1−b2巻線には誘起されない。
御電流Icを流し、a1−a2巻線は発生磁束が中央脚
において、互いに打ち消し合うように中央脚を挟む2つ
の脚に巻いておくことにより、a1−a2巻線の電圧は
b1−b2巻線には誘起されない。
次に、この可変インダクタの動作原理を説明する。な
お、第3図は磁化(B−H)曲線上の磁束の動きを示す
図であり、第4図は可変インダクタのインダクタンスと
制御電流の関係を示す特性図である。制御電流Icが流
れている状態で、共振電流ILが流れ、初期磁化曲線上
の制御電流Icで定まる動作点を中心に、共振電流IL
によって、マイナーループが描かれることになる。この
制御電流Icが変化すれば、a2側はA点→B点→C
点、a1側はD点→E点→F点と共振電流ILによるマ
イナーループは、初期磁化曲線上を移動する。この各動
作点での傾きがインダクタンスLであるから、この傾き
をプロットしていったものが、第4図に示す可変インダ
クタの特性図となり、制御電流Icを変えることによ
り、可変インダクタのインダクタンスLを変えることが
でき、第4図に示すように、制御電流Icが小さいとイ
ンダクタンスLは大きくなる。
お、第3図は磁化(B−H)曲線上の磁束の動きを示す
図であり、第4図は可変インダクタのインダクタンスと
制御電流の関係を示す特性図である。制御電流Icが流
れている状態で、共振電流ILが流れ、初期磁化曲線上
の制御電流Icで定まる動作点を中心に、共振電流IL
によって、マイナーループが描かれることになる。この
制御電流Icが変化すれば、a2側はA点→B点→C
点、a1側はD点→E点→F点と共振電流ILによるマ
イナーループは、初期磁化曲線上を移動する。この各動
作点での傾きがインダクタンスLであるから、この傾き
をプロットしていったものが、第4図に示す可変インダ
クタの特性図となり、制御電流Icを変えることによ
り、可変インダクタのインダクタンスLを変えることが
でき、第4図に示すように、制御電流Icが小さいとイ
ンダクタンスLは大きくなる。
第5図は第1図装置の動作を説明するための動作波形図
である。なお、第5図において、(イ)図は励振電源5
の出力、即ちMOSFET3のゲートドライブ波形であり、ハ
イレベルの時にMOSFET3がオンとなる。(ロ)図は励振
電源6の出力、即ちMOSFET4のゲートドライブ波形であ
り、ハイレベルの時にMOSFET4がオンとなる。(ハ)図
はMOSFET3のドレイン・ソース端子間電圧である。
(ニ)図はMOSFET3を流れる電流である。(ホ)図はト
ランス12の1次巻線及び可変インダクタ11のインダ
クタ用巻線を流れる電流である。MOSFET3,4はそれぞ
れ励振電源5,6により交互に一定時間オンされる。
((イ)図,(ロ)図)。時刻t0でMOSFET3がオンす
ると、MOSFET3には(ニ)図に示すような電流が流れ
る。負の電流は寄生ダイオード7を流れてエネルギを入
力に回生している電流である。時刻t1でMOSFET3がオ
フすると、共振用コンデンサ9,10と可変インダクタ
11により共振状態となる。これがt1〜t2の期間で
ある。t2〜t3の期間も本来ならば共振状態にある
が、寄生ダイオード8のために共振用コンデンサ10の
両端は一定電圧を保持する。即ちMOSFET3の両端には入
力電圧が掛り、MOSFET4の両端はほぼ零電圧になってい
る。この時、MOSFET4のオンすれば(時刻t3)、スイ
ッチングロスは非常に小さくなる。t3〜t4の期間
は、MOSFET4がオンしている。MOSFET4をオフ(時刻t
4)すると、前記t1〜t2の期間と同様に、再び共振
状態となり、MOSFET4の両端電圧は上がっていく(t4
〜t5の期間)。t5〜t6の期間は前記t2〜t3の
期間と同様に寄生ダイオード7のために共振用コンデン
サ9の両端は一定電圧を保持する。即ちMOSFET4の両端
には入力電圧が掛り、MOSFET3の両端はほぼ零電圧にな
っている。この時、MOSFET3をオンすれば(時刻t
6)、スイッチングロスは非常に小さくなる。このよう
な動作を繰返し、トランス12の1次巻線には、(ホ)
図に示すような励振電流が流れ、2次側にエネルギを伝
達する。
である。なお、第5図において、(イ)図は励振電源5
の出力、即ちMOSFET3のゲートドライブ波形であり、ハ
イレベルの時にMOSFET3がオンとなる。(ロ)図は励振
電源6の出力、即ちMOSFET4のゲートドライブ波形であ
り、ハイレベルの時にMOSFET4がオンとなる。(ハ)図
はMOSFET3のドレイン・ソース端子間電圧である。
(ニ)図はMOSFET3を流れる電流である。(ホ)図はト
ランス12の1次巻線及び可変インダクタ11のインダ
クタ用巻線を流れる電流である。MOSFET3,4はそれぞ
れ励振電源5,6により交互に一定時間オンされる。
((イ)図,(ロ)図)。時刻t0でMOSFET3がオンす
ると、MOSFET3には(ニ)図に示すような電流が流れ
る。負の電流は寄生ダイオード7を流れてエネルギを入
力に回生している電流である。時刻t1でMOSFET3がオ
フすると、共振用コンデンサ9,10と可変インダクタ
11により共振状態となる。これがt1〜t2の期間で
ある。t2〜t3の期間も本来ならば共振状態にある
が、寄生ダイオード8のために共振用コンデンサ10の
両端は一定電圧を保持する。即ちMOSFET3の両端には入
力電圧が掛り、MOSFET4の両端はほぼ零電圧になってい
る。この時、MOSFET4のオンすれば(時刻t3)、スイ
ッチングロスは非常に小さくなる。t3〜t4の期間
は、MOSFET4がオンしている。MOSFET4をオフ(時刻t
4)すると、前記t1〜t2の期間と同様に、再び共振
状態となり、MOSFET4の両端電圧は上がっていく(t4
〜t5の期間)。t5〜t6の期間は前記t2〜t3の
期間と同様に寄生ダイオード7のために共振用コンデン
サ9の両端は一定電圧を保持する。即ちMOSFET4の両端
には入力電圧が掛り、MOSFET3の両端はほぼ零電圧にな
っている。この時、MOSFET3をオンすれば(時刻t
6)、スイッチングロスは非常に小さくなる。このよう
な動作を繰返し、トランス12の1次巻線には、(ホ)
図に示すような励振電流が流れ、2次側にエネルギを伝
達する。
次に、本発明に係わる可変インダクタによる出力電圧制
御について説明する。
御について説明する。
第1図に戻り、分圧用抵抗21,22により負荷抵抗1
9の両端の電圧を分圧する。この分圧出力電圧と基準電
圧23との差を誤差増幅器24でとり、増幅後、この出
力に位相補償回路25にて位相補償を施した後、電流制
御用トランジスタ26により電流に変換し、可変インダ
クタ11の制御電流Icを変化させる。出力電圧V0が
大きい時は、制御電流Icを減少させるように動作し、
出力電圧V0が低い時は、制御電流Icを増加させるよ
うに動作させることによって、可変インダクタのインダ
クタンスを変化させている。このインダクタンスを変化
させると、共振周波数が変化し、第5図(ハ)に示す
、の傾きが変化するが、零電圧スイッチングを行う
条件さえ満足していれば、この傾きの変化は出力電圧V
0には影響を与えない。出力電圧V0は近似的に次式で
表わされる。
9の両端の電圧を分圧する。この分圧出力電圧と基準電
圧23との差を誤差増幅器24でとり、増幅後、この出
力に位相補償回路25にて位相補償を施した後、電流制
御用トランジスタ26により電流に変換し、可変インダ
クタ11の制御電流Icを変化させる。出力電圧V0が
大きい時は、制御電流Icを減少させるように動作し、
出力電圧V0が低い時は、制御電流Icを増加させるよ
うに動作させることによって、可変インダクタのインダ
クタンスを変化させている。このインダクタンスを変化
させると、共振周波数が変化し、第5図(ハ)に示す
、の傾きが変化するが、零電圧スイッチングを行う
条件さえ満足していれば、この傾きの変化は出力電圧V
0には影響を与えない。出力電圧V0は近似的に次式で
表わされる。
ただし、 N:トランスの1次側と2次側の巻数比 R:負荷抵抗 L:可変インダクタのインダクタンス である。したがって、インダクタンスLを小さくする
と、出力電圧V0は上昇し、インダクタンスLを大きく
すると、出力電圧V0は減少することになり、可変イン
ダクタのインダクタンスLを変化させれば、スイッチン
グ周波数を一定に保ったまま、出力電圧V0の制御を行
うことができる。
と、出力電圧V0は上昇し、インダクタンスLを大きく
すると、出力電圧V0は減少することになり、可変イン
ダクタのインダクタンスLを変化させれば、スイッチン
グ周波数を一定に保ったまま、出力電圧V0の制御を行
うことができる。
第6図は第1図装置の変形実施例を示す回路構成図であ
る。なお、第6図において第1図と同一要素には同一符
号を付して重複する説明は省略する。第6図と第1図と
の相違点は、スナバ用コンデンサ15、16の代りにト
ランス12の1次巻線の両端にコンデンサ27を接続す
る構成としたものであり、第1図装置と同様の効果が得
られると共に、コンデンサ27を通して流れる電流がト
ランス巻線を流れないため、第1図装置に比べ、トラン
ス12の設計をより容易とすることができる。
る。なお、第6図において第1図と同一要素には同一符
号を付して重複する説明は省略する。第6図と第1図と
の相違点は、スナバ用コンデンサ15、16の代りにト
ランス12の1次巻線の両端にコンデンサ27を接続す
る構成としたものであり、第1図装置と同様の効果が得
られると共に、コンデンサ27を通して流れる電流がト
ランス巻線を流れないため、第1図装置に比べ、トラン
ス12の設計をより容易とすることができる。
第7図(イ)は本発明の電圧共振型スイッチング電源の
第2の実施例を示す回路構成図である。なお、第7図
(イ)において第1図と同一要素には同一符号を付して
重複する説明は省略する。第7図(イ)と第1図との相
違点は、可変インダクタを2つにし、一方の可変インダ
クタ11aには入力電圧からのフィードフォワードルー
プを、他方の可変インダクタ11bには出力電圧からの
フィードバックループを設けた構成たした点である。こ
こで、第1図装置に示す共振用のインダクタに可変イン
ダクタを用いて出力制御を行うものは、第8図に示すよ
うに、出力の負荷依存性が大きく、入力変動ΔL1に対
する制御範囲も含めると、比較的大きな制御範囲ΔLが
必要となる。したがって、可変インダクタの制御範囲が
大きくなり、出力制御の過渡特性が悪化する場合があ
る。この実施例は、この点に着目したものであり、更に
入力電圧からフィーオフォワードに可変インダクタを変
化させることにより出力制御性を改善するものである。
第2の実施例を示す回路構成図である。なお、第7図
(イ)において第1図と同一要素には同一符号を付して
重複する説明は省略する。第7図(イ)と第1図との相
違点は、可変インダクタを2つにし、一方の可変インダ
クタ11aには入力電圧からのフィードフォワードルー
プを、他方の可変インダクタ11bには出力電圧からの
フィードバックループを設けた構成たした点である。こ
こで、第1図装置に示す共振用のインダクタに可変イン
ダクタを用いて出力制御を行うものは、第8図に示すよ
うに、出力の負荷依存性が大きく、入力変動ΔL1に対
する制御範囲も含めると、比較的大きな制御範囲ΔLが
必要となる。したがって、可変インダクタの制御範囲が
大きくなり、出力制御の過渡特性が悪化する場合があ
る。この実施例は、この点に着目したものであり、更に
入力電圧からフィーオフォワードに可変インダクタを変
化させることにより出力制御性を改善するものである。
第7図(イ)に戻り、30は入力電圧Viの変化に対応
する制御電流Ic1を可変インダクタ11aの制御巻線
に加える入力電圧制御回路であり、その構成は、第7図
(ロ)に示すように、入力電圧Viを分圧用抵抗R1,
R2により分圧し、その分圧出力電圧Evに関数演算を
施す。その出力E0をオペアンプOP1、トランジスタ
Q1、抵抗Rf1から成る回路で電流増幅を行い、可変
インダクタ11aの制御巻線を駆動する制御電流Ic1
としている。
する制御電流Ic1を可変インダクタ11aの制御巻線
に加える入力電圧制御回路であり、その構成は、第7図
(ロ)に示すように、入力電圧Viを分圧用抵抗R1,
R2により分圧し、その分圧出力電圧Evに関数演算を
施す。その出力E0をオペアンプOP1、トランジスタ
Q1、抵抗Rf1から成る回路で電流増幅を行い、可変
インダクタ11aの制御巻線を駆動する制御電流Ic1
としている。
このような構成において、以下に第1図装置と違う部分
の動作について説明する。第8図に示す負荷範囲の中央
値Romid(図中実線)における入力電圧Viと2つの可
変インダクタのインダクタンスLの関係をf(Vi)、
第4図に示した可変インダクタの特性図より、可変イン
ダクタ11aのインダクタンスL1と制御電流Ic1と
の関係をg(Ic1)とすると、 L1=g(Ic1)=g(F(Vi)) =f(Vi) となるように入力電圧制御回路30において、関数演算
F(Vi)を設定すれば、可変インダクタ11aの制御
範囲はΔL1となる。一方、可変インダクタ11bは入
力変動分が可変インダクタ11aにより制御されている
ので、負荷変動分だけを制御すれば良く、その制御範囲
は第8図のΔL2である。第1図装置では1つの可変イ
ンダクタ11でΔLをカバーしていたが、フィードフォ
ワードループの付加により、フィードバックループの可
変インダクタ11bの変化範囲はΔL→ΔL2と小さく
なるので、制御巻線の巻数が少なくてすみ、制御巻線イ
ンダクタンスが小さくなるため、、過渡応答が改善され
る。なお、可変インダクタ11aに関しては、入力変動
は負荷変動ほど急激ではなく、適応性は要求されないた
め問題はない。
の動作について説明する。第8図に示す負荷範囲の中央
値Romid(図中実線)における入力電圧Viと2つの可
変インダクタのインダクタンスLの関係をf(Vi)、
第4図に示した可変インダクタの特性図より、可変イン
ダクタ11aのインダクタンスL1と制御電流Ic1と
の関係をg(Ic1)とすると、 L1=g(Ic1)=g(F(Vi)) =f(Vi) となるように入力電圧制御回路30において、関数演算
F(Vi)を設定すれば、可変インダクタ11aの制御
範囲はΔL1となる。一方、可変インダクタ11bは入
力変動分が可変インダクタ11aにより制御されている
ので、負荷変動分だけを制御すれば良く、その制御範囲
は第8図のΔL2である。第1図装置では1つの可変イ
ンダクタ11でΔLをカバーしていたが、フィードフォ
ワードループの付加により、フィードバックループの可
変インダクタ11bの変化範囲はΔL→ΔL2と小さく
なるので、制御巻線の巻数が少なくてすみ、制御巻線イ
ンダクタンスが小さくなるため、、過渡応答が改善され
る。なお、可変インダクタ11aに関しては、入力変動
は負荷変動ほど急激ではなく、適応性は要求されないた
め問題はない。
第9図は本発明の電圧共振型スイッチング電源の第3を
実施例を示す回路構成図である。なお、第9図において
第1図と同一要素には同一符号を付して重複する説明は
省略する。
実施例を示す回路構成図である。なお、第9図において
第1図と同一要素には同一符号を付して重複する説明は
省略する。
第9図において、40はスイッチ制御回路であり、この
スイッチ制御回路40は入力電圧Viを分圧する分圧用
抵抗41,42、分圧用抵抗41,42による入力電圧
Viの分圧出力に関数演算を施す関数演算回路43、関
数演算回路43の出力に基づいてMOSFET3,4のスイッ
チングのオン時間を制御するゲート駆動制御回路44か
ら成る。このような構成において、以下に第1図装置と
違う部分の動作について説明する。図において、スイッ
チ制御回路40の分圧用抵抗41,42で入力電圧Vi
を分圧し、その分圧出力電圧に関数演算回路43で演算
を施した後、ゲート駆動制御回路44でMOSFET3,4の
スイッチングのオン時間Tonに変換している。このスイ
ッチングのオン時間Tonと入力電圧Viとの関係は第1
0図に示すように、入力電圧Viが大きくなるとスイッ
チングのオン時間Tonは短くなる。ゲート駆動制御回路
44の出力波形は第11図に示すようになり、スイッチ
ングのオフ時間Toffは共振条件により固定されるた
め、入力電圧Viによりスイッチングのオン時間Tonだ
けを変化させる。即ち、入力電圧Viが大きい時はMOSF
ET3,4の通電時間を短くして出力側へのエネルギ伝送
を少なくし((イ)図)、逆に入力電圧Viが小さい時
は通電時間を長くしてエネルギ伝送を多くする((ロ)
図)。こようにして、出力電圧V0の入力電圧変化に対
する依存性を小さくすることができる。この時、スイッ
チングのオン時間Tonが変化すれば、スイッチング周波
数fsも変化するが、入力電圧変化に対して出力電圧V
0を制御するために必要なスイッチング周波数fsの変
化は非常に小さく、フィルタ設計やノイズ対策等に対す
る影響は少ない。したがって、スイッチ制御回路40を
設けることにより、出力電圧の入力電圧変化に対する依
存性を小さくできるため、可変インダクタのインダクタ
ンス変化範囲を小さくすることができる。
スイッチ制御回路40は入力電圧Viを分圧する分圧用
抵抗41,42、分圧用抵抗41,42による入力電圧
Viの分圧出力に関数演算を施す関数演算回路43、関
数演算回路43の出力に基づいてMOSFET3,4のスイッ
チングのオン時間を制御するゲート駆動制御回路44か
ら成る。このような構成において、以下に第1図装置と
違う部分の動作について説明する。図において、スイッ
チ制御回路40の分圧用抵抗41,42で入力電圧Vi
を分圧し、その分圧出力電圧に関数演算回路43で演算
を施した後、ゲート駆動制御回路44でMOSFET3,4の
スイッチングのオン時間Tonに変換している。このスイ
ッチングのオン時間Tonと入力電圧Viとの関係は第1
0図に示すように、入力電圧Viが大きくなるとスイッ
チングのオン時間Tonは短くなる。ゲート駆動制御回路
44の出力波形は第11図に示すようになり、スイッチ
ングのオフ時間Toffは共振条件により固定されるた
め、入力電圧Viによりスイッチングのオン時間Tonだ
けを変化させる。即ち、入力電圧Viが大きい時はMOSF
ET3,4の通電時間を短くして出力側へのエネルギ伝送
を少なくし((イ)図)、逆に入力電圧Viが小さい時
は通電時間を長くしてエネルギ伝送を多くする((ロ)
図)。こようにして、出力電圧V0の入力電圧変化に対
する依存性を小さくすることができる。この時、スイッ
チングのオン時間Tonが変化すれば、スイッチング周波
数fsも変化するが、入力電圧変化に対して出力電圧V
0を制御するために必要なスイッチング周波数fsの変
化は非常に小さく、フィルタ設計やノイズ対策等に対す
る影響は少ない。したがって、スイッチ制御回路40を
設けることにより、出力電圧の入力電圧変化に対する依
存性を小さくできるため、可変インダクタのインダクタ
ンス変化範囲を小さくすることができる。
なお、上記実施例において、半導体スイッチとして、MO
SFETを用いたが、これに限るものではなく、任意の電子
式スイッチ素子を用いることができる。又、可変インダ
クタとしては第2図に示したものを説明したがこの構成
に限定されるものではなく、制御電流によってインダク
タンスを変化させる構造のものであれば良い。
SFETを用いたが、これに限るものではなく、任意の電子
式スイッチ素子を用いることができる。又、可変インダ
クタとしては第2図に示したものを説明したがこの構成
に限定されるものではなく、制御電流によってインダク
タンスを変化させる構造のものであれば良い。
<発明の効果> 以上、実施例と共に具体的に説明したもうに、本発明に
よれば、スイッチング周波数が一定のままで、出力電圧
を一定値に制御することができるため、 (1)スイッチング周波数を上げることにより、出力フ
ィルタを小形化できる。
よれば、スイッチング周波数が一定のままで、出力電圧
を一定値に制御することができるため、 (1)スイッチング周波数を上げることにより、出力フ
ィルタを小形化できる。
(2)出力フィルタの設計をスイッチング周波数に合わ
せて行えば良く、ノイズ対策が容易となる。
せて行えば良く、ノイズ対策が容易となる。
(3)複数の電源を並列に使用する場合に生じる電源間
での誤引き込みやビートの発生を無くすことができる。
での誤引き込みやビートの発生を無くすことができる。
又、共振用インダクタンスを変化させて出力制御するた
め、 (4)制御回路が簡単になり、電源の信頼性を向上でき
る。
め、 (4)制御回路が簡単になり、電源の信頼性を向上でき
る。
(5)制御回路の絶縁が容易となる。
(6)電源投入時、2次側電圧が立上がらない間は、制
御電流も小さく、共振インダクタンスは大きな値を示す
ため、ソフトスタート機能を備えている。
御電流も小さく、共振インダクタンスは大きな値を示す
ため、ソフトスタート機能を備えている。
又、入力のフィードフォワードループを設けて、入力電
圧変動を吸収するようにしたので、 (7)出力フィードバックのための可変インダクタの変
化範囲を小さくすることができ、過渡応答を改善でき
る。
圧変動を吸収するようにしたので、 (7)出力フィードバックのための可変インダクタの変
化範囲を小さくすることができ、過渡応答を改善でき
る。
(8)出力フィードバックの制御電力を小さくできる。
更に、入力電圧に応じて半導体スイッチのスイッチング
のオン時間を制御するスイッチ制御回路を設けた構成と
することにより、出力制御に必要なインダクタンスの変
化幅が小さくなるため、 (9)出力制御の過渡特性が改善される。
のオン時間を制御するスイッチ制御回路を設けた構成と
することにより、出力制御に必要なインダクタンスの変
化幅が小さくなるため、 (9)出力制御の過渡特性が改善される。
(10)可変インダクタの小形化が容易となる。等の効
果を有する電圧共振型スイッチング電源を実現すること
ができる。
果を有する電圧共振型スイッチング電源を実現すること
ができる。
第1図は本発明の電圧共振型スイッチング電源の第1の
実施例を示す回路構成図、第2図は第1図装置に用いら
れる可変インダクタの一例を示す構成図、第3図は磁化
曲線上の磁束の動きを示す図、第4図は可変インダクタ
のインダクタンスと制御電流の関係を示す図、第5図は
第1図装置の動作を説明するための動作波形図、第6図
は本発明の第1の実施例の変形実施例を示す構成図、第
7図は本発明の電圧共振型スイッチング電源の第2の実
施例を示す回路構成図、第8図は入力変動と負荷変動に
対する可変インダクタの制御範囲との関係を示す図、第
9図は本発明の電圧共振型スイッチング電源の第3の実
施例を示す回路構成図、第10図は第9図装置の入力電
圧とスイッチングのオン時間の関係を示す図、第11図
は第9図装置のゲート駆動制御回路の出力波形を示す図
である。 3,4…半導体スイッチ、9,10…共振用コンデン
サ、11,11a,11b…可変インダクタ、20…出
力電圧制御回路、30…入力電圧制御回路、40…スイ
ッチ制御回路、Ic,Ic1,Ic2…制御電流、Vi
…入力電圧、V0…出力電圧。
実施例を示す回路構成図、第2図は第1図装置に用いら
れる可変インダクタの一例を示す構成図、第3図は磁化
曲線上の磁束の動きを示す図、第4図は可変インダクタ
のインダクタンスと制御電流の関係を示す図、第5図は
第1図装置の動作を説明するための動作波形図、第6図
は本発明の第1の実施例の変形実施例を示す構成図、第
7図は本発明の電圧共振型スイッチング電源の第2の実
施例を示す回路構成図、第8図は入力変動と負荷変動に
対する可変インダクタの制御範囲との関係を示す図、第
9図は本発明の電圧共振型スイッチング電源の第3の実
施例を示す回路構成図、第10図は第9図装置の入力電
圧とスイッチングのオン時間の関係を示す図、第11図
は第9図装置のゲート駆動制御回路の出力波形を示す図
である。 3,4…半導体スイッチ、9,10…共振用コンデン
サ、11,11a,11b…可変インダクタ、20…出
力電圧制御回路、30…入力電圧制御回路、40…スイ
ッチ制御回路、Ic,Ic1,Ic2…制御電流、Vi
…入力電圧、V0…出力電圧。
フロントページの続き (56)参考文献 特開 平1−114367(JP,A) 特公 昭62−36466(JP,B2) Jovanovi▲c▼,Lee,Ch en“A ZERO−CURRENT−S WITCHED OFF−LINE QU ASI−R▲E▼SONANT CONV ERTER WITH REDUCED FREQUENCY RANGE” HF PC・MAY 1988 PROCEDDIN GS P.15−24
Claims (3)
- 【請求項1】入力変動や負荷変動に対して出力電圧を一
定値に制御する電圧共振型スイッチング電源において、
可変インダクタとコンデンサから成るLC共振回路と、
前記コンデンサに並列に接続され一定周波数の励振電源
で駆動される半導体スイッチと、前記可変インダクタを
流れる電流を取り出すトランスと、このトランスの出力
が整流・ろ波されたのち加えられる負荷抵抗と、前記可
変インダクタの制御電流を前記負荷抵抗に加えられる出
力電圧と基準電圧の差に対応して増減させる出力電圧制
御回路とを設け、前記制御電流により前記可変インダク
タのインダクタンスを変えて出力電圧を一定値に制御す
るように構成したことを特徴とする電圧共振型スイッチ
ング電源。 - 【請求項2】請求項(1)記載の電圧共振型スイッチン
グ電源において、前記可変インダクタを2つに分け、一
方の可変インダクタの制御電流を入力電圧に応じて増減
させる入力電圧制御回路と、他方の可変インダクタの制
御電流を出力電圧と基準電圧の差に対応して増減させる
出力電圧制御回路とを設け、前記制御電流によって、前
記2つの可変インダクタのインダクタンスを変えて、出
力電圧を一定値に制御するように構成したことを特徴と
する電圧共振型スイッチング電源。 - 【請求項3】請求項(1)記載の電圧共振型スイッチン
グ電源において、入力電圧に応じて前記半導体スイッチ
のスイッチングのオン時間を制御するスイッチ制御回路
を設け、出力電圧制御に必要な前記可変インダクタのイ
ンダクタンス変化幅を小さくするように構成したことを
特徴とする電圧共振型スイッチング電源。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15609189 | 1989-06-19 | ||
JP1-156091 | 1990-02-28 | ||
JP2-47420 | 1990-02-28 | ||
JP4742090 | 1990-02-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03265465A JPH03265465A (ja) | 1991-11-26 |
JPH067746B2 true JPH067746B2 (ja) | 1994-01-26 |
Family
ID=26387578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10900490A Expired - Lifetime JPH067746B2 (ja) | 1989-06-19 | 1990-04-25 | 電圧共振型スイッチング電源 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH067746B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5285369A (en) * | 1992-09-01 | 1994-02-08 | Power Integrations, Inc. | Switched mode power supply integrated circuit with start-up self-biasing |
US6181116B1 (en) * | 1998-05-22 | 2001-01-30 | Nmb U.S.A. Inc. | Power regulator |
US6188209B1 (en) * | 2000-02-07 | 2001-02-13 | University Of Hong Kong | Stepping inductor for fast transient response of switching converter |
JP6364864B2 (ja) * | 2014-03-27 | 2018-08-01 | 株式会社豊田自動織機 | 共振型dc/dcコンバータ |
JP5847898B2 (ja) * | 2014-08-07 | 2016-01-27 | キヤノン株式会社 | 電源並びに画像形成装置 |
-
1990
- 1990-04-25 JP JP10900490A patent/JPH067746B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
Title |
---|
Jovanovi▲c▼,Lee,Chen"AZERO−CURRENT−SWITCHEDOFF−LINEQUASI−R▲E▼SONANTCONVERTERWITHREDUCEDFREQUENCYRANGE"HFPC・MAY1988PROCEDDINGSP.15−24 |
Also Published As
Publication number | Publication date |
---|---|
JPH03265465A (ja) | 1991-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6807069B2 (en) | Direct current converter with integrated transformer windings and output voltage filtering coils on the same magnetic core | |
US7310249B2 (en) | Switching power supply circuit | |
EP0418492A2 (en) | Switching power supply | |
US10686387B2 (en) | Multi-transformer LLC resonant converter circuit | |
US20040196679A1 (en) | Phase-shifted resonant converter having reduced output ripple | |
US5349514A (en) | Reduced-resonant-current zero-voltage-switched forward converter using saturable inductor | |
US5282123A (en) | Clamped mode DC-DC converter | |
JPS6343567A (ja) | 共振整流器回路 | |
US20100302817A1 (en) | Dc-dc converter | |
US5835368A (en) | Power-factor improvement converter | |
CN108933515B (zh) | 反激式转换器控制器、反激式转换器及其操作方法 | |
US4553199A (en) | High frequency power supply device | |
EP0357265A2 (en) | Nonlinear resonant switch and converter | |
EP1050952A1 (en) | Rectifying/smoothing circuit and double-ended converter | |
JPH067746B2 (ja) | 電圧共振型スイッチング電源 | |
US11011937B2 (en) | High frequency power supply device | |
JP2720569B2 (ja) | スイッチング型定電圧電源 | |
US6038144A (en) | DC-DC converter | |
JP3022620B2 (ja) | Dc−dcコンバータ | |
JPH01114366A (ja) | Dc−dcコンバータ | |
JPH0576178A (ja) | スイツチング電源装置 | |
JPH067745B2 (ja) | 電流共振型コンバータ | |
JP3008647B2 (ja) | スイッチング電源装置 | |
JP2001197730A (ja) | Dc−dcコンバータ | |
JP3082877B2 (ja) | Ac/dcコンバータ |