JP2720569B2

JP2720569B2 - スイッチング型定電圧電源

Info

Publication number: JP2720569B2
Application number: JP2107136A
Authority: JP
Inventors: 増生花若; 政樹塩谷
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1989-06-19
Filing date: 1990-04-23
Publication date: 1998-03-04
Anticipated expiration: 2013-03-04
Also published as: JPH03265464A

Description

【発明の詳細な説明】＜産業上の利用分野＞本発明は、スイッチング型定電圧電源と制御特性の改
善に関するものである。

＜従来の技術＞スイッチング型定電圧電源は変動する直流電圧を入力
して様々な負荷に対し一定の直流電圧を供給するもので
ある。特に、電圧共振型のスイッチング型定電圧電源は
LC共振を利用して、MOSFET等の半導体スイッチの電圧の
変化を滑らかに変化する正弦波状の波形にしてスイッチ
ングさせる方式のものであり、スイッチング時のノイズ
とスイッチング損失が小さいという特徴がある。

第15図は従来のスイッチング型定電圧電源の一例を示
す回路構成図であり、電圧共振型のハーフブリッジ方式
のものである。図において、Viは入力電圧、1,2は入力
電圧Viを２分割する分割用コンデンサ、3,4は入力電圧V
iの両端に直列に接続するMOSFET等の半導体スイッチ、
5,6はMOSFET3,4のゲート・ソース端子間に接続してMOSF
ET3,4を駆動する励振電源、7,8はMOSFET3,4の寄生ダイ
オード、9,10はMOSFET3,4のドレイン・ソース端子間に
接続する電圧共振用コンデンサ、11は分割用コンデンサ
1,2の接続点にその一端が接続する電圧共振用インダク
タ、12はMOSFET3,4の接続点と電圧共振用インダクタ11
の他端に１次巻線の両端が接続するトランス、13,14は
トランス12の２次巻線の両端にそれぞれアノード側を接
続する整流用ダイオード、15,16は整流用ダイオード13,
14と並列接続するスナバ用コンデンサ、17は整流用ダイ
オード13,14のカソード側にその一端が接続するチョー
クコイル、18,19はそれぞれチョークコイル17の他端と
トランス12の２次巻線の中点との間に接続するフィルタ
用コンデンサ及び負荷抵抗であり、17,18は出力フィル
タを構成する。Voは負荷抵抗19の両端に加わる出力電
圧、Vhは分割用コンデンサ1,2から電圧共振用コンデン
サ9,10までの部分からなるハーフブリッジ回路の出力電
圧である。

このような構成において、第16図は第15図装置の動作
を説明するための動作波形図である。なお、（イ）図は
励振電源５の出力、即ち、MOSFET3のゲートドライブ信
号であり、ハイレベルの時にMOSFET3がオンとなる。
（ロ）図は励振電源６の出力、即ち、MOSFET4のゲート
ドライブ信号であり、ハイレベルの時にMOSFET4がオン
となる。（ハ）図はMOSFET3のドレイン・ソース電圧、
（ニ）図はMOSFET4のドレイン電流、（ホ）図はMOSFET4
のドレイン電流、（ヘ）図はトランス12の１次巻線及び
電圧共振用インダクタ11を流れる電流をそれぞれ示して
いる。

（イ）図及び（ロ）図に示すように、MOSFET3,4はそ
れぞれ励振電源5,6により交互に一定時間オンされる。
時刻t₀でMOSFET3がオンすると、MOSFET3には（ニ）図に
示すような電流が流れる。負の電流は寄生ダイオード７
を流れてエネルギを入力に回生している電流である。時
刻t₁でMOSFET3がオフすると、電圧共振用コンデンサ9,1
0と電圧共振用インダクタ11により共振状態となる。こ
れがt₁〜t₂の期間である。t₂〜t₃の期間も本来ならば共
振状態にあるが、寄生ダイオード８のために電圧共振用
コンデンサ10の両端電圧はほぼ零電圧に保持されてい
る。即ち、MOSFET3の両端には入力電圧Viが掛り、MOSFE
T4の両端はほぼ零電圧になっている。この時、MOSFET4
をオンすれば（時刻t₃）、スイッチング損失は非常に小
さくなる（零電圧スイッチング）。t₃〜t₄の期間は、MO
SFET4がオンしている。MOSFET4をオフ（時刻t₄）する
と、前記t₁〜t₂の期間と同様に、再び共振状態となり、
MOSFET4の両端電圧は共振しながら上昇する（t₄〜t₅の
期間）。t₅〜t₆の期間は前記t₂〜t₃の期間と同様に寄生
ダイオード７のために電圧共振用コンデンサ９の両端は
電圧を保持する。即ち、MOSFET4の両端には入力電圧Vi
が掛り、MOSFET3の両端はほぼ零電圧になっている。こ
の時、MOSFET3をオンすれば（時刻t₆）、スイッチング
損失は非常に小さくなる（零電圧スイッチング）。この
ような動作を繰返し、電圧共振用インダクタ11及びトラ
ンス12の１次巻線には、（ヘ）図に示すような電流が流
れ、２次側にエネルギを伝達する。したがって、MOSFET
3,4がオンする時、MOSFET3,4に掛る電圧がほぼ零である
こと、オフする時、共振によって立上りがゆるやかにな
ることの２つの理由でスイッチング時のノイズやスイッ
チング損失を非常に小さくすることができる。

＜発明が解決しようとする課題＞しかしながら、上記従来技術に示すスイッチング型定
電圧電源において、チョークコイル17及びフィルタ用コ
ンデンサ18で構成される出力フィルタが十分に大きけれ
ば、２次側は電流弦Ioで置き換えられる。又、分割用コ
ンデンサ1,2から電圧共振用コンデンサ9,10までの部分
で構成されるハーフブリッジ回路をDC−ACコンバータで
置き換えれば、その回路構成は第17図に示すような入力
電圧Vi,DC−ACコンバータ部20,電圧共振用インダクタ1
1,負荷抵抗19、電流源I0からなる簡略回路構成図として
表現できる。しかし、第17図に示すように負荷抵抗19と
電圧共振用インダクタ11とが直列に接続される構成にな
るため、出力インピーダンスは大きくなり、出力電圧Vo
は負荷変動に大きく影響されるという課題があった。

本発明は上記従来技術の課題を踏まえて成されたもの
であり、出力電圧の負荷変動による依存性の極めて小さ
いスイッチング型定電圧電源を提供することを目的とし
たものである。

＜課題を解決するための手段＞上記課題を解決する請求項１のスイッチング型定電圧
電源は、直流電源と、この直流電源の両側に直列に接続
された二つの分割用コンデンサ1,2と、前記直流電源の
両側に直列に接続された二つの半導体スイッチ3,4と、
前記二つの分割用コンデンサの接続点に一次巻線の一端
が接続するトランス12と、前記二つの半導体スイッチの
接続点と前記トランスの二次巻線の他端の間に直列に接
続する二つのインダクタ31,32と、この二つのインダク
タの接続点と前記トランスの一次巻線の他端との間に接
続されたコンデンサ33を有するＴ形回路30とを設け、こ
のＴ形回路の二つのインダクタのインダクタクスLr、L
s、並びにコンデンサの容量Csは、前記半導体スイッチ
のスイッチング周波数fsを用いた次の関係：｛２πfs｝^２＝（１＋Ls/Lr）／（Cs・Ls）を充足することを特徴としている。

本発明の請求項２のスイッチング型定電圧電源は、直
流電源と、この直流電源の両側に直列に接続された二つ
の分割用コンデンサ1,2と、前記直流電源の両側に直列
に接続された二つの半導体スイッチ3,4と、前記二つの
分割用コンデンサの接続点と前記二つの半導体スイッチ
の接続点に一次巻線の両側が接続されたトランス12と、
このトランスの２次巻線の一端に直列に接続する二つの
インダクタ31,32と、この二つのインダクタの接続点と
前記トランスの２次巻線の他端との間に接続されたコン
デンサ33を有するＴ形回路30とを設けたことを特徴とし
ている。

この場合、請求項３のように、前記二つの半導体スイ
ッチのそれぞれに並列に接続される共振用コンデンサ9,
10を設けるとよい。

この場合、請求項４のように、前記Ｔ形回路の二つの
インダクタの内のどちらか一方に可変インダクタ29を用
い、この可変インダクタの制御電流を出力電圧と基準電
圧の差に対応して増減させる出力電圧制御回路40を設
け、前記制御電流によって前記可変インダクタのインダ
クタンスを代えて当該出力電圧を一定値に制御する構成
とするとよい。

さらに、請求項５のように、前記Ｔ形回路の可変イン
ダクタを二つに分け、一方の可変インダクタ29bの制御
電流を出力電圧と基準電圧の差に対応して増減させる出
力電圧制御回路40と、他方の可変インダクタ29aの制御
電流を入力電圧に応じて増減させる入力電圧制御回路50
とを設け、制御電流によって前記二つの可変インダクタ
のインダクタンスを代えて当該出力電圧を一定値に制御
する構成とするとよい。

また、請求項６のように、直流電源の両端に接続され
た二つの分圧用抵抗R1,R2と、この二つの分圧用抵抗に
より分圧された分圧出力電圧に関数演算を施す関数演算
回路と、この関数演算回路の出力に基づいて前記二つの
半導体スイッチのスイッチングのオン時間を制御するゲ
ート駆動制御回路とを有するスイッチ制御回路を備える
構成としてもよい。

＜作用＞このような構成によれば、Ｔ形回路を設けているの
で、出力電圧の負荷変動による依存性がなくなり、入力
電圧による依存性だけとなるため、出力電圧の制御範囲
を狭くでき、制御回路の設計を容易とすることができ
る。

＜実施例＞以下、本発明を図面に基づいて説明する。

第１図は本発明のスイッチング型定電圧電源の第１の
実施例を示す回路構成図であり、電圧共振型のものであ
る。第１図と第15図との相違点は、電圧共振用インダク
タ11の代りとして、MOSFET3,4の接続点とトランス12の
１次巻線の一端との間に直列に接続した２つの共振用イ
ンダクタ（電圧共振用インダクタ31,補助共振用インダ
クタ32と呼ぶ）とこの２つの共振用インダクタ31,32の
接続点にその一端を、又、分割用コンデンサ1,2の接続
点とトランス12の１次巻線の他端との接続点にその他端
を接続した補助共振用コンデンサ33とから成るＴ形回路
30を設けた構成としている点である。

このような構成において、以下に第15図装置と違う部
分の動作について説明する。第１図において、チョーク
コイル17及びフィルタ用オンデンサ18で構成される出力
フィルタが十分に大きければ、２次側は電流源Ioで置き
換えられる。又、分割用コンデンサ1,2から電圧共振用
コンデンサ9,10までの部分で構成されるハーフブリッジ
回路をDC−ACコンバータで置き換えれば、その回路構成
は第２図に示すような入力電圧Vi,DC−ACコンバータ部2
0T形回路30,負荷抵抗19,電流源I0からなる簡略回路構成
図として表現できる。ここで、分割用コンデンサ1,2の
接続点と半導体スイッチ3,4の接続点との間の電圧Vh、
即ち、DC−ACコンバータ部20の出力電圧は、第２図中に
示すようなピーク値が（入力電圧Vi）12の台形波で表さ
れる。又、補助共振用インダクタ32を流れる電流i₁は、
第２図中に示すようなピーク値が負荷電流Ioの台形波で
表されるが、これらを正弦波で近似すると、第２図に示
す簡略回路構成図を表す回路方程式は次式で表される。

υｉ＝Ｓ・Lr（i₁＋i₂）＋i₂/S・Cs …（１） i₂/S・Cs＝Ｓ・Ls i₁＋Vo …（２）ただし、 Lr:電圧共振用インダクタ31のインダクタンス Ls:補助共振用インダクタ32のインダクタンス Cs:補助共振用コンデンサ33の容量 i₂:補助共振用コンデンサ33を流れる電流である。

上記（１）式及び（２）式より、補助共振用コンデン
サ33を流れる電流i₂を消去すると、 Vo＝［υｉ−Ｓ｛Lr＋ Ls（S²・Lr・Cs＋１）｝i₁］／（１＋S²・Lr・Cs） …（３）となる。この（３）式において、出力電圧Voの負荷電流
i₁の依存性をなくすためには、 Lr＋Ls（S²・Lr・Cs＋１）＝０ …（４）であれば良い。即ち、（４）式を解いた下記（５）式の
条件を満足するように、電圧共振用インダクタ31のイン
ダクタンスLr、補助共振用インダクタ32のインダクタン
スLs、補助共振用コンデンサ33の容量Csを決定すれば、
出力電圧Voは負荷変動に影響されない。これを補助共振
条件と呼ぶことにする。。

ただし、fsはスイッチング周波数である。

この時の出力電圧Voは、 Vo＝−（Ls/Lr）（Vi2） …（６）で表され、出力電圧VoはDC−ACコンバータ部20の出力電
圧Vh（＝Vi/2）、即ち、入力電圧Viだけで決定されるこ
とになる。

第３図は本発明のスイッチング型定電圧電源の第２の
実施例を示す回路構成図であり、電圧共振型のものであ
る。第３図と第１図との相違点は、電圧共振用インダク
タ31、補助共振用インダクタ32及び補助共振用コンデン
サ33からなるＴ形回路30をトランス12の２次巻線側に設
けた構成とした点である。なお、図中に示す21〜24は整
流用ダイオードである。

このような構成において、この実施例の動作は、第１
図装置と同様であるため、その説明は省略するが、この
実施例での負荷変動の影響をなくす条件（Ｔ形回路30の
定数）は、トランス12の巻線比をＮとすると、電圧共振
用インダクタ31のインダクタンスLrは（Lr/N²）で、補
助共振用インダクタ32のインダクタンスLsは（Ls/N²）
で、補助共振用コンデンサ33の容量Csは（N²Cs）でそれ
ぞれ置き換えて表される。したがって、負荷変動の影響
をなくす条件式は、前記（４）式及び（５）式と同一に
なり、出力電圧に対する負荷変動の影響がなくなり、入
力変動による依存性だけとなるため、出力電圧の制御範
囲を狭くすることができる。

第４図（イ）は本発明のスイッチング型定電圧電源の
第３の実施例を示す回路構成図であり、電圧共振型のも
のである。第４図（イ）と第１図との相違点は、Ｔ形回
路を構成する２つの共振用インダクタの内、トランス12
の１次巻線の一端に接続された補助共振用インダクタ32
の代りとして、トランス12の１次側のリーケージインダ
クタンス32aを使用するような構成としたＴ形回路30aと
した点である。

このような構成において、この実施例の動作も第１図
装置と同様であるため、その説明省略するが、この実施
例での負荷変動の影響をなくす条件（Ｔ形回路30aの定
数）は、前記（４）式及び（５）式に示した条件式にお
いて、補助共振用インダクタ32のインダクタンスLsをト
ランス12のリーケージインダクタンスLeで置き換えた次
式で表される。

Lr＋Le（S²・Lr・Cs＋１）＝０ …（７）この時の出力電圧Voは、 Vo＝−（Le/Lr）Vi …（９）で表される。したがって、出力電圧Voは入力電圧Viだけ
で決定されることになり、第１図装置と同様に出力電圧
は負荷変動に影響されなくなると共に、トランスのリー
ケージインダクタンスを利用してＴ形回路を構成する
と、第１図装置に比べて２つの共振用インダクタの内の
１つが不要になり、部品点数が削減でき、信頼性を向上
できる。なお、使用するリ−ケ−ジは１次側のリーケー
ジインダクタンス32aでも、（ロ）図に示すように２次
側リーケージインダクタンス32a₁,32a₂でも等価であ
り、２次側のリーケージインダクタンスを使用する場合
は、前記（７）式及び（８）式に示した負荷変動の影響
をなくす条件式のリーケージインダクタンスLeを１次側
換算値とすれば良い。

又、第３図に示すＴ形回路30をトランス２の２次巻線
側に設けた構成の装置においても、トランス12の２次巻
線の一端に接続された電圧共振用インダクタ31の代りと
して、トランス12の２次側のリーケージインダクタンス
を使用するような構成としても良く、第４図装置と同様
の効果を得ることができる。

第５図（イ）は本発明のスイッチング型定電圧電源の
第４の実施例を示す回路構成図であり、電圧共振型のも
のである。第５図（イ）と第４図（イ）との相違点は、
Ｔ形回路を構成する補助共振用コンデンサ33の代りとし
て、トランス12の１次巻線の線間容量33aを使用するよ
うな構成とした点である。この実施例の動作も第１図装
置と同様であるため、その説明は省略するが、負荷変動
の影響をなくす条件は、前記（７）式及び（８）式に示
した条件式において、補助共振用コンデンサ33の容量Cs
をトランス12の１次巻線の線間容量Cwで置き換えた。

Lr＋Le（S²・Lr・Cw＋１）＝０ …（10）で表される。トランスの線間容量を利用してＴ形回路を
構成すると、第４図（イ）装置に比べて補助共振用コン
デンサが不要になり、部品点数が削減でき、更に信頼性
を向上できる。なお、使用するリ−ケ−ジは１次側のリ
ーケージインダクタンス32aでも、（ロ）図に示すよう
に２次側のリーケージインダクタンス32a₁,32a₂でも等
価であり、２次側のリーケージインダクタンスを使用す
る場合は、前記（10）式及び（11）式に示した負荷変動
の影響をなくす条件式のリーケージインダクタンスLeを
１次側換算値とすれば良い。

又、第３図に示すＴ形回路30をトランス12の２次巻線
側に設けた構成の装置においても、電圧共振用インダク
タ31の代りとしてトランス12のリーケージインダクタン
スを使用すると共に補助共振用コンデンサ33の代りとし
て、トランス12の２次巻線の線間容量を使用するような
構成としても良く、第５図（イ）装置と同様の効果を得
ることができる。

第６図は本発明を電流制御型磁気増幅器定電圧電源に
適用した実施例を示す回路構成図である。第６図におい
て、インダクタ26とコンデンサ27を除いたものが従来の
電流制御型磁気増幅器定電圧電源である。28は整流用ダ
イオード、又、25は出力制御用の電流制御型磁気増幅器
であり、一種の可変インダクタで、入力変動や負荷変動
に応じてインダクタンスを変えて出力を制御することが
できる。このような構成において、その構成は第１図に
示す電圧共振型のスイッチング型定電圧電源と類似して
いるが、共振型電源ではなく、半導体スイッチ3,4は一
定周波数で交互にオンし、ハーフブリッジ回路（20）の
出力波形Vhは図中に示すようにパルス波状となる。この
構成とすることにより、前記第１図装置と同様に出力の
負荷依存性がほとんどなくなるため、出力制御は入力変
動に対してだけ行えば良く、電流制御型磁気増幅器25の
インダクタンス可変範囲は小さくてすみ、設計が容易と
なる。

なお、第６図に示した電流制御型磁気増幅器定電圧電
源においても、インダクタ26の代りとしてトランス12の
リーケージインダクタンスを、又、コンデンサ27をトラ
ンス12の線間容量を使用するような構成としても良い。

第７図は本発明のスイッチング型定電圧電源と第５の
実施例を示す回路構成図であり、電圧共振型のものであ
る。第７図と第１図との相違点は、Ｔ形回路を構成する
２つの共振用インダクタの内、一方を可変インダクタ29
とし、この可変インダクタ29の制御電流Icを出力電圧Vo
と基準電圧の差に対応して増減させる出力電圧制御回路
40を備え、制御電流Icによって可変インダクタ29のイン
ダクタンスを変えて出力電圧Voを一定値に制御する構成
とした点である。出力電圧制御回路40は負荷抵抗19の両
端の電圧を分圧する分圧用抵抗41,42、基準電圧43、分
圧用抵抗41,42による分圧出力電圧と基準電圧43との差
をとって増減する誤差増幅器44、負荷抵抗19の両端の電
圧で電源を駆動され誤差増幅器44の出力に位相補償を行
う位相補正回路45、位相補正回路45の出力の電流増幅を
行い可変インダクタ29の制御巻線を駆動する電流制御用
のトランジスタ46から成る。

このような構成において、以下に第１図装置と違う部
分の動作について説明する。この実施例では、分圧用抵
抗41,42により負荷抵抗19の両端の電圧を分圧する。こ
の分圧出力電圧と基準電圧43との差を誤差増幅器44でと
り、増幅後、この出力に位相補正回路45にて位相補償を
施した後、電流制御用トランジスタ46により電流変換
し、可変インダクタ29の制御電流Icを変化させる。出力
電圧Voが大きい時は、制御電流Icを減少させるように動
作し、出力電圧Voが低い時は、制御電流Icを増加させる
ように動作させることによって、可変インダクタ29のイ
ンダクタンスを変化させて出力電圧Voを制御している。
Ｔ形回路30cの共振条件が妥当な場合は、出力電圧の負
荷依存性は極めて小さくなり、出力電圧Voは近似的に次
式で表される。

|Vo|＝（Ls/Lr）Vi …（12）ただし、Ls:補助共振用インダクタ32のインダクタンス Lr:可変インダクタ29のインダクタンスである。したがって、補助共振用インダクタ32のインダ
クタンスLsか、可変インダクタ29のインダクタンスLrを
変えれば固定周波数で出力電圧を制御できる。

なお、第７図装置において、Ｔ形回路30cを構成する
補助共振用インダクタ32をトランス12のリーケージイン
ダクタンスで、補助共振用コンデンサ33をトランス12の
線間容量を使用するような構成とすれば、第７図装置に
比べて部品点数が削減でき、信頼性を向上できる。

第８図は本発明のスイッチング型定電圧電源の第６の
実施例を示す回路構成図であり、電圧共振型のものであ
る。第８図と第７図との相違点は、Ｔ形回路を構成する
可変インダクタを２つにし、一方の可変インダクタ29a
には入力電圧からのフィードフォワードループを、他方
の可変インダクタ29bには出力電圧からのフィードバッ
クループを設けた構成とした点である。ここで、第７図
装置においては、Ｔ形回によって負荷変動に対する可変
インダクタの変化範囲は極めて小さくなるが、入力変動
に対しては、それにほぼ比例して可変インダクタを変え
る必要があり、その変化範囲は比較的大きいものであ
る。したがって、制御巻線が多くなり、制御巻線のイン
ダクタンスも大きくなる。その結果、制御電流の立上が
りがこのインダクタンスで制限されるため過渡応答が悪
くなる場合がある。この実施例は、この点に着目したも
のであり、入力電圧からフィードフォワードにインダク
タンスを変化させることにより出力制御特性を改善する
ものである。

第８図に戻り、50は入力電圧Viの変化に対応する制御
電流Ic₁を可変インダクタ29aの制御巻線に流す入力電圧
制御回路であり、その構成は第９図に示すように、入力
電圧Viを分圧用抵抗R₁,R₂により分圧し、その分圧出力
電圧Eiに関数演算を施す。その出力EoをオペアンプO
P₁、トランジスタQ₁、抵抗Rf₁から成る回路で電流増幅
を行い、可変インダクタ29aの制御巻線を駆動する制御
電流Ic₁としている。

このような構成において、以下に第７図装置と違う部
分の動作について説明する。出力制御に必要な可変イン
ダクタの制御範囲は、第10図に示すように、負荷変動及
び入力変動をカバーするためには、ΔLrの制御範囲が必
要である。又、負荷変動（ΔLr₂）よりも入力変動（ΔL
r₁）に対して広い制御範囲を必要とする。負荷範囲の中
央値（Romid:図中実線）における入力電圧Viと２つの可
変インダクタのインダクタンスLrの関係をｆ（Vi）、第
11次に示す可変インダクタ29aのインダクタンスLr₁と制
御電流Ic₁との関係をｇ（Ic₁）とすると、 Lr₁＝ｇ（Ic₁）＝ｇ（Ｆ（Vi））＝ｆ（Vi） …（13）となるように入力電圧制御回路50において、関数演算Ｆ
（Vi）を設定すれば、可変インダクタ29aの制御範囲は
（ΔLr₁）となる。一方、スイッチング型定電圧電源で
は入力変動は負荷変動よりも遅く、入力変動分は可変イ
ンダクタ29aにより制御されているので、可変インダク
タ29bは負荷変動分を制御すれば良く、その制御範囲は
第10図の（ΔLr₂）となる。実際は、入力電圧Viが変化
すると、補助共振条件がずれるため、制御範囲（ΔL
r₂）は入力電圧Viにより多少違ってくるが、（ΔLr₂max）＜＜（ΔLr）である。したがって、可変インダクタ29bの変化範囲は
非常に小さくなるので、可変インダクタ29bの制御巻線
インダクタンスも小さくなり、過渡応答も改善すること
ができる。又、制御巻線電流も少なくてすむため、出力
フィードバックに要する制御電力が小さくなる。第７図
装置では１つの可変インダクタで制御範囲（ΔLr₁,ΔLr
₂）をカバーしていたため、制御巻線の巻数が多くな
り、応答が悪い場合があった。一方、可変インダクタ29
aのインダクタンスは大きくなるが、可変インダクタ29a
は可変インダクタ29b程の速応性は要求されないため問
題はなく、制御巻線の巻数を多くすることができ、制御
電力は小さくなる。したがって、トータルの制御電力も
従来の１個の可変インダクタの場合よりも小さくなる。
第12図は本発明のスイッチング型定電圧電源の第７の実
施例を示す回路構成図であり、電圧共振型のものであ
る。第12図と第７図との相違点は、入力電圧の変化に応
じてMOSFET3,4のスイッチングのオン時間を変化させる
スイッチ制御回路60を設けた構成とした点である。この
スイッチ制御回路60は、入力電圧Viの両端に直列に接続
された分圧用抵抗61,62、分圧用抵抗61,62により分圧さ
れた分圧出力電圧に関数演算を施す関数演算回路63、関
数演算回路63の出力に基づいてMOSFET3,4のスイッチン
グのオン時間を制御するゲート駆動制御回路64から成
る。又、ゲート駆動制御回路64のIN端子は並列運転時等
に使用するものであり、外部からのゲート信号を取り込
む端子である。このIN端子が使用されている時は分圧用
抵抗61,62からゲート駆動制御回路64への信号は遮断さ
れ、ゲート駆動制御回路64からはIN端子からの入力信号
がそのまま出力される。

このような構成において、以下に第７図装置と違う部
分の動作について説明する。第12図において、スイッチ
制御回路60の分圧用抵抗61,62で入力電圧Viを分圧し、
その分圧出力電圧に関数演算回路63で演算を施した後、
ゲート駆動制御回路64MOSFET3,4のスイッチングのオン
時間Tonに変換している。このスイッチングのオン時間T
onと入力電圧Viとの関係は第13図に示すように、入力電
圧Viが大きくなるとスイッチングのオン時間Tonは短く
なる。ゲート駆動制御回路64の出力波形は第14図に示す
ようになり、スイッチングのオフ時間Toffは共振条件に
より固定されるため、入力電圧Viによりスイッチングの
オン時間Tonだけを変化させる。即ち、入力電圧Viが大
きい時はMOSFET3,4の通電時間を短くして出力側へのエ
ネルギ伝送を少なくし（第14図（イ））、逆に入力電圧
Viが小さい時は通電時間を長くしてエネルギ伝送を多く
する（第14図（ロ）。このようにして出力電圧Voの入力
電圧変化に対する依存性を小さくすることができる。こ
こで、第７図装置において、Ｔ形回路30cの共振条件は
通常、入力仕様の代表値で設計するため、前記（12）式
において、入力電圧Viが設計値より大きく変動すると、
出力電圧Voの制御のために可変インダクタ29のインダク
タンスLrが大きく変わり、補助共振条件（（５）式）が
くずれ、出力電圧の負荷依存性が小さくならなくなる。
したがって、負荷変動による可変インダクタ29のインダ
クタンスLrの変化範囲が補助共振条件が成立している場
合よりかなり大きくなるため、負荷急変に対する出力電
圧制御の速応性が悪化することになる。この実施例は、
この点に着目したものであり、第14図に示すようにスイ
ッチングのオン時間Tonが変われば、スイッチング周波
数fsも変化するが、入力電圧変化に対して出力電圧Voを
制御するために必要なスイッチング周波数fsの変化は非
常に小さく、スイッチ制御回路60を設けた構成としても
図（５）式の補助共振条件がくずれることはない。した
がって、スイッチ制御回路60を設けることにより、入力
電圧変化があっても出力電圧Voの負荷依存性を十分に小
さくできるため、可変インダクタ29の変化幅が小さくな
り、過渡応答を改善できる。

又、第６図に示した電流制御型磁気増幅器定電圧電源
においても、出力電圧制御回路とスイッチ制御回路とを
設けた構成としても良く、入力電圧に応じて半導体スイ
ッチのオン時間を制御することにより、入力電圧変動の
出力電圧への影響を小さくし、出力電圧制御に必要な磁
気増幅器のインダクタンスの変化幅を小さくすることが
できる。

なお、上記第１〜７の実施例において、半導体スイッ
チ3,4としてMOSFETを用いたが、これに限るものではな
く、任意の電子式スイッチ素子を用いることができる。

＜発明の効果＞以上の説明から明らかなように、本発明の請求項１の
スイッチング型定電圧電源によれば、トランスの一次巻
線に接続するＴ形回路を設けているので、出力電圧の負
荷変動による依存性がなくなり、入力電圧による依存性
だけとなるため、出力電圧の制御範囲を狭くできる。そ
こで、負荷急変に対して安定であり、フィードバックル
ープの設計が容易になると共に、多出力電源においても
出力間の干渉が小さくなる。さらに、スイッチング周波
数を可変にさせる制御方式においては周波数可変幅が小
さくなる。

本発明の請求項２のスイッチング型定電圧電源によれ
ば、トランスの二次巻線に接続するＴ形回路を設けてい
るので、請求項１と同様の効果がある。尚、実施例のよ
うに、Ｔ形回路を構成する二つのインダクタの一方をト
ランスのリーケージインダクタンスで、又コンデンサを
トランスの線間容量を利用する構成により、外付け部品
としてのインダクタ１個とコンデンサ１個が不要とな
る。すると、部品点数が減少して信頼性が向上すると共
に、装置が小型になる。

この場合、請求項４のように、可変インダクタ及び出
力電圧制御回路を設け、スイッチング周波数が一定のま
まで出力電圧を一定に制御すると、スイッチング周波数
を上げることで出力フィルタを小型化できる。さらに、
出力フィルタの設計をスイッチング周波数に合わせて行
えばよく、ノイズ対策が容易となると共に、複数の電源
を並列に使用する場合に生ずる電源間での誤員込みやビ
ートの発生をなくすことができる。また、インダクタン
スを変化させて出力制御するため、制御回路が簡単にな
り、電源の信頼性を向上できると共に、制御回路の絶縁
が容易となる。

さらに、請求項５のように、入力のフィードフォワー
ドループを設けて、入力電圧変動を吸収するように構成
すると、出力フィードバックの為の可変インダクタンス
の変化範囲を小さくすることができ、過渡応答を改善で
きると共に、出力フィードバックの制御電力を小さくで
きる。

また、請求項６のように、入力電圧に応じて半導体ス
イッチのオン時間を制御するスイッチ制御回路を設ける
構成とすると、出力制御に必要なインダクタンスの変化
幅が小さくなるため、出力制御の過渡特性が改善される
と共に、可変インダクタの小型化が容易となる。

【図面の簡単な説明】

第１図は本発明のスイッチング型定電圧電源の第１の実
施例を示す回路構成図、第２図は第１図装置の簡略回路
構成図、第３図は本発明のスイッチング型定電圧電源の
第２の実施例を示す回路構成図、第４図は本発明のスイ
ッチング型定電圧電源の第３の実施例を示す回路構成
図、第５図は本発明のスイッチング型定電圧電源の第４
の実施例を示す回路構成図、第６図は本発明を電流制御
型磁気増幅器定電圧電源に適用した実施例を示す回路構
成図、第７図は本発明のスイッチング型定電圧電源の第
５の実施例を示す回路構成図、第８図は本発明のスイッ
チング型定電圧電源の第６の実施例を示す回路構成図、
第９図は第８図装置の用いられる入力電圧制御回路の具
体例を示す回路構成図、第10図は入力変動と負荷変動に
対する可変インダクタの制御範囲の関係を示す図、第11
図は可変インダクタの特性図、第12図は本発明のスイッ
チング型定電圧電源の第７の実施例を示す回路構成図、
第13図は第12図装置の入力電圧とスイッチングのオン時
間の関係を示す図、第14図は第12図装置のゲート駆動制
御回路の出力波形を示す図、第15図は従来のスイッチン
グ型定電圧電源の一例を示す回路構成図、第16図は第15
図装置の動作を説明するための動作波形図、第17図は第
15図装置の簡略回路構成図である。 1,2……分割用コンデンサ、3,4……半導体スイッチ、9,
10……電圧共振用コンデンサ、12……トランス、29,29
a,29b……可変インダクタ、30,30a,30b,30c,30d……Ｔ
形回路、31……電圧共振用インダクタ、32……補助共振
用インダクタ、32a……リーケージインダクタンス、33
……補助共振用コンデンサ、33a……トランスの線間容
量、40……出力電圧制御回路、50……入力電圧制御回
路、60……スイッチ制御回路、61,62……分圧用抵抗、6
3……関数演算回路、64……ゲート駆動制御回路、Vi…
…入力電圧、Vo……出力電圧。

Claims

(57)【特許請求の範囲】

【請求項１】直流電源と、この直流電源の両側に直列に
接続された二つの分割用コンデンサ（1,2）と、前記直流電源の両側に直列に接続された二つの半導体ス
イッチ（3,4）と、前記二つの分割用コンデンサの接続点に一次巻線の一端
が接続するトランス（12）と、前記二つの半導体スイッチの接続点と前記トランスの二
次巻線の他端の間に直列に接続する二つのインダクタ
（31,32）と、この二つのインダクタの接続点と前記ト
ランスの一次巻線の他端との間に接続されたコンデンサ
（33）を有するＴ形回路（30）と、を設け、このＴ形回路の二つのインダクタのインダクタ
クス（Lr、Ls）、並びにコンデンサの容量（Cs）は、前
記半導体スイッチのスイッチング周波数（fs）を用いた
次の関係：｛２πfs｝^２＝（１＋Ls/Lr）／（Cs・Ls）を充足することを特徴とするスイッチング型定電圧電
源。
【請求項２】直流電源と、この直流電源の両側に直列に
接続された二つの分割用コンデンサ（1,2）と、前記直流電源の両側に直列に接続された二つの半導体ス
イッチ（3,4）と、前記二つの分割用コンデンサの接続点前記と二つの半導
体スイッチの接続点に一次巻線の両側が接続されたトラ
ンス（12）と、このトランスの２次巻線の一端に直列に接続する二つの
インダクタ（31,32）と、この二つのインダクタの接続
点と前記トランスの２次巻線の他端との間に接続された
コンデンサ（33）を有するＴ形回路（30）と、を設けたことを特徴とするスイッチング型定電圧電源。
【請求項３】前記二つの半導体スイッチのそれぞれに並
列に接続される共振用コンデンサ（9,10）を設けたこと
を特徴とする請求項1,2記載のスイッチング型定電圧電
源。
【請求項４】前記Ｔ形回路の二つのインダクタの内のど
ちらか一方に可変インダクタ（29）を用い、この可変インダクタの制御電流を出力電圧と基準電圧の
差に対応して増減させる出力電圧制御回路（40）を設
け、前記制御電流によって前記可変インダクタのインダクタ
ンスを代えて当該出力電圧を一定値に制御することを特
徴とする請求項1,2又は３記載のスイッチング型定電圧
電源。
【請求項５】前記Ｔ形回路の可変インダクタを二つに分
け、一方の可変インダクタ（29b）の制御電流を出力電
圧と基準電圧の差に対応して増減させる出力電圧制御回
路（40）と、他方の可変インダクタ（29a）の制御電流を入力電圧に
応じて増減させる入力電圧制御回路（50）とを設け、制御電流によって前記二つの可変インダクタのインダク
タンスを代えて当該出力電圧を一定値に制御することを
特徴とする請求項４記載のスイッチング型定電圧電源。
【請求項６】直流電源の両端に接続された二つの分圧用
抵抗（R1,R2）と、この二つの分圧用抵抗により分圧された分圧出力電圧に
関数演算を施す関数演算回路と、この関数演算回路の出力に基づいて前記二つの半導体ス
イッチのスイッチングのオン時間を制御するゲート駆動
制御回路と、を有するスイッチ制御回路を備えることを特徴とする請
求項４記載のスイッチング型定電圧電源。