JPS62239718A - コンバ−タのｆｅｔドライブ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、低い入力電源電圧によりＦＥＴをスイッチン
グして変圧器の一次巻線を駆動するようにしたコンバー
タのＦＥＴドライブ回路に関する。

（従来技術） 従来、スイッチングレギュレータ等に使用されるコンバ
ータにあっては、変圧器の一次巻線を駆動するスイッチ
ング素子としてＦＥＴが使用されるにうになっているが
、ＦＥＴのスイッチング駆動には通常１５Ｖ程度のゲー
ト電圧が必要であり、ＦＥＴに対する電源電圧が低くな
るとＦＥＴのオン抵抗が増力口して効率が悪くなるとい
う問題があった。

そこで、入力電源電圧が例えば５〜１０Ｖと低くともＦ
ＥＴを充分に駆動できるようにするため、例えば第３図
に示す回路が知られている。

第３図において、１はスイッチング素子として作動する
ＦＥＴであり、ＦＥＴＩは駆動負荷として変圧器２の一
次巻線３を接続してあり、ＦＥＴ１はＰＷＭパルス発振
器４の出力を受けたＰＮＰトランジスタ５によりスイッ
チング駆動される。

ここで入力電源電圧Ｖｉは５〜１０Ｖと低いため、入力
電源電圧■ｉを直接にＮＰＮトランジスタ５に印加して
ＦＥＴ１をスイッチング駆動させても、ＦＥＴＩのゲー
ト電圧が不足してＦＥＴ’１のオン抵抗を充分に低くす
ることができない。

そこで、変圧器２に補助巻線６を設けてダイオード７と
コンデンサ８でなる整流回路でＦＥＴＩのゲート電圧不
足を補う高い電圧Ｖ２を作り出し、ＮＰＮトランジスタ
５のコレクタ及びベースに電流制限用の抵抗９，１０を
介して印加し、ＮＰＮトランジスタ５が導通したときに
補助巻線６の整流電圧ｖ２をＦＥＴＩのゲートにドライ
ブ電圧として供給している。

尚、ＮＰＮトランジスタ５と直列に接続されたＰＮＰＩ
〜ランジスタ１１は、ＮＰＮトランジスタ５がオフした
とぎにオンしてＦＥＴ１のゲート容足を急速放電させる
ために設けている。またツェナダイオード１２は補助巻
線６からの整流電圧Ｖ２によるベース印加電圧を一定レ
ベル以下に押えるために設けている。

（発明が解決しようとする問題点） しかしながら、このような従来のコンバータにおけるＦ
ＥＴドライブ回路にあっては、補助巻線６の発生電圧を
整流してＦＥＴ１のゲートに対するドライブ電圧を得る
ようにしていたため、ＴＦＥｌのスイッチングで補助巻
線６に発生した電圧を整流してドライブ電圧として帰還
するようになることから、ドライブ電圧が発生するまで
に時間遅れをもち、コンバータの立ち上がりに時間が掛
かるという問題がある。また、ゲート容量の大きいＦＥ
Ｔにあっては、補助巻線によるドライブ電圧はゲート容
量の充電に消費されて起動できない恐れもあった。

（問題点を解決するための手段） 本発明は、このような従来の問題点に鑑みてなされたも
ので、入力電源電圧が低くとも時間遅れを起こすことな
く確実にＦ　Ｅ　Ｔを起動できるコンバータのＦＥＴド
ライブ回路を提供することを目的とする。

この［１的を達成するため本発明にあっては、変圧器の
一次巻線を駆動負荷として接続したＦＥＴをパルス信号
によりスイッチング駆動するコンバータのＦＥＴドライ
ブ回路に於いて、パルス信号により駆動される入力１〜
ランジスタのコレクタ負荷としてインダクタンス、電流
制限用抵抗及び逆流阻止用ダイオードを直列接続したド
ライブ電圧発生回路を設け、パルス信号により入力トラ
ンジスタをオンしてドライブ電圧発生回路のインダクタ
ンスに電流を流してエネルギーを蓄え、次に入力１〜ラ
ンジスタをオフすることによりインダンタンスに逆起電
圧を発生させ、この逆起電圧をＦＥＴのゲートに供給し
てグーｉ′−容量の急速充電をもって導通抵抗が充分に
下がるＦＥＴのスイッヂングΔン状態を作り出すように
したものである。

（実施例） 第１図は本発明の一実施例を示した回路図でヒメる。

まず構成を説明すると、１５はスイッチング素子として
作動するＦＥＴてあり、駆動負荷として変圧器１６の一
次巻線１７を接続しており、変圧器１６の一次巻線１７
とＦＥＴ１５の直列回路に入力電源電圧Ｖｉが印加され
ており、この入力電源電圧Ｖｉは例えば５〜１０Ｖとい
うように低い電源電圧となっている。

１８はＰＷＭパルス発娠発振あり、変圧器１６のスイッ
チング駆動で二次側に得られた直流出力電圧を一定に保
つようなパルス幅の制御を受けたパルス信号を出力する
。ＰＷＭパルス発振器１８の出力は入力トランジスタ２
００ベースに接続されており、入力トランジスタ２０の
コレクタはＦＥＴ１５のゲートに接続される。また、入
力トランジスタ２０はコレクタ負荷として電流制限用抵
抗２１、インダクタンス２２、及び逆流阻止用ダイオー
ド２３を直列接続したドライブ電圧発生回路２４を接続
している。また、ＦＥＴ’ｌ　５のゲート側にはツェナ
ダイオード２５が接続され、ドライブ電圧発生回路２４
からのドライブ電圧を一定電圧以下に抑えるようにして
いる。

尚、変圧器１６の二次巻線２６にはダイオード２７．２
８、インダクタンス２９及びコンデンサ３０を備えた直
流電圧を出力する整流回路が設けられている。

次に、第１図の実施例の動作を説明する。

まずＰＷＭパルス発撮発振８からのパルス出力を受けて
入力トランジスタ２０がンすると、ドライブ電圧発生回
路２４の電流制限抵抗２１、インダクタンス２２及びダ
イオード２３を通して入力トランジスタ２０に電流が流
れる。次にＰＷＭパルス発撮発振８からのパルス信号が
断たれることで入力トランジスタ２０がオフすると、ド
ライブ電圧発生回路２４のインダクタンス２２に流れて
いた電流が遮断することでインダクタンス２２に逆起電
圧が発生し、インダクタンス２２で発生した逆起電圧は
ＦＥＴ１５のゲートに印加され、そのゲート容量をダイ
オード２３を通して急速に充電し、ＦＥＴ１５がスイッ
チングオンし、変圧器１６の一次巻線１７に駆動電流を
流す。

ここでＦＥＴ１５のゲート電圧はツェナダイオード２５
により制限されているが、ツェナダイオード２５として
はＦＥＴ１５のオン抵抗が充分に低くなるゲート電圧を
与えるように選定し、例えばツェナ電圧１５Ｖ程度のも
のを使用する。

このようにしてＦＥＴ１５のゲート容量に充電された電
圧は入力トランジスタ２０がオフにあり、且つインダク
タンス２２への放電は逆流阻止用ダイオード２３により
阻止されているために放電経路がなく、そのためＦＥＴ
Ｉ　５のゲート容量は充電状態に保持されてスイッチン
グオン状態を維持する。

次に、ＰＷＭパルス発撮発振８から再びパルス信号が出
力されて入力トランジスタ２０がオンすると、トランジ
スタ２０を通じて充電状態にあったＦＥＴ１５のゲート
容最充電電圧は急速放電されて零となり、ＦＥＴ１５が
カットオフされる。

以下同様に、ＰＷＭパルス発（辰器１８からのパルス信
号のオン、オフに基づいたＦＥＴ１５のスイッチング駆
動が行なわれる。

尚、第１図において、ドライブ電圧発生回路２４に設け
たインダクタンス２２と電流制限抵抗２１の値としては
、ＦＥＴ１５のオフ期間の間にそのゲート容量を所定の
電圧まで充分に充電できるエネルギーを−ｒンダクタン
ス２２に蓄えることができるように決定する。

第２図は本発明の他の実施例を示した回路図であり、第
１図の実施例に加えて第３図に示した補助巻線の整流電
圧によるＦＥＴのドライブを行なうようにしたことを特
徴とする。

即ち、変圧器１６は補助巻線３１を備えており、補助巻
！ａ３１の発生電圧をダイオード３２とコンデンサ３３
でなる整流回路で直流電圧に変換し、入力トランジスタ
２０とＦＥＴ’ｌ　５のゲートとの間に設けたＮＰＮト
ランジスタ３４のコレクタに電源電圧として供給してお
り、ＮＰＮトランジスタ３４にはゲート容量を放電する
ためのＰＮＰトランジスタ３５が接続され、この相補性
をもったＮＰＮトランジスタ３４とＰＮＰトランジスタ
３５でインピーダンス変換回路を構成している。またＮ
ＰＮトランジスタ３４とＰＮＰトランジスタ３５の共通
ベース接続側にはドライブ電圧を一定電圧に抑えるため
のツェナダイオード２５を接続している。

尚、他の回路構成は第１図の実施例と同じになる。

この第２図の実施例の動作は、ＰＷＭパルス発振器１８
からのパルス出力で入力トランジスタ２０がオンするこ
とでドライブ電圧発生回路２４に電流を流してインダク
タンス２２にＦ　Ｅ　Ｔ’のゲート容量の充電に必要な
エネルギーを蓄える。次に、ＰＷＭパルス発撮発振８の
パルス信号がなくなって入力トランジスタ２０がオフす
ると、ドライブ電圧発生回路２４のインダクタンス２２
に逆起電圧が発生し、ＮＰＮトランジスタ３４を介して
ＦＥＴ１５のゲート容量を充電し、ＦＥＴＩ　５のオン
抵抗が充分低くなるスイッチングオン状態を作り出し、
−次巻線１７に駆動電流を流す。このようにインダクタ
ンス２２の逆起電圧で充電されたＦＥＴ１５のゲート容
量充電電圧は入力トランジスタ２０がオフ、Ｐ　Ｎ　Ｐ
　トランジスタ３５がオフ、更にインダクタンス２２に
対しては逆流阻止用ダイオード２３で阻止されるため、
グー！・容♀充電電圧の放電経路が断たれ、ＦＥＴ１５
をオン状態に保つ。

次に、ＰＷＭパルス発娠発振８が再びパルス信号を出力
して入力トランジスタ２０がオンすると、ＮＰＮトラン
ジスタ３４がカッ１〜オフされると同時にゲート容徂充
電電圧を受けたＰＮＰトランジスタ３５が導通し、ＦＥ
Ｔ１５のゲート容量充電電圧を急速に放電してＦＥＴ１
５をオフするようになる。

尚、上記の実施例はシングルコンバータとして知られた
フォワード型を例にとるものであったが、本発明はこれ
に限定されず、ブロッキングオシレータを使用したリン
キングチョークコンバータについてもそのまま適用する
ことができる。

（発明の効果） 以上説明してきたように本発明によれば、変圧器の一次
巻線を駆動負荷として接続したＦＥＴをパルス信号によ
りスイッチング駆動するコンバータのＦＥＴドライブ回
路において、パルス信号により駆動される入力トランジ
スタのコレクタ負荷としてインｚ”クタンス、電流制限
用抵抗、及び逆流阻止用ダイオードを直列接続したドラ
イブ電圧発生回路を設（プ、パルス信号により入力トラ
ンジスタをオンしてドライブ電圧発生回路のインダクタ
ンスにエネルギーを蓄積した後に入力トランジスタをオ
フすることよりインダクタンスに逆起電圧を発生させ、
この逆起電圧をＦＥＴのゲートに供給してゲート容量の
急速充電をもって導通抵抗が充分に下がるＦＥＴのスイ
ッチングオン状態を作り出スにうにしたため、ＦＥＴに
よるスイッチング駆動回路に対する入力電源電圧が低く
ともインダクタンスの逆起電圧によりＦＥＴのゲート容
重を急速充電してオン状態に保つ充分高いドライブ電圧
を得ることができ、ＦＥＴが導通する時の立上り時間が
短いことからスイッチング周波数を高くした高速ドライ
ブが可能となって変換効率を大幅に高めることができる
。

またゲート容量の大きいＦＥＴを使用したとしても、こ
のゲート容量を充電してＦＥＴをオン状態に保つ充分大
きなドライブ電圧をインダクタンスの逆起電圧から得る
ことができるため、ＦＥＴの種類に拘らずＦＥＴの高速
ドライブを実現することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示した回路図、第２図は本
発明の他の実施例を示した回路図、第３図は従来例を示
した回路図である。 １５　：　ＦＥＴ １６：変圧器 １７：−次巻線 １８　：　ＰＷＭノマルス発１辰器 ２０：入力トランジスタ ２１：電流制限抵抗 ２２：インダクタンス ２３：逆流阻止用ダイオード ２４ニドライブ電圧発生回路 ２５：ツェナダイオード ２６：二次巻線 ２７．２８，３２：ダイオード ２９：インダクタンス ３０．３３：コンデンサ ３１：補助巻線

Claims (2)

【特許請求の範囲】
1. （１）変圧器の一次巻線を駆動負荷として接続したＦＥ
   Ｔをパルス信号によりスイッチング駆動するコンバータ
   のＦＥＴドライブ回路に於いて、前記パルス信号により
   駆動され前記ＦＥＴのゲートにコレクタ出力を接続した
   入力トランジスタと、該入力トランジスタのコレクタ負
   荷としてインダンタンス、電流制限抵抗及び逆流素子様
   ダイオードを直列接続してなるドライブ電圧発生回路と
   を備えたことを特徴とするコンバータのＦＥＴドライブ
   回路。
2. （２）前記入力トランジスタのコレクタと前記ＦＥＴの
   ゲートとの間に、前記変圧器に設けた補助巻線の発生電
   圧を整流した電源電圧の供給を受けて作動する相補性の
   一対のトランジスタでなるインピーダンス変換回路を設
   けたことを特徴とする特許請求の範囲第１項記載のコン
   バータのＦＥＴドライブ回路。