JP3216432B2 - 電力変換装置 - Google Patents
電力変換装置Info
- Publication number
- JP3216432B2 JP3216432B2 JP19816194A JP19816194A JP3216432B2 JP 3216432 B2 JP3216432 B2 JP 3216432B2 JP 19816194 A JP19816194 A JP 19816194A JP 19816194 A JP19816194 A JP 19816194A JP 3216432 B2 JP3216432 B2 JP 3216432B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- current
- terminal
- main
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
Description
【０００１】
【産業上の利用分野】本発明は、主電流をオン・オフす
るための絶縁ゲート端子と，オン電圧を制御するための
制御端子を持っている半導体装置を用いた電力変換装置
に関する。
るための絶縁ゲート端子と，オン電圧を制御するための
制御端子を持っている半導体装置を用いた電力変換装置
に関する。
【０００２】
【従来の技術】MOSFETやＩＧＢＴなどの電圧駆動型半導
体装置は、トランジスタやＧＴＯサイリスタなどの電流
駆動型半導体装置と比べると、小さなパワーでオン・オ
フ駆動ができる。このため、駆動回路部の電力損失が小
さくなるとともに、回路構成が簡単になるという利点が
ある。また、ターンオン，ターンオフ時のスイッチング
速度が電流駆動型半導体装置と比べると速いので、高周
波のインバータ装置やスイッチング電源などに用いられ
ている。
体装置は、トランジスタやＧＴＯサイリスタなどの電流
駆動型半導体装置と比べると、小さなパワーでオン・オ
フ駆動ができる。このため、駆動回路部の電力損失が小
さくなるとともに、回路構成が簡単になるという利点が
ある。また、ターンオン，ターンオフ時のスイッチング
速度が電流駆動型半導体装置と比べると速いので、高周
波のインバータ装置やスイッチング電源などに用いられ
ている。
【０００３】しかし、MOSFETやＩＧＢＴは、これらを高
電圧の電力変換装置に利用する場合、低濃度不純物層を
厚くする必要がある。このため、オン電圧が大きくなる
ので、電力損失が増える。
電圧の電力変換装置に利用する場合、低濃度不純物層を
厚くする必要がある。このため、オン電圧が大きくなる
ので、電力損失が増える。
【０００４】MOSFETやＩＧＢＴのオン電圧を小さくする
技術として、特開平3−23675号公報や特開平5−283702
号公報等で報告されている、電荷注入層を設けた半導体
装置がある。
技術として、特開平3−23675号公報や特開平5−283702
号公報等で報告されている、電荷注入層を設けた半導体
装置がある。
【０００５】図１１は、MOSFETに電荷注入層（図中左側
のｐ層）を設けた従来の半導体装置である。電荷注入層
にオーミック接触した電極Base（以下、この電極をベー
ス電極と呼ぶ）は、抵抗Ｒを介して、主電流を制御する
ための絶縁ゲート電極Gateと接続している。制御回路に
より絶縁ゲート電極に電圧を加えて素子をオンさせる
と、抵抗Ｒを介してベース電極に電流が流れる。この電
流により半導体装置のオン電圧を制御できる。すなわ
ち、電荷注入層からｎ- 層内にホールが注入されるの
で、導電率変調が起こりオン電圧を低くすることができ
る。
のｐ層）を設けた従来の半導体装置である。電荷注入層
にオーミック接触した電極Base（以下、この電極をベー
ス電極と呼ぶ）は、抵抗Ｒを介して、主電流を制御する
ための絶縁ゲート電極Gateと接続している。制御回路に
より絶縁ゲート電極に電圧を加えて素子をオンさせる
と、抵抗Ｒを介してベース電極に電流が流れる。この電
流により半導体装置のオン電圧を制御できる。すなわ
ち、電荷注入層からｎ- 層内にホールが注入されるの
で、導電率変調が起こりオン電圧を低くすることができ
る。
【０００６】
【発明が解決しようとする課題】しかしながら、電荷注
入層を持っている従来の半導体装置では、オン電圧を低
くするためにベース電極に大きな電流を流して十分な導
電率変調を生じさせる必要がある。このため大きな電流
を供給できる制御回路が必要となるので、制御回路の電
力損失が大きくなる。
入層を持っている従来の半導体装置では、オン電圧を低
くするためにベース電極に大きな電流を流して十分な導
電率変調を生じさせる必要がある。このため大きな電流
を供給できる制御回路が必要となるので、制御回路の電
力損失が大きくなる。
【０００７】つまり、素子の電力損失は小さくなるが、
制御回路の電力損失が増えるので、電力変換装置全体と
しては必ずしも電力損失を低減できない。
制御回路の電力損失が増えるので、電力変換装置全体と
しては必ずしも電力損失を低減できない。
【０００８】本発明は上記の問題点を考慮してなされた
ものであり、半導体装置を用いた電力変換装置の電力損
失を低減することを目的とする。
ものであり、半導体装置を用いた電力変換装置の電力損
失を低減することを目的とする。
【０００９】
【課題を解決するための手段】本発明では、電力変換装
置における半導体装置として、一対の主端子と，主端子
間に流れる電流を制御するための絶縁ゲート端子と，主
端子間のオン電圧を制御するための制御端子を持ってい
る半導体装置を用いる。そして、半導体装置の主端子を
負荷に接続し、この半導体装置により負荷に流れる主電
流を制御する。さらに、エネルギー蓄積手段に負荷に流
れる主電流のエネルギーを蓄積し、蓄積されたエネルギ
ーにより半導体装置の制御端子に制御信号を供給する。
置における半導体装置として、一対の主端子と，主端子
間に流れる電流を制御するための絶縁ゲート端子と，主
端子間のオン電圧を制御するための制御端子を持ってい
る半導体装置を用いる。そして、半導体装置の主端子を
負荷に接続し、この半導体装置により負荷に流れる主電
流を制御する。さらに、エネルギー蓄積手段に負荷に流
れる主電流のエネルギーを蓄積し、蓄積されたエネルギ
ーにより半導体装置の制御端子に制御信号を供給する。
【００１０】
【作用】本発明によれば、オン電圧を制御するための制
御端子に供給する制御信号の電力は、主電流回路から供
給されて蓄えられたエネルギーによって賄われる。すな
わち、オン電圧を制御するために、主電流を制御する制
御回路から電力を供給する必要がない。従って、制御回
路の電力損失を増大することなく、半導体装置で発生す
る電力損失を小さくすることができるので、制御回路も
含めた電力変換装置全体で発生する電力損失を低減でき
る。
御端子に供給する制御信号の電力は、主電流回路から供
給されて蓄えられたエネルギーによって賄われる。すな
わち、オン電圧を制御するために、主電流を制御する制
御回路から電力を供給する必要がない。従って、制御回
路の電力損失を増大することなく、半導体装置で発生す
る電力損失を小さくすることができるので、制御回路も
含めた電力変換装置全体で発生する電力損失を低減でき
る。
【００１１】
【実施例】以下、本発明の実施例を、図面を用いて説明
する。
する。
【００１２】図１は、本発明の電力変換装置の第一の実
施例を示す構成図である。図１において、半導体装置１
は主電流の入出力にかかわる主電極であるドレイン端子
(Ｄ)及びソース端子（Ｓ）と，主電流を制御するための
絶縁ゲート端子（Ｇ）（以下ゲート端子と記す）と，オ
ン電圧を制御するための制御端子（Ｂ）（以下ベース端
子と記す）を持っている４端子半導体装置である。この
半導体装置１は、負荷２、及びエネルギー蓄積手段３を
介して主電源ＶＥと閉回路を構成する。また、制御手段
４によってゲート端子に制御電圧信号（ゲート電圧）Ｖ
ｇが印加されるとともに、エネルギー蓄積手段３からベ
ース端子に制御電流信号（ベース電流）Ｉｂを供給す
る。
施例を示す構成図である。図１において、半導体装置１
は主電流の入出力にかかわる主電極であるドレイン端子
(Ｄ)及びソース端子（Ｓ）と，主電流を制御するための
絶縁ゲート端子（Ｇ）（以下ゲート端子と記す）と，オ
ン電圧を制御するための制御端子（Ｂ）（以下ベース端
子と記す）を持っている４端子半導体装置である。この
半導体装置１は、負荷２、及びエネルギー蓄積手段３を
介して主電源ＶＥと閉回路を構成する。また、制御手段
４によってゲート端子に制御電圧信号（ゲート電圧）Ｖ
ｇが印加されるとともに、エネルギー蓄積手段３からベ
ース端子に制御電流信号（ベース電流）Ｉｂを供給す
る。
【００１３】本実施例における４端子半導体装置は、図
１１の示された半導体装置のようにベース端子が半導体
装置内部の電荷注入層に接続され、図２のような特性を
有する素子である。ただし、図１１のような抵抗手段Ｒ
は接続されていない。図２（ａ）では、ゲート端子・ソ
ース端子間の電圧Ｖｇが制御されると、主電流Ｉｄが変
化することを示している。また、図２（ｂ）では、ベー
ス端子に流すベース電流Ｉｂを制御すると、同じ主電流
Ｉｄに対して素子のオン電圧が変化することを示してい
る。
１１の示された半導体装置のようにベース端子が半導体
装置内部の電荷注入層に接続され、図２のような特性を
有する素子である。ただし、図１１のような抵抗手段Ｒ
は接続されていない。図２（ａ）では、ゲート端子・ソ
ース端子間の電圧Ｖｇが制御されると、主電流Ｉｄが変
化することを示している。また、図２（ｂ）では、ベー
ス端子に流すベース電流Ｉｂを制御すると、同じ主電流
Ｉｄに対して素子のオン電圧が変化することを示してい
る。
【００１４】図１の実施例の動作を説明すると以下のよ
うになる。制御手段４からオン信号（例えば１５Ｖの電
圧）が半導体装置１のゲート端子に入力されると、主電
流Ｉｄが流れ始める。ゲート電圧のオン，オフを制御す
ることによって、主電流は断続的に流れる。この時の主
電流の変化に応じて、エネルギー蓄積手段３にエネルギ
ーが蓄積される。このようにして、主電流回路から蓄え
られたエネルギーは、エネルギー蓄積手段３から半導体
装置１のベース端子にベース電流Ｉｂとして供給され
る。この結果、図２（ｂ）に示す特性によって、半導体
装置１のオン電圧が低くなる。従って、制御手段４の電
力損失を増やすことなく、半導体装置で発生する電力損
失を低減できる。ここで、エネルギー蓄積手段３に蓄積
されるエネルギー及びベース電流の大きさは主電流の値
に応じて変化する。すなわち、主電流が大きくなるほど
蓄積されるエネルギー及びベース電流も大きくなるの
で、オン電圧低減効果が大きくなる。従って、全主電流
値においてベース電流によるオン電圧低減効果が有効で
あり、大幅な電力損失の低減が可能となる。
うになる。制御手段４からオン信号（例えば１５Ｖの電
圧）が半導体装置１のゲート端子に入力されると、主電
流Ｉｄが流れ始める。ゲート電圧のオン，オフを制御す
ることによって、主電流は断続的に流れる。この時の主
電流の変化に応じて、エネルギー蓄積手段３にエネルギ
ーが蓄積される。このようにして、主電流回路から蓄え
られたエネルギーは、エネルギー蓄積手段３から半導体
装置１のベース端子にベース電流Ｉｂとして供給され
る。この結果、図２（ｂ）に示す特性によって、半導体
装置１のオン電圧が低くなる。従って、制御手段４の電
力損失を増やすことなく、半導体装置で発生する電力損
失を低減できる。ここで、エネルギー蓄積手段３に蓄積
されるエネルギー及びベース電流の大きさは主電流の値
に応じて変化する。すなわち、主電流が大きくなるほど
蓄積されるエネルギー及びベース電流も大きくなるの
で、オン電圧低減効果が大きくなる。従って、全主電流
値においてベース電流によるオン電圧低減効果が有効で
あり、大幅な電力損失の低減が可能となる。
【００１５】なお、制御手段４からエネルギー蓄積手段
３に信号を与えて、蓄積エネルギーやベース電流を制御
してもよい。さらに、エネルギー蓄積手段３の接続位置
は図１のものに限らず、主回路中にあればよい。例え
ば、エネルギー蓄積手段３を半導体装置１あるいは負荷
２に並列に接続してもよい。
３に信号を与えて、蓄積エネルギーやベース電流を制御
してもよい。さらに、エネルギー蓄積手段３の接続位置
は図１のものに限らず、主回路中にあればよい。例え
ば、エネルギー蓄積手段３を半導体装置１あるいは負荷
２に並列に接続してもよい。
【００１６】図３は、図１の実施例に関する具体的な回
路構成の一例である。本実施例では、負荷２は誘導性で
あり、負荷には逆並列にフリーホイールダイオードＤ１
を設けている。ここで、インダクタンスＬｅは、配線の
インダクタンス成分を表している。破線で囲んだ領域は
カレントトランス５であり、図１のエネルギー蓄積手段
３に相当する。すなわち、主電流のエネルギーを磁界の
エネルギーとして蓄積する。ここで、８は主電流によっ
て鉄芯を励磁する第１の巻線（１次側巻線）、９は第２
の巻線（２次側巻線）であり、９の一端は、半導体装置
１のベース端子に電流を供給するように接続する。ま
た、２次側巻線の両端には、ダイオードＤ２が、ベース
端子側をカソードとするように接続される。制御手段
は、ゲートドライブ回路６，ゲートドライブ用電源Ｖ
１、及び制御回路７で構成されている。
路構成の一例である。本実施例では、負荷２は誘導性で
あり、負荷には逆並列にフリーホイールダイオードＤ１
を設けている。ここで、インダクタンスＬｅは、配線の
インダクタンス成分を表している。破線で囲んだ領域は
カレントトランス５であり、図１のエネルギー蓄積手段
３に相当する。すなわち、主電流のエネルギーを磁界の
エネルギーとして蓄積する。ここで、８は主電流によっ
て鉄芯を励磁する第１の巻線（１次側巻線）、９は第２
の巻線（２次側巻線）であり、９の一端は、半導体装置
１のベース端子に電流を供給するように接続する。ま
た、２次側巻線の両端には、ダイオードＤ２が、ベース
端子側をカソードとするように接続される。制御手段
は、ゲートドライブ回路６，ゲートドライブ用電源Ｖ
１、及び制御回路７で構成されている。
【００１７】制御回路７からの信号によって、本回路は
以下のように動作する。制御回路７が出力する信号をゲ
ートドライブ回路６で増幅し、半導体装置１のゲート端
子にゲート電圧を供給する。半導体装置１がオン状態と
なると、負荷２，配線インダクタンスＬｅ，カレントト
ランス５の１次側巻線８を経由して、半導体装置１に主
電流が流れる。この結果、カレントトランス５の１次側
巻線８に流れた主電流の変化によって、２次側巻線９に
起電力が発生し、カレントトランス５の１次・２次巻線
比に応じて２次側には主電流に比例した電流が流れ、こ
れを半導体装置１のベース端子に供給する。２次側巻線
９からベース電流を供給された半導体装置１はオン電圧
が低下するが、このオン電圧の低下は主電流の大きさに
応じたものになる。本実施例によれば、カレントトラン
スを接続したことによる回路損失が多少生じるが、半導
体装置１の損失低減効果の方が勝り、電力変換装置全体
としての損失は大幅に低減し、装置全体として効率が上
がる。
以下のように動作する。制御回路７が出力する信号をゲ
ートドライブ回路６で増幅し、半導体装置１のゲート端
子にゲート電圧を供給する。半導体装置１がオン状態と
なると、負荷２，配線インダクタンスＬｅ，カレントト
ランス５の１次側巻線８を経由して、半導体装置１に主
電流が流れる。この結果、カレントトランス５の１次側
巻線８に流れた主電流の変化によって、２次側巻線９に
起電力が発生し、カレントトランス５の１次・２次巻線
比に応じて２次側には主電流に比例した電流が流れ、こ
れを半導体装置１のベース端子に供給する。２次側巻線
９からベース電流を供給された半導体装置１はオン電圧
が低下するが、このオン電圧の低下は主電流の大きさに
応じたものになる。本実施例によれば、カレントトラン
スを接続したことによる回路損失が多少生じるが、半導
体装置１の損失低減効果の方が勝り、電力変換装置全体
としての損失は大幅に低減し、装置全体として効率が上
がる。
【００１８】図４は、図３の回路構成を応用した、交流
電流を制御する電力変換装置の一実施例である。本実施
例の主回路は単相インバータを構成し、４端子半導体装
置は１Ａから１Ｄの４つを設けている。また、カレント
トランス５は、インバータの各相に１組設ける。つぎ
に、上アーム、及び下アームに半導体装置１Ａ、及び１
Ｂを用いる図中左側の相について、駆動手段１０の構成
を述べる。各アームには、図３の実施例と同様にゲート
ドライブ回路６，ゲートドライブ電源Ｖ１，カレントト
ランスの２次側巻線９、及びダイオードＤ２を設け、各
記号の末尾には上アームにはＡ、下アームにはＢをつけ
ている。ここで、図３の実施例と異なるのは、カレント
トランスの１次側巻線８を半導体装置１Ａのソース端子
と負荷２の間に設けているという点である。また、上ア
ームの２次側巻線９Ａは、１次側巻線８と同極性である
が、下アームの２次側巻線９Ｂは８とは逆極性を取る。
図４では省略したが、１Ｃ，１Ｄからなる図中右側の相
にも同様な駆動手段１０を備えている。
電流を制御する電力変換装置の一実施例である。本実施
例の主回路は単相インバータを構成し、４端子半導体装
置は１Ａから１Ｄの４つを設けている。また、カレント
トランス５は、インバータの各相に１組設ける。つぎ
に、上アーム、及び下アームに半導体装置１Ａ、及び１
Ｂを用いる図中左側の相について、駆動手段１０の構成
を述べる。各アームには、図３の実施例と同様にゲート
ドライブ回路６，ゲートドライブ電源Ｖ１，カレントト
ランスの２次側巻線９、及びダイオードＤ２を設け、各
記号の末尾には上アームにはＡ、下アームにはＢをつけ
ている。ここで、図３の実施例と異なるのは、カレント
トランスの１次側巻線８を半導体装置１Ａのソース端子
と負荷２の間に設けているという点である。また、上ア
ームの２次側巻線９Ａは、１次側巻線８と同極性である
が、下アームの２次側巻線９Ｂは８とは逆極性を取る。
図４では省略したが、１Ｃ，１Ｄからなる図中右側の相
にも同様な駆動手段１０を備えている。
【００１９】本実施例の動作を簡単に説明すると以下の
ようになる。制御回路７からゲートドライブ回路６を介
して、半導体装置１Ａ及び１Ｄにオン信号を、半導体装
置１Ｂ及び１Ｃにオフ信号を入力する。すると、半導体
装置１Ａ，カレントトランス５，負荷２，半導体装置１
Ｄに負荷電流ＩＬが流れる。この時、カレントトランス
５の１次側巻線８に流れる電流変化によって、２次側巻
線９Ａに起電力が生じ、半導体装置１Ａのベース端子に
主電流ＩＬに比例したベース電流が供給される。この
時、２次側巻線９Ｂには逆方向の起電力が誘起される
が、この電流はダイオードＤ２Ｂによって還流される。
従って、オフしている半導体装置においては、ベース電
流が流れず、ベース電流による損失は発生しない。同様
にして、左側の駆動手段１０のカレントトランスによっ
て、１Ｄにベース電流が供給される。次に、制御回路７
からゲートドライブ回路を介して、半導体装置１Ｂ及び
１Ｃにオン信号を、半導体装置１Ａ及び１Ｄにオフ信号
を入力する。すると、半導体装置１Ｃ，負荷２，半導体
装置１Ｂに負荷電流ＩＬが流れる。この時、負荷２に流
れる電流は先ほどとは逆方向になり、半導体装置１Ｃ，
１ＢにＩＬに比例したベース電流が供給される。以上の
動作によって、交流電流の制御時に、電流の極性に応じ
たアームにベース電流を供給し、かつ、その値を主電流
に比例して変化させる電力変換装置を提供でき、図３と
同様に装置全体としての効率を上げることができる。
ようになる。制御回路７からゲートドライブ回路６を介
して、半導体装置１Ａ及び１Ｄにオン信号を、半導体装
置１Ｂ及び１Ｃにオフ信号を入力する。すると、半導体
装置１Ａ，カレントトランス５，負荷２，半導体装置１
Ｄに負荷電流ＩＬが流れる。この時、カレントトランス
５の１次側巻線８に流れる電流変化によって、２次側巻
線９Ａに起電力が生じ、半導体装置１Ａのベース端子に
主電流ＩＬに比例したベース電流が供給される。この
時、２次側巻線９Ｂには逆方向の起電力が誘起される
が、この電流はダイオードＤ２Ｂによって還流される。
従って、オフしている半導体装置においては、ベース電
流が流れず、ベース電流による損失は発生しない。同様
にして、左側の駆動手段１０のカレントトランスによっ
て、１Ｄにベース電流が供給される。次に、制御回路７
からゲートドライブ回路を介して、半導体装置１Ｂ及び
１Ｃにオン信号を、半導体装置１Ａ及び１Ｄにオフ信号
を入力する。すると、半導体装置１Ｃ，負荷２，半導体
装置１Ｂに負荷電流ＩＬが流れる。この時、負荷２に流
れる電流は先ほどとは逆方向になり、半導体装置１Ｃ，
１ＢにＩＬに比例したベース電流が供給される。以上の
動作によって、交流電流の制御時に、電流の極性に応じ
たアームにベース電流を供給し、かつ、その値を主電流
に比例して変化させる電力変換装置を提供でき、図３と
同様に装置全体としての効率を上げることができる。
【００２０】図５は、図４の実施例でカレントトランス
の２次側の電圧からゲートドライブ電源Ｖ１を自給する
回路を内蔵した一実施例である。本図は、図４に示した
電力変換装置の一部に相当する。本実施例では、図３や
図４に示された実施例におけるゲートドライブ回路のた
めの電源Ｖ１を、点線で囲んだ領域１１の回路により自
給することが特徴である。ここで、領域１１の構成は、
ダイオードＤ３，抵抗Ｒ１，ツェナーダイオードＺＤか
らなる直列回路を２次側巻線９Ｂの両端に接続し、ＺＤ
の両端にコンデンサＣ１を並列に設けている。
の２次側の電圧からゲートドライブ電源Ｖ１を自給する
回路を内蔵した一実施例である。本図は、図４に示した
電力変換装置の一部に相当する。本実施例では、図３や
図４に示された実施例におけるゲートドライブ回路のた
めの電源Ｖ１を、点線で囲んだ領域１１の回路により自
給することが特徴である。ここで、領域１１の構成は、
ダイオードＤ３，抵抗Ｒ１，ツェナーダイオードＺＤか
らなる直列回路を２次側巻線９Ｂの両端に接続し、ＺＤ
の両端にコンデンサＣ１を並列に設けている。
【００２１】本実施例の動作は、半導体装置１Ｂがオン
状態の時、カレントトランス５の２次側巻線９Ｂに発生
した電力を、ダイオードＤ３，抵抗Ｒ１を通して、ゲー
トドライブ電源用コンデンサＣ１に通流し、コンデンサ
を充電させる。ツェナーダイオードＺＤは、ゲートドラ
イブ電源電圧を規定するためのものである。なお、負荷
電流ＩＬの通電以前には、コンデンサＣ１は充電されて
いないため、コンデンサＣ１に初期電圧を与えるスター
トアップ手段が必要であるが、この手段については図５
には示していない。図３、及び図４に示したゲートドラ
イブ電源Ｖ１は、本来、電圧駆動のため、消費電流はベ
ースに比べて極くわずかである。しかしながら、図４の
ようなインバータの場合、各アームには絶縁されたゲー
トドライブ電源が必要である。本回路構成によれば、こ
うした絶縁電源をカレントトランスを用いて作ることが
でき、装置全体を小型化することが可能となる。
状態の時、カレントトランス５の２次側巻線９Ｂに発生
した電力を、ダイオードＤ３，抵抗Ｒ１を通して、ゲー
トドライブ電源用コンデンサＣ１に通流し、コンデンサ
を充電させる。ツェナーダイオードＺＤは、ゲートドラ
イブ電源電圧を規定するためのものである。なお、負荷
電流ＩＬの通電以前には、コンデンサＣ１は充電されて
いないため、コンデンサＣ１に初期電圧を与えるスター
トアップ手段が必要であるが、この手段については図５
には示していない。図３、及び図４に示したゲートドラ
イブ電源Ｖ１は、本来、電圧駆動のため、消費電流はベ
ースに比べて極くわずかである。しかしながら、図４の
ようなインバータの場合、各アームには絶縁されたゲー
トドライブ電源が必要である。本回路構成によれば、こ
うした絶縁電源をカレントトランスを用いて作ることが
でき、装置全体を小型化することが可能となる。
【００２２】図６は、エネルギー蓄積手段としてコンデ
ンサを用いた実施例である。
ンサを用いた実施例である。
【００２３】本実施例では、負荷２は誘導性であり、負
荷には逆並列にフリーホイールダイオードＤ１を設けて
いる。ここで、インダクタンスＬｅは、配線のインダク
タンス成分を表している。主電流を制御するための制御
手段は、ゲートドライブ回路６，ゲートドライブ用電源
Ｖ１、及び制御回路７で構成されている。半導体装置１
のドレイン，ソース端子間には、ダイオードＤ４，コン
デンサＣ３からなるスナバ回路を設けている。本発明で
は、スナバコンデンサＣ３に蓄積したエネルギーを、ベ
ース電源用コンデンサＣ４に移すことが特徴である。こ
こで、破線で囲んだ領域１５の構成を述べる。まず、ダ
イオードＤ４とコンデンサＣ４の接続個所と、コンデン
サＣ４の一方の端子間にスイッチ手段ＳＷ２を備える。
コンデンサＣ４の他方の端子は、半導体装置１のソース
端子と接続している。また、コンデンサＣ４とスイッチ
手段ＳＷ２の接続個所と、ベース端子に接続された抵抗
手段Ｒ４の間にスイッチ手段ＳＷ３を備える。スイッチ
手段ＳＷ２，ＳＷ３はいずれも制御回路７でオン，オフ
を制御される。これらのスイッチ手段としては、例えば
バイポーラトランジスタやMOSFETなどの半導体スイッチ
ング素子を用いる。本実施例は、以下のように動作す
る。ダイオードＤ４，コンデンサＣ３からなるスナバ回
路は、一般的な用途と同じであり、半導体装置１がター
ンオフする際に主電流によってコンデンサＣ３を充電
し、電流遮断時のドレイン端子・ソース端子間電圧のｄ
Ｖ／ｄｔを緩和させる。半導体装置１がオフ期間中は、
ＳＷ２，ＳＷ３はいずれもオフ状態を保つ。つぎに、制
御回路から入力したオン信号により、ゲートドライブ回
路６から半導体装置１のゲート端子にゲート電圧が印加
され、半導体装置１がオン状態になると、負荷２，配線
インダクタンスＬｅを介して、半導体装置１に主電流が
流れる。この時、制御回路７からスイッチング手段ＳＷ
２，ＳＷ３にオン信号を与え、両スイッチをオン状態に
する。この結果、ターンオフ時にコンデンサＣ３に蓄積
されたエネルギーは、ＳＷ２を経由してコンデンサＣ４
に移され、コンデンサＣ４を充電する。また、同時にス
イッチ手段ＳＷ３のオンによってコンデンサＣ４は放電
し、抵抗手段Ｒ４を介して半導体装置１のベース端子に
電流を供給し、半導体装置１のオン電圧を低下させる。
本実施例によれば、素子の損失が低減するばかりでな
く、電流遮断時のｄＶ／ｄｔ抑制用に設けたスナバコン
デンサのエネルギーをベース駆動用のエネルギーに転用
しているので、スナバのエネルギーを有効に利用した高
効率な電力変換装置を提供することができる。
荷には逆並列にフリーホイールダイオードＤ１を設けて
いる。ここで、インダクタンスＬｅは、配線のインダク
タンス成分を表している。主電流を制御するための制御
手段は、ゲートドライブ回路６，ゲートドライブ用電源
Ｖ１、及び制御回路７で構成されている。半導体装置１
のドレイン，ソース端子間には、ダイオードＤ４，コン
デンサＣ３からなるスナバ回路を設けている。本発明で
は、スナバコンデンサＣ３に蓄積したエネルギーを、ベ
ース電源用コンデンサＣ４に移すことが特徴である。こ
こで、破線で囲んだ領域１５の構成を述べる。まず、ダ
イオードＤ４とコンデンサＣ４の接続個所と、コンデン
サＣ４の一方の端子間にスイッチ手段ＳＷ２を備える。
コンデンサＣ４の他方の端子は、半導体装置１のソース
端子と接続している。また、コンデンサＣ４とスイッチ
手段ＳＷ２の接続個所と、ベース端子に接続された抵抗
手段Ｒ４の間にスイッチ手段ＳＷ３を備える。スイッチ
手段ＳＷ２，ＳＷ３はいずれも制御回路７でオン，オフ
を制御される。これらのスイッチ手段としては、例えば
バイポーラトランジスタやMOSFETなどの半導体スイッチ
ング素子を用いる。本実施例は、以下のように動作す
る。ダイオードＤ４，コンデンサＣ３からなるスナバ回
路は、一般的な用途と同じであり、半導体装置１がター
ンオフする際に主電流によってコンデンサＣ３を充電
し、電流遮断時のドレイン端子・ソース端子間電圧のｄ
Ｖ／ｄｔを緩和させる。半導体装置１がオフ期間中は、
ＳＷ２，ＳＷ３はいずれもオフ状態を保つ。つぎに、制
御回路から入力したオン信号により、ゲートドライブ回
路６から半導体装置１のゲート端子にゲート電圧が印加
され、半導体装置１がオン状態になると、負荷２，配線
インダクタンスＬｅを介して、半導体装置１に主電流が
流れる。この時、制御回路７からスイッチング手段ＳＷ
２，ＳＷ３にオン信号を与え、両スイッチをオン状態に
する。この結果、ターンオフ時にコンデンサＣ３に蓄積
されたエネルギーは、ＳＷ２を経由してコンデンサＣ４
に移され、コンデンサＣ４を充電する。また、同時にス
イッチ手段ＳＷ３のオンによってコンデンサＣ４は放電
し、抵抗手段Ｒ４を介して半導体装置１のベース端子に
電流を供給し、半導体装置１のオン電圧を低下させる。
本実施例によれば、素子の損失が低減するばかりでな
く、電流遮断時のｄＶ／ｄｔ抑制用に設けたスナバコン
デンサのエネルギーをベース駆動用のエネルギーに転用
しているので、スナバのエネルギーを有効に利用した高
効率な電力変換装置を提供することができる。
【００２４】図７は、過電流保護機能を備えた本発明の
電力変換装置の実施例である。ここで半導体装置１の駆
動回路は、図４の実施例に類似した構成であり、ここで
は半導体装置１Ｂに関する回路のみを記載している。本
実施例で点線で囲んだ領域１２は、カレントトランスの
２次側巻線９Ｂの両端に設けられ、スイッチ手段ＳＷ１
と抵抗Ｒ２，Ｒ３からなる直列回路と，Ｒ３に並列に接
続されたコンデンサＣ２からなり、２次側巻線９Ｂに誘
起される電圧を用いてコンデンサＣ２を充電する回路で
ある。ここで、コンデンサＣ２の両端の電圧を検出手段
１３により検出している。なお、検出手段としては、例
えば差動増幅器を用いることができる。
電力変換装置の実施例である。ここで半導体装置１の駆
動回路は、図４の実施例に類似した構成であり、ここで
は半導体装置１Ｂに関する回路のみを記載している。本
実施例で点線で囲んだ領域１２は、カレントトランスの
２次側巻線９Ｂの両端に設けられ、スイッチ手段ＳＷ１
と抵抗Ｒ２，Ｒ３からなる直列回路と，Ｒ３に並列に接
続されたコンデンサＣ２からなり、２次側巻線９Ｂに誘
起される電圧を用いてコンデンサＣ２を充電する回路で
ある。ここで、コンデンサＣ２の両端の電圧を検出手段
１３により検出している。なお、検出手段としては、例
えば差動増幅器を用いることができる。
【００２５】次に、本実施例の動作を説明する。負荷が
短絡した場合を想定すると、図２の（ａ）に示したよう
に半導体装置１は、印加されるゲート電圧に応じて、流
せる最大電流が決まるため、短絡時の負荷電流はこの値
で制限され、またドレイン・ソース間には主電源に等し
い電圧が印加される。この結果、図１１の素子構造でｎ
- 層と電荷注入層からなるｐｎ接合が逆バイアス状態と
なり、短絡が解消されるまではベース電流が流れなくな
る。一方、カレントトランス５の１次側巻線８は、負荷
電流で励磁されており、２次側巻線９Ｂの電流供給能力
は維持している。そこで、半導体装置１のオン期間中
は、制御回路７によってスイッチ手段SW1をオンしてお
けば、正常時は２次側巻線の電流はほとんどベースに供
給され、コンデンサＣ２には充電されないため、コンデ
ンサＣ２の電圧は低い状態を保つ。一方、短絡が発生す
ると、２次側巻線の電流はベースが逆バイアスのため半
導体装置へは流れることができず、スイッチ手段ＳＷ１
を通ってコンデンサＣ２を充電し、コンデンサＣ２の電
圧は増加する。そこで、コンデンサＣ２の電圧を検出手
段１３によって検出し、コンデンサＣ２の充電電圧が基
準値よりも高くなれば短絡と見なして、制御回路７に異
常発生を伝える信号を送り、制御回路７は同時にゲート
ドライブ回路６にオフ信号を伝え、半導体装置１を遮断
状態にする。
短絡した場合を想定すると、図２の（ａ）に示したよう
に半導体装置１は、印加されるゲート電圧に応じて、流
せる最大電流が決まるため、短絡時の負荷電流はこの値
で制限され、またドレイン・ソース間には主電源に等し
い電圧が印加される。この結果、図１１の素子構造でｎ
- 層と電荷注入層からなるｐｎ接合が逆バイアス状態と
なり、短絡が解消されるまではベース電流が流れなくな
る。一方、カレントトランス５の１次側巻線８は、負荷
電流で励磁されており、２次側巻線９Ｂの電流供給能力
は維持している。そこで、半導体装置１のオン期間中
は、制御回路７によってスイッチ手段SW1をオンしてお
けば、正常時は２次側巻線の電流はほとんどベースに供
給され、コンデンサＣ２には充電されないため、コンデ
ンサＣ２の電圧は低い状態を保つ。一方、短絡が発生す
ると、２次側巻線の電流はベースが逆バイアスのため半
導体装置へは流れることができず、スイッチ手段ＳＷ１
を通ってコンデンサＣ２を充電し、コンデンサＣ２の電
圧は増加する。そこで、コンデンサＣ２の電圧を検出手
段１３によって検出し、コンデンサＣ２の充電電圧が基
準値よりも高くなれば短絡と見なして、制御回路７に異
常発生を伝える信号を送り、制御回路７は同時にゲート
ドライブ回路６にオフ信号を伝え、半導体装置１を遮断
状態にする。
【００２６】このように、本実施例では、ベース電流を
電圧に変換して検出し、この結果に基づいて４端子半導
体装置の過電流状態を検出することができる。本実施例
の場合、従来技術のように高電圧の負荷電流回路から過
電流を検出せず、低電圧の周辺回路内に電流検出手段を
設けているので、ノイズの影響を受けにくく、過電流保
護を高信頼化できる。なお、ベース電流を、電圧に変換
せずに、直接検出してもよい。その場合は、ベース電流
の値及びその変化の様子から過電流状態の発生を検出す
る。
電圧に変換して検出し、この結果に基づいて４端子半導
体装置の過電流状態を検出することができる。本実施例
の場合、従来技術のように高電圧の負荷電流回路から過
電流を検出せず、低電圧の周辺回路内に電流検出手段を
設けているので、ノイズの影響を受けにくく、過電流保
護を高信頼化できる。なお、ベース電流を、電圧に変換
せずに、直接検出してもよい。その場合は、ベース電流
の値及びその変化の様子から過電流状態の発生を検出す
る。
【００２７】次に、図８には図４に示した実施例の応用
として、カレントトランス５を用いて負荷電流を検出す
る実施例を示す。ここで、半導体装置１の駆動手段は、
図４と同じ構成であり、これらに関する説明は省略す
る。本発明は、カレントトランス５の２次側に、半導体
装置１のベース電流供給用の巻線とは別に電流検出用の
巻線１４（第３の巻線）を設け、その出力を制御回路７
にフィードバックすることが特徴である。従来のインバ
ータでは、負荷電流を検出するためだけにカレントトラ
ンスを用いてきたが、本発明は１つのカレントトランス
をベース電源供給用と電流検出用に共用することがで
き、装置の小型化及び低コスト化を図ることができる。
として、カレントトランス５を用いて負荷電流を検出す
る実施例を示す。ここで、半導体装置１の駆動手段は、
図４と同じ構成であり、これらに関する説明は省略す
る。本発明は、カレントトランス５の２次側に、半導体
装置１のベース電流供給用の巻線とは別に電流検出用の
巻線１４（第３の巻線）を設け、その出力を制御回路７
にフィードバックすることが特徴である。従来のインバ
ータでは、負荷電流を検出するためだけにカレントトラ
ンスを用いてきたが、本発明は１つのカレントトランス
をベース電源供給用と電流検出用に共用することがで
き、装置の小型化及び低コスト化を図ることができる。
【００２８】図９は、本発明の電力変換装置の制御方法
の実施例を示す。この図に示した電力変換装置の構成は
図４と同一である。
の実施例を示す。この図に示した電力変換装置の構成は
図４と同一である。
【００２９】まず、制御回路７は、図中に示すように出
力すべき負荷電流に対応した被変調波１６と搬送波１７
を比較する。ここで、被変調波１６の振幅が搬送波１７
の振幅に比べて大きくなる場合には、上アームをオン，
下アームをオフし、逆に被変調波振幅が搬送波の振幅に
比べて小さい場合は、上アームをオフ，下アームをオン
するパルス幅変調（ＰＷＭ変調）をする。このＰＷＭ変
調によって、負荷電流の周波数は被変調波に等しくな
り、その振幅も被変調波に比例する。上記ＰＷＭ変調
は、通常の３端子半導体装置を用いたインバータにおい
て、一般的な制御方法である。本実施例ではさらに、負
荷電流をカレントトランスの１次側巻線８に流し、この
１次側巻線８と磁気的に結合した２次側巻線９Ａと９Ｂ
により、負荷電流に比例した振幅を有し極性も負荷電流
に応じて変わる出力電流を流すことができる。ここで、
９Ａと９Ｂの出力電流をそれぞれ半導体装置１Ａと１Ｂ
に流すと、図２（ｂ）に示した特性により、各々の素子
のオン電圧は負荷電流に応じて変化する。
力すべき負荷電流に対応した被変調波１６と搬送波１７
を比較する。ここで、被変調波１６の振幅が搬送波１７
の振幅に比べて大きくなる場合には、上アームをオン，
下アームをオフし、逆に被変調波振幅が搬送波の振幅に
比べて小さい場合は、上アームをオフ，下アームをオン
するパルス幅変調（ＰＷＭ変調）をする。このＰＷＭ変
調によって、負荷電流の周波数は被変調波に等しくな
り、その振幅も被変調波に比例する。上記ＰＷＭ変調
は、通常の３端子半導体装置を用いたインバータにおい
て、一般的な制御方法である。本実施例ではさらに、負
荷電流をカレントトランスの１次側巻線８に流し、この
１次側巻線８と磁気的に結合した２次側巻線９Ａと９Ｂ
により、負荷電流に比例した振幅を有し極性も負荷電流
に応じて変わる出力電流を流すことができる。ここで、
９Ａと９Ｂの出力電流をそれぞれ半導体装置１Ａと１Ｂ
に流すと、図２（ｂ）に示した特性により、各々の素子
のオン電圧は負荷電流に応じて変化する。
【００３０】図９の実施例の各部の動作波形を図１０に
示す。ＰＷＭ変調により、上アーム半導体装置１Ａと下
アーム半導体装置１Ｂのゲート端子に印加される信号は
パルス状となる。一方、１Ａと１Ｂのベース端子に供給
されるベース電流ＩｂＡ及びＩｂＢは、図に示すように
正弦波の半波となり、図４の実施例と同様に負荷電流を
流す側のアームにのみベース電流が供給される。負荷電
流を流さない半導体装置においては、ベース電流による
損失は発生しない。また、本実施例の制御方法では、ベ
ース電流が負荷電流に応じて正弦波状に振幅変調（ＰＡ
Ｍ変調）されている。
示す。ＰＷＭ変調により、上アーム半導体装置１Ａと下
アーム半導体装置１Ｂのゲート端子に印加される信号は
パルス状となる。一方、１Ａと１Ｂのベース端子に供給
されるベース電流ＩｂＡ及びＩｂＢは、図に示すように
正弦波の半波となり、図４の実施例と同様に負荷電流を
流す側のアームにのみベース電流が供給される。負荷電
流を流さない半導体装置においては、ベース電流による
損失は発生しない。また、本実施例の制御方法では、ベ
ース電流が負荷電流に応じて正弦波状に振幅変調（ＰＡ
Ｍ変調）されている。
【００３１】一般的に負荷が誘導性であれば、負荷電流
は被変調波１６に比べて位相遅れが生じ、負荷電流の位
相を検出するためには検出手段が必要である。本発明で
は、この検出手段の働きは、カレントトランスの１次側
巻線が果たしており、同時に鉄心を介して２次側巻線に
ベース駆動のエネルギーを伝達している。このため、半
導体装置１Ａと１Ｂのベース電流が負荷電流と位相遅れ
のない、理想的なPAM変調が可能となる。このＰＡＭ変
調によって、半導体装置１Ａ，１Ｂは負荷電流が大きい
ほどオン電圧が減少し、損失低減の効果が生かされる。
は被変調波１６に比べて位相遅れが生じ、負荷電流の位
相を検出するためには検出手段が必要である。本発明で
は、この検出手段の働きは、カレントトランスの１次側
巻線が果たしており、同時に鉄心を介して２次側巻線に
ベース駆動のエネルギーを伝達している。このため、半
導体装置１Ａと１Ｂのベース電流が負荷電流と位相遅れ
のない、理想的なPAM変調が可能となる。このＰＡＭ変
調によって、半導体装置１Ａ，１Ｂは負荷電流が大きい
ほどオン電圧が減少し、損失低減の効果が生かされる。
【００３２】なお、図９の実施例では主回路のエネルギ
ー結合手段とＰＡＭ変調手段が同一のカレントトランス
であるが、両者は必ずしも同じである必要はない。すな
わち、ベース電流を供給する電源手段は、図６に示すよ
うな構成とし、この電源手段から流すベース電流を負荷
電流に応じて変化させればよい。図６の実施例であれ
ば、ＳＷ３を可変抵抗を含めたアナログスイッチとし、
制御回路７の信号に応じてＳＷ３の可変抵抗の値を変化
させてもよい。
ー結合手段とＰＡＭ変調手段が同一のカレントトランス
であるが、両者は必ずしも同じである必要はない。すな
わち、ベース電流を供給する電源手段は、図６に示すよ
うな構成とし、この電源手段から流すベース電流を負荷
電流に応じて変化させればよい。図６の実施例であれ
ば、ＳＷ３を可変抵抗を含めたアナログスイッチとし、
制御回路７の信号に応じてＳＷ３の可変抵抗の値を変化
させてもよい。
【００３３】以上、本発明を適用した実施例について述
べたが、各実施例において使用する４端子半導体装置
は、図１１で示したような電荷注入型MOSFETをはじめ、
電荷注入層をもつＩＧＢＴやＭＯＳサイリスタ，ＳＩ
Ｔ，ＳＩサイリスタなどでもよい。また、エネルギー蓄
積手段についても、カレントトランスやコンデンサに限
らず、２次電池などを用いても同等の効果を上げること
ができる。
べたが、各実施例において使用する４端子半導体装置
は、図１１で示したような電荷注入型MOSFETをはじめ、
電荷注入層をもつＩＧＢＴやＭＯＳサイリスタ，ＳＩ
Ｔ，ＳＩサイリスタなどでもよい。また、エネルギー蓄
積手段についても、カレントトランスやコンデンサに限
らず、２次電池などを用いても同等の効果を上げること
ができる。
【００３４】
【発明の効果】以上説明したように本発明によれば、制
御回路も含めた電力変換装置全体の電力損失を低減でき
る。また、小さなパワーの制御回路により半導体装置が
駆動されるので、電力変換装置の高周波化および高速化
が容易になる。
御回路も含めた電力変換装置全体の電力損失を低減でき
る。また、小さなパワーの制御回路により半導体装置が
駆動されるので、電力変換装置の高周波化および高速化
が容易になる。
【図１】本発明の電力変換装置の一実施例を示す構成図
である。
である。
【図２】図１の実施例に記載された半導体装置の特性を
示す図である。
示す図である。
【図３】図１の実施例に関する具体的な回路構成の一例
である。
である。
【図４】図３の回路構成を応用した、交流電流を制御す
る電力変換装置の一実施例である。
る電力変換装置の一実施例である。
【図５】図４の実施例でゲートドライブ電源を自給する
回路を内蔵した一実施例である。
回路を内蔵した一実施例である。
【図６】エネルギー蓄積手段としてコンデンサを用いた
一実施例である。
一実施例である。
【図７】過電流保護機能を備えた電力変換装置の実施例
である。
である。
【図８】図４の実施例の応用として、カレントトランス
を用いて負荷電流を検出する実施例である。
を用いて負荷電流を検出する実施例である。
【図９】本発明の電力変換装置の制御方法の一実施例で
ある。
ある。
【図１０】図９の実施例の各部の動作波形である。
【図１１】MOSFETに電荷注入層を設けた従来の半導体装
置である。
置である。
１，１Ａ，１Ｂ，１Ｃ，１Ｄ…半導体装置、２…負荷、
３…エネルギー蓄積手段、４…制御手段、５…カレント
トランス、６，６Ａ，６Ｂ…ゲートドライブ回路、７…
制御回路、８…１次側巻線、９，９Ａ，９Ｂ…２次側巻
線、１０…駆動手段、１３…検出手段、１４…電流検出
用の巻線、１６…被変調波、１７…搬送波。
３…エネルギー蓄積手段、４…制御手段、５…カレント
トランス、６，６Ａ，６Ｂ…ゲートドライブ回路、７…
制御回路、８…１次側巻線、９，９Ａ，９Ｂ…２次側巻
線、１０…駆動手段、１３…検出手段、１４…電流検出
用の巻線、１６…被変調波、１７…搬送波。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−283702（ＪＰ，Ａ) 特開 平３−23675（ＪＰ，Ａ) 特開 昭63−310368（ＪＰ，Ａ) 実開 昭53−134642（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 1/08
Claims (4)
- 【請求項１】一対の主端子と，主端子間に流れる電流を
制御するための絶縁ゲート端子と，主端子間のオン電圧
を制御するための制御端子とを有し、前記主端子が負荷
に接続される半導体装置と、前記半導体装置の絶縁ゲート端子に加える制御電圧信号
を発生する制御回路と、 該制御電圧信号を前記半導体装置の絶縁ゲート端子に加
えるゲート駆動回路と、 負荷と半導体装置の一方の主端子との間に接続される第
１の巻線と，半導体装置の制御端子と他方の主端子との
間に接続される第２の巻線とを有するトランスと、を備
えることを特徴とする電力変換装置。 - 【請求項２】請求項１に記載の電力変換装置において、
前記絶縁ゲート駆動回路の電源が第２の巻線の出力電流
によって充電される充電手段を備えたことを特徴とする
電力変換装置。 - 【請求項３】請求項１に記載の電力変換装置において、
前記トランスに第３の巻線を設け、該第３の巻線の出力
信号を前記制御回路にフィードバックすることを特徴と
する電力変換装置。 - 【請求項４】一対の主端子と，主端子間に流れる電流を
制御するための絶縁ゲート端子と，主端子間のオン電圧
を制御するための制御端子とを有し、前記主端子が負荷
に接続される半導体装置と、前記半導体装置の絶縁ゲート端子に加える制御電圧信号
を発生する制御回路と、 該制御電圧信号を前記半導体装置の絶縁ゲート端子に加
えるゲート駆動回路と、 前記 半導体装置の主端子間に接続されてスナバ回路を構
成する第１のコンデン サと、 該第１のコンデンサに第１の半導体スイッチ素子を介し
て並列に接続した第２の コンデンサと、該第２のコンデンサの前記第１の半導体スイッチ素子が
接続した一方の端子がさらに第２の半導体スイッチ素子
と抵抗とを介して前記 半導体装置の制御端子とを接続
し、 前記半導体装置がオフ期間中は前記第１の半導体スイッ
チと前記第２の半導体スイッチは何れもオフであって、
前記半導体装置がオン期間中は前記第１の半導体スイッ
チと前記第２の半導体スイッチは何れもオンである こと
を特徴とする電力変換装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19816194A JP3216432B2 (ja) | 1994-08-23 | 1994-08-23 | 電力変換装置 |
| US08/515,334 US5777865A (en) | 1994-08-23 | 1995-08-15 | Power conversion apparatus and its controlling method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19816194A JP3216432B2 (ja) | 1994-08-23 | 1994-08-23 | 電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0866010A JPH0866010A (ja) | 1996-03-08 |
| JP3216432B2 true JP3216432B2 (ja) | 2001-10-09 |
Family
ID=16386483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19816194A Expired - Fee Related JP3216432B2 (ja) | 1994-08-23 | 1994-08-23 | 電力変換装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5777865A (ja) |
| JP (1) | JP3216432B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4571957B2 (ja) * | 2007-03-29 | 2010-10-27 | 関西電力株式会社 | 電力変換装置 |
| JP4934703B2 (ja) * | 2009-07-21 | 2012-05-16 | 株式会社日立製作所 | 電力変換装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3586883A (en) * | 1969-12-31 | 1971-06-22 | Ibm | High voltage mos-fet analog switching circuit with floating drive |
| US4566059A (en) * | 1983-07-21 | 1986-01-21 | Venus Scientific Inc. | Converter with lossless snubbing components |
| US4649321A (en) * | 1985-10-28 | 1987-03-10 | General Electric Company | Gate capacitance latch for DC to AC converters |
| US4706177A (en) * | 1985-11-14 | 1987-11-10 | Elliot Josephson | DC-AC inverter with overload driving capability |
| JP2711315B2 (ja) * | 1987-05-07 | 1998-02-10 | ニシム電子工業株式会社 | スイッチング電源装置 |
| JP2680345B2 (ja) * | 1988-05-09 | 1997-11-19 | 株式会社東芝 | Ｐｗｍ制御による電源装置 |
| JP2783555B2 (ja) * | 1988-09-26 | 1998-08-06 | 株式会社東芝 | 電力変換装置 |
| US5097183A (en) * | 1991-06-25 | 1992-03-17 | Led Corporation N.V. | Master-slave half-bridge DC-to-AC switchmode power converter |
| JPH07245955A (ja) * | 1994-03-02 | 1995-09-19 | Yutaka Denki Seisakusho:Kk | 力率改善型安定化電源回路および無停電電源回路 |
-
1994
- 1994-08-23 JP JP19816194A patent/JP3216432B2/ja not_active Expired - Fee Related
-
1995
- 1995-08-15 US US08/515,334 patent/US5777865A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5777865A (en) | 1998-07-07 |
| JPH0866010A (ja) | 1996-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5107151A (en) | Switching circuit employing electronic devices in series with an inductor to avoid commutation breakdown and extending the current range of switching circuits by using igbt devices in place of mosfets | |
| US4706177A (en) | DC-AC inverter with overload driving capability | |
| US5132889A (en) | Resonant-transition DC-to-DC converter | |
| US5995385A (en) | RCC-type switching power supply | |
| US6038145A (en) | Controller for a power switch and method of operation thereof | |
| JPH0549251A (ja) | 電力スイツチングデバイスにおけるスイツチング損失を最小にするための方法 | |
| US4970635A (en) | Inverter with proportional base drive controlled by a current transformer | |
| EP0079130A1 (en) | Reactive snubber for inductive load clamp diodes | |
| US6856520B2 (en) | Double sided IGBT phase leg architecture and clocking method for reduced turn on loss | |
| JP4605532B2 (ja) | 多出力型スイッチング電源装置 | |
| JP3216432B2 (ja) | 電力変換装置 | |
| JPH08289538A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2638625B2 (ja) | Ｍｏｓ−ｆｅｔゲート駆動回路 | |
| US10011178B1 (en) | DC inverter having reduced switching loss and reduced voltage spikes | |
| JP3569192B2 (ja) | 半導体電力変換装置 | |
| US4669023A (en) | Apparatus for freeing electronic one-way switches from high power dissipation stresses | |
| JP3493273B2 (ja) | 三相整流器の力率改善回路 | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| JP3756353B2 (ja) | 半導体素子駆動回路 | |
| Nair et al. | Voltage clamp circuits for a power MOSFET PWM inverter | |
| JPH10136646A (ja) | 同期整流器 | |
| JPH0311574B2 (ja) | ||
| JPH0965656A (ja) | 高周波インバータ | |
| JPS61234620A (ja) | 交流スイツチ回路 | |
| JPS63276916A (ja) | スイツチング制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |