WO2018181212A1 - スイッチング回路 - Google Patents

スイッチング回路 Download PDF

Info

Publication number
WO2018181212A1
WO2018181212A1 PCT/JP2018/012204 JP2018012204W WO2018181212A1 WO 2018181212 A1 WO2018181212 A1 WO 2018181212A1 JP 2018012204 W JP2018012204 W JP 2018012204W WO 2018181212 A1 WO2018181212 A1 WO 2018181212A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
power supply
low
switching circuit
driver
Prior art date
Application number
PCT/JP2018/012204
Other languages
English (en)
French (fr)
Inventor
浩樹 新倉
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2017068363A external-priority patent/JP2020120418A/ja
Priority claimed from JP2017068362A external-priority patent/JP2020120417A/ja
Application filed by ローム株式会社 filed Critical ローム株式会社
Publication of WO2018181212A1 publication Critical patent/WO2018181212A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Definitions

  • the present invention relates to a switching circuit.
  • the DC / DC converter, AC / DC converter, motor driver, and inverter circuit each include a switching circuit that receives a DC voltage and generates a rectangular voltage.
  • FIG. 1 is a circuit diagram of a switching circuit.
  • the switching circuit 2R includes a high-side transistor M H and the low-side transistor M L is a power transistor, the high-side driver 12 and low-side driver 14, a controller 16, a.
  • High-side driver 12 and the low-side driver 14 the pulse signal S H from the controller 16, in response to S L, to drive the high-side transistor M H and the low-side transistor M L.
  • a compound semiconductor (especially GaN) power transistor is mainly of a normally-on type (also referred to as a depletion type) because it is difficult to manufacture a normally-off type due to its device structure.
  • normally-off type (enhancement type) devices are being developed, the gate-source threshold voltage V GS (th) is limited to 2 V or less, and it is practical in systems where the input voltage exceeds 100 V. Can be regarded as a normally-on device.
  • the lower power supply terminal 13 of the high side driver 12 needs to be supplied with a power supply voltage that is lower than the source voltage VSW by a predetermined voltage, and therefore, an insulated power supply 20 is required.
  • the insulated power supply 20 has a complicated circuit configuration, which causes an increase in cost.
  • Switching circuit 2R is high level, i.e. the state (high output state) that outputs the V IN, the low-side transistor M capacitive load current to flow through the gate-drain capacitance Cgd of the L, the gate of the low side transistor M L to be off If the potential rises are charged capacity, turned against the low side transistor M L is the intention, it can be a factor that causes a through current. Similar problems can occur with the high-side transistor MH .
  • the present invention has been made in such a situation, and one of exemplary purposes of an aspect thereof is to provide a switching circuit capable of solving at least one of the above-described problems.
  • An embodiment of the present invention relates to a switching circuit.
  • the switching circuit includes a high side transistor provided between the input line and the switching line, a high side driver for driving the high side transistor, and a first power source provided between the lower power supply terminal of the high side driver and the switching line. And a capacitor. A negative power supply voltage is intermittently applied to one end of the first capacitor.
  • the switching circuit may further include a switch provided between a negative power supply line to which a negative power supply voltage is supplied and one end of the first capacitor, and shuts off while the high-side transistor is on.
  • the switch may be a normally-on device, and the switching circuit may further include a sub-driver that applies a pulse signal that swings between a power supply voltage and a negative power supply voltage to a control terminal of the switch.
  • the switching circuit may further include a first level shifter that generates an input voltage of the high-side driver.
  • the high side driver, the first level shifter, the switch, and the sub driver may be separated from each other.
  • the switching circuit includes a low side transistor provided between the switching line and the ground line, a low side driver for driving the low side transistor, and a second capacitor provided between the lower power supply terminal of the low side driver and the ground line. Further, it may be provided. A negative power supply voltage may be constantly supplied to one end of the second capacitor.
  • the high-side transistor may be a normally-on type device.
  • the switching circuit may be integrated on a single semiconductor substrate. “Integrated integration” includes the case where all of the circuit components are formed on a semiconductor substrate and the case where the main components of the circuit are integrated. A resistor, a capacitor, or the like may be provided outside the semiconductor substrate. By integrating the circuit on one chip, the circuit area can be reduced and the characteristics of the circuit elements can be kept uniform.
  • components excluding the high side transistor and the low side transistor may be integrated on one semiconductor substrate, and the high side transistor and the low side transistor may be discrete components or power modules.
  • An embodiment of the present invention relates to a switching circuit.
  • the switching circuit is a low-side transistor provided between the switching line and the reference line, a low-side driver that drives the low-side transistor, and a charge pump operation in synchronization with the low-side driver, at least in a period in which the low-side driver is to be turned off.
  • a first charge pump for supplying a first voltage lower than a reference voltage of a reference line to a lower power supply terminal of the low-side driver;
  • the output voltage of the first charge pump may take a voltage level higher than the first voltage during the period when the low-side transistor is to be turned on.
  • the first charge pump has a first capacitor connected at one end to the lower power supply terminal of the low side driver and a positive power supply voltage at the other end of the first capacitor in synchronization with the low side driver.
  • a first sub-driver that applies a first charge pump signal to be at a low level, and a first rectifier element provided between one end of the first capacitor and a reference line may be included.
  • the positive power supply voltage may be the same as the voltage of the upper power supply terminal of the low side driver.
  • the positive power supply voltage may be a voltage different from the voltage of the upper power supply terminal of the low side driver.
  • the low-side transistor may be a normally-on type device.
  • the switching circuit performs a charge pump operation in synchronization with the high side transistor provided between the input line and the switching line, a high side driver that drives the high side transistor, and at least the high side transistor is turned off.
  • a second charge pump for supplying a second voltage lower than the switching voltage of the switching line to the lower power supply terminal of the high side driver, and a third voltage higher than the switching voltage to the upper power supply terminal of the high side driver.
  • a bootstrap circuit to be supplied.
  • the output voltage of the second charge pump may take a voltage level higher than the second voltage during the period when the high side transistor should be turned on.
  • the second charge pump includes a second capacitor having one end connected to the lower power supply terminal of the high side driver, and a third voltage applied to the other end of the second capacitor in synchronization with the high side driver.
  • a second sub-driver that applies a second charge pump signal for setting the voltage to a low level, and a second rectifier element provided between one end of the second capacitor and the switching line may be included.
  • the high-side transistor may be a normally-on type device.
  • the switching circuit may be integrated on a single semiconductor substrate. “Integrated integration” includes the case where all of the circuit components are formed on a semiconductor substrate and the case where the main components of the circuit are integrated. A resistor, a capacitor, or the like may be provided outside the semiconductor substrate. By integrating the circuit on one chip, the circuit area can be reduced and the characteristics of the circuit elements can be kept uniform.
  • components excluding the high side transistor and the low side transistor may be integrated on one semiconductor substrate, and the high side transistor and the low side transistor may be discrete components or power modules.
  • FIG. 1 is a circuit diagram of a switching circuit according to a first embodiment. It is a circuit diagram which shows one Example of the switching circuit which concerns on 1st Embodiment. It is a circuit diagram which shows one Example of the switching circuit which concerns on 1st Embodiment. It is an operation
  • FIGS. 6A to 6D are diagrams showing applications of the switching circuit according to the first embodiment.
  • FIG. 5 is a circuit diagram of a switching circuit according to a second embodiment.
  • FIG. 8 is an operation waveform diagram of the switching circuit of FIG. 7. It is a circuit diagram of the switching circuit concerning a 3rd embodiment.
  • FIG. 5 is a circuit diagram of a switching circuit according to a second embodiment.
  • FIG. 8 is an operation waveform diagram of the switching circuit of FIG. 7. It is a circuit diagram of the switching circuit concerning a 3rd embodiment.
  • FIG. 10 is an operation waveform diagram of the switching circuit of FIG. 9. It is a circuit diagram of a switching circuit concerning a 4th embodiment.
  • FIG. 12 is an operation waveform diagram of the switching circuit of FIG. 11.
  • FIGS. 13A to 13D are diagrams showing applications of the switching circuit.
  • the state in which the member A is connected to the member B means that the member A and the member B are electrically connected to each other in addition to the case where the member A and the member B are physically directly connected. It includes cases where the connection is indirectly made through other members that do not substantially affect the general connection state, or that do not impair the functions and effects achieved by their combination.
  • the state in which the member C is provided between the member A and the member B refers to the case where the member A and the member C or the member B and the member C are directly connected, as well as their electric It includes cases where the connection is indirectly made through other members that do not substantially affect the general connection state, or that do not impair the functions and effects achieved by their combination.
  • FIG. 2 is a circuit diagram of the switching circuit 100 according to the first embodiment.
  • An input voltage (first DC voltage) VIN is supplied to the input line 102 of the switching circuit 100, and a ground voltage (second DC voltage) V GND is supplied to the ground line 106.
  • the switching circuit 100 causes the switching line (AC output terminal) 104 to generate a pulse-like switching voltage V SW that sets the input voltage VIN to a high level and the ground voltage V GND to a low level.
  • the input voltage VIN can be 100V or 600V.
  • the ground voltage V GND is typically a 0V, it may be any voltage lower than V IN rather limited thereto, may be may be a negative voltage positive voltage.
  • the switching circuit 100 mainly includes an output stage 110 and a drive stage 120.
  • the first power supply line (positive power supply line) 130 is supplied with a positive power supply voltage VCC
  • the second power supply line (negative power supply line) 132 is supplied with a negative power supply voltage ⁇ V DD lower than the ground voltage V GND.
  • the positive power supply voltage VCC and the negative power supply voltage ⁇ V DD are mainly power supply voltages for the driving stage 120, and are generated by a charge pump circuit and a regulator circuit (not shown).
  • Output stage 110 includes a high-side transistor M H and the low-side transistor M L.
  • the high side transistor MH is provided between the input line 102 and the switching line 104.
  • Low-side transistor M L is provided between the switching line 104 and ground line 106.
  • High-side transistor M H and the low-side transistor M L may be a compound semiconductor devices such as SiC and GaN.
  • Driver stage 120 drives the high-side transistor M H and the low-side transistor M L of the output stage 110.
  • the driving stage 120 includes a high-side driver 122, a low-side driver 124, a first level shifter 134, a second level shifter 136, and a first capacitor C 1 to a fourth capacitor C 4 .
  • the high-side circuit block operates in a floating state using the voltage (bootstrap voltage) V BST of the high-side power supply line 131 and the voltage V SW of the switching line 104 as power supplies.
  • the high side driver 122 drives the high side transistor MH .
  • the low-side driver 14 drives the low-side transistor M L.
  • the upper power supply terminal 142 of the high side driver 122 is connected to the high side power supply line 131.
  • the high side power line 131 is connected to the first power line 130 via the rectifier circuit 150.
  • the third capacitor C 3 is provided between the high side power supply line 131 and the switching line 104.
  • the rectifier circuit 150 may be a diode or a switch (transistor). Third capacitor C 3 and rectifier circuit 150 form a positive bootstrap circuit 126.
  • the first capacitor C 1 is provided between the lower power supply terminal 140 of the high side driver 122 and the switching line 104.
  • the driving stage 120 is configured such that the negative power supply voltage ⁇ V DD is intermittently applied to one end of the first capacitor C 1 .
  • the drive stage 120 further includes a switch SW 1 which is provided between the second power supply line 132 to the negative supply voltage -V DD is supplied to the first node N 1.
  • Switch SW 1 is made high-side transistor M H period on, cut-off state (OFF), and the high-side transistor M H period off, a conductive state (ON).
  • the first capacitor C 1 and the switch SW 1 can be understood as a negative bootstrap circuit 128.
  • the first level shifter 134 the high level V BST, receiving the high-side pulse S H for the V SW to a low level, high level V BST, the pulse signal S to the voltage V C of the first node N 1 and the low level Level shift to H '.
  • the high side driver 122 controls the gate voltage V GH of the high side transistor MH based on the pulse signal S H ′.
  • the second capacitor C 2 is provided between the lower power terminal 146 of the low side driver 124 and the ground line 106.
  • the second end of the capacitor C 2 a negative power supply voltage -V DD is constantly supplied.
  • the fourth capacitor C 4 is provided between the first power line 130 and ground line 106, the positive power supply voltage V CC is constantly supplied.
  • the upper power supply terminal 148 of the low side driver 124 is connected to the first power supply line 130.
  • the second level shifter 136, the high level V CC receives the low-side pulse S L for the V GND to the low level, high level V CC, the pulse signal S L to the voltage V D of the second node N 2 and the low level Level shift to '.
  • FIG. 3 is a circuit diagram showing an embodiment (100A) of the switching circuit 100.
  • the switch SW 1 is a normally-on FET
  • the driving stage 120A includes a sub-driver 160 for driving the switch SW 1.
  • Sub-driver 160 to the control terminal of the switch SW 1 (gate) a pulse signal is applied S 3 that swings between a positive supply voltage V CC and the negative power supply voltage -V DD.
  • Pulse signal S 3 is a complementary signal to the high-side pulse S H.
  • FIG. 4 is a circuit diagram showing an embodiment (100B) of the switching circuit 100. As shown in FIG. An equivalent circuit diagram of the switching circuit 100B of FIG. 4 is the same as that of the switching circuit 100A of FIG.
  • the switching circuit 100B of FIG. 4 is formed using an isolation process, and circuit blocks (circuit elements) surrounded by a one-dot chain line are separated. For element isolation, trench isolation or the like can be used.
  • Switch SW 1 in the low output period T L is on, first the other end of the capacitor C 1 (switching line 104) is GND (0V), the first end of the capacitor C 1 (the first node N 1) A negative power supply voltage ⁇ V DD is intermittently applied via the switch SW 1 .
  • the switch SW 1 is turned off.
  • the switching circuit 100 without using an insulating power can be turned off normally-on high side transistor M H, a low-side transistor M L reliably. As a result, the number of parts and the circuit area can be reduced, and the cost can be reduced.
  • the switching circuit 100 is effective. That is, a gate voltage lower than the source voltage, the high-side transistor M H, it is possible to be applied to the gate of the low side transistor M L, the sharp rise of the output V SW, raised the gate voltage through the parasitic capacitance Cgd it is possible to suppress unintentional turn-on of the transistor M L (self turn-on) by the result, it becomes possible to high-speed switching operation.
  • a parasitic diode formed between the transistor element and the semiconductor substrate may affect the circuit operation. Therefore, by performing element isolation as in the switching circuit 100B of FIG. 4, the influence of the parasitic diode can be eliminated and the circuit operation can be stabilized.
  • the bootstrap circuit 126 is omitted and the high-side transistor 142 is connected to the upper power supply terminal 142 of the upper power supply terminal 142.
  • the side power supply line 131 may have the same potential as the switching line 104.
  • the switching circuit 100 comprises a high-side transistor M H and the low-side transistor M L, it may be provided with a diode in place of the low-side transistor M L.
  • FIGS. 6A to 6D are diagrams showing uses of the switching circuit 100.
  • FIG. FIG. 6A shows a step-down DC / DC converter 500 which includes transistors M 1 and M 2 , an inductor L 1 , a capacitor C O1 , a controller 502, and a drive stage 504. Controller 502, the load state (for example, the output voltage V OUT and the output current I OUT) to generate the high side pulse by feedback control so as to approach the target S H and the low-side pulses S L.
  • the transistors M 1 and M 2 and the driving stage 504 correspond to the switching circuit 100.
  • FIG. 6B shows a step-up DC / DC converter 600 that includes transistors M 3 and M 4 , an inductor L 2 , a capacitor C O2 , a controller 602, and a drive stage 604.
  • the controller 602 the load state (for example, the output voltage V OUT and the output current I OUT) to generate the high side pulse by feedback control so as to approach the target S H and the low-side pulses S L.
  • the transistors M 3 and M 4 and the driving stage 604 correspond to the switching circuit 100.
  • the switching circuit 100 can also be used for a buck-boost converter.
  • FIG. 6C shows a three-phase motor driver 700, and each of the U-phase, V-phase, and W-phase legs is constituted by the switching circuit 100.
  • FIG. 6D shows a bidirectional insulation type DC / DC converter 800, and each leg of the primary side H bridge circuit 802 and the secondary side H bridge circuit 804 is configured using the switching circuit 100. .
  • FIG. 7 is a circuit diagram of the switching circuit 200 according to the second embodiment.
  • the switching circuit 200 is configured to be able to switch the electrical state of the switching line 204 in two states.
  • the switching circuit 200 may be part of a circuit including a high side transistor and a low side transistor, similar to the switching circuit 2R of FIG.
  • the high side transistor MH can be connected to the switching line 204.
  • the switching circuit 200 may be an open drain output circuit. In this case, a load (not shown) is connected instead of the high-side transistor.
  • the switching circuit 200 includes an output stage 210 and a drive stage 220.
  • Output stage 210 includes a low-side transistor M L provided between the switching line 204 and the reference line 206.
  • the reference line 206 is grounded, and the reference voltage is the ground voltage V GND .
  • the switching circuit 200 may be a functional IC integrated on one semiconductor substrate.
  • Low-side transistor M L may be a discrete component or a power module, in this case, output stage 210 is IC, low-side transistor M L is external to the IC chip.
  • the capacitor used for the charge pump may be integrated on the IC chip or may be an external chip component.
  • a positive power supply voltage VCC is supplied to the power supply line 208 of the drive stage 220.
  • the driving stage 220 includes a low side driver 222, a first charge pump 230, and a first level shifter 228.
  • Low-side driver 222 drives the low-side transistor M L.
  • a positive power supply voltage VCC is supplied to the upper power supply terminal 226 of the low side driver 222.
  • the first charge pump 230 performs charge pump operation (switching) in synchronization with the low side driver 222, and at least in a period during which the low side driver 222 is to be turned off, a reference voltage of the reference line 206 is applied to the lower power supply terminal 224 of the low side driver 222.
  • a first voltage V CPOUTL lower than V GND (0 V) is supplied.
  • the first charge pump 230 includes a first capacitor C 11 , a first sub-driver 232 and a first rectifier element D 11 .
  • One end of the first capacitor C 11 is connected to the lower power supply terminal 224 of the low side driver 222.
  • the first sub-driver 232 synchronizes with the low-side driver 222 and supplies the first charge pump signal V at the other end of the first capacitor C 11 with the positive power supply voltage VCC at the high level and the reference voltage V GND at the low level.
  • Apply CPL .
  • First rectifying element D 11 has a cathode reference line 206 side, the anode is a diode which is provided in a direction which is a lower power supply terminal 224 side of the low-side driver 222.
  • First rectifying element D 11 may use a Zener diode.
  • the first level shifter 228 receives a low-side pulse S L generated by a controller (not shown).
  • FIG. 8 is an operation waveform diagram of the switching circuit 200 of FIG.
  • V CC -Vf the forward voltage of the first rectifying element D 11 to Vf
  • the low side transistor M L period shall be deactivated, the lower the power supply terminal 224 of the low-side driver 222, a low voltage -V CC + Vf than the voltage V GND reference line 206 is supplied Is done.
  • V CC -Vf the switching voltage
  • the above is the operation of the switching circuit 200. According to the switching circuit 200, without using a dielectric power, it is possible to reliably turn off the low-side transistor M L of normally-. As a result, the number of parts and the circuit area can be reduced, and the cost can be reduced.
  • the switching circuit 200 is effective. That is, a gate voltage lower than the source voltage, it is possible to be applied to the gate of the low side transistor M L, the sharp rise of the output V SW, the intention of the transistor M L by lifting the gate voltage through the parasitic capacitance Cgd It is possible to suppress turn-on (self-turn-on) that is not performed, and high-speed switching operation is possible.
  • the output voltage of the first charge pump 230 is not constant.
  • the output of a general charge pump is a DC voltage, but the output voltage V CPOUTL of the first charge pump 230 of FIG. 7 is a pulse voltage as shown in FIG. This is because, the lower the power supply terminal 224 of the low-side driver 222 in the low side transistor M L period for turning on is not necessary to supply a negative voltage.
  • a general DC output charge pump requires another rectifying element and an output capacitor (smoothing capacitor), whereas the first charge pump shown in FIG. In the pump 230, those elements can be omitted, and an increase in circuit area and cost is suppressed.
  • FIG. 9 is a circuit diagram of a switching circuit 300 according to the third embodiment.
  • the switching circuit 300 includes a high side transistor MH and a driving stage 320 in addition to the switching circuit 200 of FIG.
  • the switching circuit 300 is in a high output period T H, and outputs an input voltage V IN supplied to the input line 302.
  • the high side transistor MH is provided between the input line 302 and the switching line 204.
  • Driver stage 320 drives the high-side transistor M H on the basis of the high-side pulse S H.
  • the driving stage 320 includes a high side driver 322, a second level shifter 328, a second charge pump 330, and a bootstrap circuit 340.
  • the bootstrap circuit 340 generates a bootstrap voltage V BST on the power supply line 342 that is higher than the voltage V SW of the switching line 204 by a predetermined voltage (V CC ).
  • the high side driver 322 drives the high side transistor MH .
  • a bootstrap voltage (third voltage) V BST is supplied to the upper power supply terminal 326 of the high side driver 322.
  • the bootstrap circuit 340 includes a diode D 31 and the capacitor C 31. Instead of the diode D 31, it may be a transistor.
  • the second charge pump 330 performs a charge pump operation (switching) in synchronization with the high side driver 322, performs a charge pump operation, and at least a lower power supply terminal of the high side driver 322 in a period during which the high side transistor MH should be turned off.
  • a second voltage V CPOUTH lower than the switching voltage V SW of the switching line 204 is supplied to 324 .
  • the second charge pump 330 includes a second capacitor C 21 , a second sub-driver 332 and a second rectifier element D 21 .
  • One end of the second capacitor C 21 is connected to the lower power supply terminal 324 of the high side driver 322.
  • the second sub-driver 332 in synchronization with the high-side driver 322, the other end of the second capacitor C 21, a high level of bootstrap voltage V BST, the second charge pump signal V to the switching voltage V SW at the low level Apply CPH .
  • the second rectifying element D 21 is a diode provided in such a direction that the cathode is on the switching line 204 side and the anode is on the lower power supply terminal 324 side of the high side driver 322. Second rectifying element D 21 may use a Zener diode.
  • the second level shifter 328 receives the high-side pulse S H generated by a controller (not shown).
  • the second level shifter 328 receives the high-side pulse S H generated by a controller (not shown).
  • the second level shifter 328 receives the high-side pulse S H generated by a controller (not shown).
  • the second level shifter 328 receives the high-side pulse S H generated by a controller (not shown).
  • FIG. 10 is an operation waveform diagram of the switching circuit 300 of FIG. Since the low-side operation is the same as in FIG. 8, only the high-side operation is shown in FIG. In practice, the switching voltage V SW as shown in re-lower the pulse, V CPOUTH, with respect to the S H ', V GH, shows a V SW as constant.
  • V BST -Vf the forward voltage of the second rectifying element D 21 to Vf, is across the second capacitor C 21, V BST -Vf is applied, a second capacitor C 21 is charged.
  • the second charge pump 330, the high side transistor M H period shall be deactivated, the lower the power supply terminal 324 of the high-side driver 322, than the voltage V SW of the switching line 204, (V BST - A voltage lower by Vf) is supplied.
  • the high side driver 322 and the high side transistor MH will be described.
  • the switching voltage V SW becomes the high level VIN .
  • V GH V BST
  • the high side transistor MH is turned on, and the switching voltage V SW becomes the high level voltage VIN .
  • switching circuit 300 with respect to the low-side transistor M L, it is possible to obtain the same effect as switching circuit 200 of FIG. According to the switching circuit 300, with respect to the high-side transistor M H, it is possible to obtain the same effect as the low-side transistor M L.
  • FIG. 11 is a circuit diagram of a switching circuit 300A according to the fourth embodiment.
  • the power supply voltage V CC3 different from the ground voltage V GND is supplied to the reference line 206.
  • the power supply voltage VCC3 may be positive or negative.
  • a power supply voltage V CC2 different from the power supply voltage V CC1 of the upper power supply terminal 226 of the low side driver 222 is supplied to the upper power supply terminal of the first sub-driver 232 of the first charge pump 230.
  • the high-side drive stage 320 is the same as in FIG.
  • FIG. 12 is an operation waveform diagram of the switching circuit 300A of FIG.
  • the low level of the gate voltage VGL is arbitrarily set by preparing the power supply (power supply voltage V CC2 ) for the first charge pump 230 separately from the main power supply (power supply voltage V CC1 ). can do.
  • FIGS. 13A to 13D are diagrams showing uses of the switching circuit 300.
  • FIG. FIG. 13A shows a step-down DC / DC converter 500 which includes transistors M 1 and M 2 , an inductor L 1 , a capacitor C O1 , a controller 502, and a drive stage 504. Controller 502, the load state (for example, the output voltage V OUT and the output current I OUT) to generate the high side pulse by feedback control so as to approach the target S H and the low-side pulses S L.
  • the transistors M 1 and M 2 and the driving stage 504 correspond to the switching circuit 300.
  • FIG. 13B shows a step-up DC / DC converter 600 including transistors M 3 and M 4 , an inductor L 2 , a capacitor C O2 , a controller 602, and a drive stage 604.
  • the controller 602 the load state (for example, the output voltage V OUT and the output current I OUT) to generate the high side pulse by feedback control so as to approach the target S H and the low-side pulses S L.
  • the transistors M 3 and M 4 and the driving stage 604 correspond to the switching circuit 300.
  • the switching circuit 300 can also be used for a buck-boost converter.
  • FIG. 13 (c) shows a three-phase motor driver 700, and each of the U-phase, V-phase, and W-phase legs is composed of a switching circuit 300.
  • FIG. 13D shows a bidirectional insulation type DC / DC converter 800, and each leg of the primary side H bridge circuit 802 and the secondary side H bridge circuit 804 is configured using the switching circuit 300. .
  • the present invention can be used for a switching circuit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)

Abstract

ハイサイドトランジスタＭＨは入力ライン１０２とスイッチングライン１０４の間に設けられる。ハイサイドドライバ１２２はハイサイドトランジスタＭＨを駆動する。第１キャパシタＣ１は、ハイサイドドライバ１２２の下側電源端子１４０とスイッチングライン１０４の間に設けられる。第１キャパシタＣ１の一端には、負電源電圧－ＶＤＤが間欠的に印加される。

Description

スイッチング回路
　本発明は、スイッチング回路に関する。
　ＤＣ／ＤＣコンバータ、ＡＣ／ＤＣコンバータ、モータドライバ、インバータ回路は、直流電圧を受け、矩形電圧を発生するスイッチング回路を備える。図１は、スイッチング回路の回路図である。スイッチング回路２Ｒは、パワートランジスタであるハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬと、ハイサイドドライバ１２およびローサイドドライバ１４と、コントローラ１６と、を備える。ハイサイドドライバ１２およびローサイドドライバ１４は、コントローラ１６からのパルス信号ＳＨ，ＳＬに応じて、ハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬを駆動する。
　近年、パワートランジスタとして、従来のシリコンＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）よりも大電力・高効率・小型化であるＳｉＣ（炭化ケイ素）やＧａＮ（窒化ガリウム）などの化合物半導体のデバイスの開発が進められている。
　化合物半導体（特にＧａＮ）のパワートランジスタは、そのデバイス構造上、ノーマリオフ型の製造が難しいことから、ノーマリオン型（デプレッション型ともいう）が主流である。ノーマリオフ型（エンハンスメント型）のデバイスの開発も進められているが、ゲートソース間しきい値電圧ＶＧＳ（ｔｈ）が２Ｖ以下にとどまっており、入力電圧が百Ｖを超えるようなシステムにおいては実質的にノーマリオンデバイスとみなすことができる。
（第１の課題）
　ノーマリオン型のパワートランジスタを確実にオフするためには、そのゲートに、そのソース電位よりも低い電圧を印加する必要がある。
　スイッチング回路２Ｒがローレベル、すなわち０Ｖを出力する状態（ロー出力状態）を考える。ロー出力状態では、ハイサイドトランジスタＭＨのゲートに、そのソース電圧（すなわちスイッチング電圧ＶＳＷ＝０Ｖ）より低い負のゲート電圧ＶＧＨを印加し、ハイサイドトランジスタＭＨをオフする必要がある。
　このために、ハイサイドドライバ１２の下側電源端子１３には、ソース電圧ＶＳＷよりも、所定電圧だけ低い電源電圧を供給する必要があり、そのために、絶縁電源２０が必要となる。絶縁電源２０は、回路構成が複雑であり、コストアップの要因となっていた。
（第２の課題）
　ハイサイドトランジスタＭＨやローサイドトランジスタＭＬがノーマリオンであるとノーマリオフであるにかかわらず、それらのゲートドレイン間には寄生のゲートドレイン容量Ｃｇｄが存在している。スイッチング回路２Ｒが、ハイレベル、すなわちＶＩＮを出力する状態（ハイ出力状態）では、ローサイドトランジスタＭＬのゲートドレイン間容量Ｃｇｄを介して容量負荷電流が流れ、オフすべきローサイドトランジスタＭＬのゲート容量が充電されてその電位が上昇すると、ローサイドトランジスタＭＬが意図と反してターンオンし、貫通電流を引き起こす要因となりうる。ハイサイドトランジスタＭＨについても同様の問題が生じうる。
　第２の課題の対策として、ゲート抵抗を挿入してスルーレート（ゲート電圧の傾き）を低下させたり、パワートランジスタのオン抵抗を小さくしてゲート電圧の上昇を抑制したりするアプローチが考えられるが、スイッチング回路としての何らかの特性を犠牲にする必要がある。
　なお、ここで説明した課題を当業者の一般的な技術認識と認定してはならない。
　本発明はかかる状況においてなされたものであり、そのある態様の例示的な目的のひとつは、上述の少なくともひとつの課題を解決可能なスイッチング回路の提供にある。
１．　本発明のある態様はスイッチング回路に関する。スイッチング回路は、入力ラインとスイッチングラインの間に設けられたハイサイドトランジスタと、ハイサイドトランジスタを駆動するハイサイドドライバと、ハイサイドドライバの下側電源端子とスイッチングラインの間に設けられた第１キャパシタと、を備える。第１キャパシタの一端に、負電源電圧が間欠的に印加される。
　スイッチング回路は、負電源電圧が供給される負電源ラインと第１キャパシタの一端の間に設けられ、ハイサイドトランジスタがオンの期間、遮断するスイッチをさらに備えてもよい。
　スイッチはノーマリオンデバイスで構成され、スイッチング回路は、スイッチの制御端子に電源電圧と負電源電圧の間をスイングするパルス信号を印加するサブドライバをさらに備えてもよい。
　スイッチング回路は、ハイサイドドライバの入力電圧を生成する第１レベルシフタをさらに備えてもよい。ハイサイドドライバ、第１レベルシフタ、スイッチおよびサブドライバは、素子分離されていてもよい。
　スイッチング回路は、スイッチングラインと接地ラインの間に設けられたローサイドトランジスタと、ローサイドトランジスタを駆動するローサイドドライバと、ローサイドドライバの下側電源端子と接地ラインの間に設けられた第２キャパシタと、をさらに備えてもよい。第２キャパシタの一端に負電源電圧が定常的に供給されてもよい。
　ハイサイドトランジスタはノーマリオン型のデバイスであってもよい。
　スイッチング回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
　スイッチング回路のうち、ハイサイドトランジスタとローサイドトランジスタを除く部品がひとつの半導体基板に集積化され、ハイサイドトランジスタおよびローサイドトランジスタはディスクリート部品あるいはパワーモジュールであってもよい。
２．　本発明のある態様はスイッチング回路に関する。スイッチング回路は、スイッチングラインと基準ラインの間に設けられたローサイドトランジスタと、ローサイドトランジスタを駆動するローサイドドライバと、ローサイドドライバと同期してチャージポンプ動作し、少なくとも前記ローサイドドライバがオフすべき期間において、ローサイドドライバの下側電源端子に、基準ラインの基準電圧より低い第１電圧を供給する第１チャージポンプと、を備える。
　第１チャージポンプの出力電圧は、ローサイドトランジスタがオンすべき期間において、第１電圧より高い電圧レベルをとってもよい。
　第１チャージポンプは、一端がローサイドドライバの下側電源端子と接続される第１キャパシタと、ローサイドドライバと同期して、第１キャパシタの他端に、正の電源電圧をハイレベル、基準電圧をローレベルとする第１チャージポンプ信号を印加する第１サブドライバと、第１キャパシタの一端と基準ラインの間に設けられた第１整流素子と、を含んでもよい。
　正の電源電圧は、ローサイドドライバの上側電源端子の電圧と共通であってもよい。正の電源電圧は、ローサイドドライバの上側電源端子の電圧と異なる電圧であってもよい。
　ローサイドトランジスタはノーマリオン型のデバイスであってもよい。
　スイッチング回路は、入力ラインとスイッチングラインの間に設けられたハイサイドトランジスタと、ハイサイドトランジスタを駆動するハイサイドドライバと、ハイサイドドライバと同期してチャージポンプ動作し、少なくともハイサイドトランジスタがオフすべき期間において、ハイサイドドライバの下側電源端子に、スイッチングラインのスイッチング電圧より低い第２電圧を供給する第２チャージポンプと、ハイサイドドライバの上側電源端子に、スイッチング電圧より高い第３電圧を供給するブートストラップ回路と、をさらに備えてもよい。
　第２チャージポンプの出力電圧は、ハイサイドトランジスタがオンすべき期間において、第２電圧より高い電圧レベルをとってもよい。
　第２チャージポンプは、一端がハイサイドドライバの下側電源端子と接続される第２キャパシタと、ハイサイドドライバと同期して、第２キャパシタの他端に、第３電圧をハイレベル、第２電圧をローレベルとする第２チャージポンプ信号を印加する第２サブドライバと、第２キャパシタの一端とスイッチングラインの間に設けられた第２整流素子と、を含んでもよい。
　ハイサイドトランジスタはノーマリオン型のデバイスであってもよい。
　スイッチング回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
　スイッチング回路のうち、ハイサイドトランジスタとローサイドトランジスタを除く部品がひとつの半導体基板に集積化され、ハイサイドトランジスタおよびローサイドトランジスタはディスクリート部品あるいはパワーモジュールであってもよい。
　なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
　本発明のある態様によれば、上述の課題の少なくともひとつを解決できる。
スイッチング回路の回路図である。 第１の実施の形態に係るスイッチング回路の回路図である。 第１の実施の形態に係るスイッチング回路の一実施例を示す回路図である。 第１の実施の形態に係るスイッチング回路の一実施例を示す回路図である。 第１の実施の形態に係るスイッチング回路の動作波形図である。 図６（ａ）～（ｄ）は、第１の実施の形態に係るスイッチング回路の用途を示す図である。 第２の実施の形態に係るスイッチング回路の回路図である。 図７のスイッチング回路の動作波形図である。 第３の実施の形態に係るスイッチング回路の回路図である。 図９のスイッチング回路の動作波形図である。 第４の実施の形態に係るスイッチング回路の回路図である。 図１１のスイッチング回路の動作波形図である。 図１３（ａ）～（ｄ）は、スイッチング回路の用途を示す図である。
　以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
　本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
　同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
（第１の実施の形態）
　図２は、第１の実施の形態に係るスイッチング回路１００の回路図である。スイッチング回路１００の入力ライン１０２には、入力電圧（第１直流電圧）ＶＩＮが供給され、接地ライン１０６には接地電圧（第２直流電圧）ＶＧＮＤが供給されている。スイッチング回路１００は、入力電圧ＶＩＮをハイレベル、接地電圧ＶＧＮＤをローレベルとするパルス状のスイッチング電圧ＶＳＷをスイッチングライン（交流出力端子）１０４に発生させる。
　たとえば入力電圧ＶＩＮは１００Ｖや６００Ｖなどを取り得る。接地電圧ＶＧＮＤは典型的には０Ｖであるが、その限りではなくＶＩＮより低い任意の電圧であってよく、負電圧であってもよいし正電圧であってもよい。スイッチング回路１００は主として出力段１１０と駆動段１２０を備える。
　第１電源ライン（正電源ライン）１３０には、正電源電圧ＶＣＣが供給されており、第２電源ライン（負電源ライン）１３２は、接地電圧ＶＧＮＤより低い負電源電圧－ＶＤＤが供給されている。正電源電圧ＶＣＣおよび負電源電圧－ＶＤＤは、主として駆動段１２０に対する電源電圧であり、図示しないチャージポンプ回路やレギュレータ回路によって生成されている。
　出力段１１０は、ハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬを含む。ハイサイドトランジスタＭＨは、入力ライン１０２とスイッチングライン１０４の間に設けられる。ローサイドトランジスタＭＬは、スイッチングライン１０４と接地ライン１０６の間に設けられる。ハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬは、ＳｉＣやＧａＮなどの化合物半導体デバイスであってもよい。
　駆動段１２０は、出力段１１０のハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬを駆動する。駆動段１２０は、ハイサイドドライバ１２２、ローサイドドライバ１２４、第１レベルシフタ１３４、第２レベルシフタ１３６、第１キャパシタＣ１～第４キャパシタＣ４を備える。
　駆動段１２０のうち、ハイサイドの回路ブロックは、ハイサイド電源ライン１３１の電圧（ブートストラップ電圧）ＶＢＳＴと、スイッチングライン１０４の電圧ＶＳＷを電源として、フローティング状態で動作する。
　ハイサイドドライバ１２２は、ハイサイドトランジスタＭＨを駆動する。ローサイドドライバ１４は、ローサイドトランジスタＭＬを駆動する。
　ハイサイドドライバ１２２の上側電源端子１４２は、ハイサイド電源ライン１３１と接続されている。ハイサイド電源ライン１３１は、整流回路１５０を介して第１電源ライン１３０と接続される。第３キャパシタＣ３はハイサイド電源ライン１３１とスイッチングライン１０４の間に設けられる。整流回路１５０はダイオードであってもよいし、スイッチ（トランジスタ）であってもよい。第３キャパシタＣ３および整流回路１５０は、正のブートストラップ回路１２６を形成している。
　第１キャパシタＣ１は、ハイサイドドライバ１２２の下側電源端子１４０とスイッチングライン１０４の間に設けられる。駆動段１２０は、第１キャパシタＣ１の一端に負電源電圧－ＶＤＤが間欠的に印加されるよう構成されている。
　好ましくは駆動段１２０は、負電源電圧－ＶＤＤが供給される第２電源ライン１３２と第１ノードＮ１の間に設けられたスイッチＳＷ１をさらに含む。スイッチＳＷ１は、ハイサイドトランジスタＭＨがオンの期間、遮断状態（オフ）となり、ハイサイドトランジスタＭＨがオフの期間、導通状態（オン）となる。第１キャパシタＣ１およびスイッチＳＷ１は、負のブートストラップ回路１２８と把握することができる。
　第１レベルシフタ１３４は、ＶＢＳＴをハイレベル、ＶＳＷをローレベルとするハイサイドパルスＳＨを受け、ＶＢＳＴをハイレベル、第１ノードＮ１の電圧ＶＣをローレベルとするパルス信号ＳＨ’にレベルシフトする。ハイサイドドライバ１２２は、パルス信号ＳＨ’にもとづいて、ハイサイドトランジスタＭＨのゲート電圧ＶＧＨを制御する。
　第２キャパシタＣ２は、ローサイドドライバ１２４の下側電源端子１４６と接地ライン１０６の間に設けられる。第２キャパシタＣ２の一端には、負電源電圧－ＶＤＤが定常的に供給される。第４キャパシタＣ４は、第１電源ライン１３０と接地ライン１０６の間に設けられ、正電源電圧ＶＣＣが定常的に供給される。
　ローサイドドライバ１２４の上側電源端子１４８は第１電源ライン１３０と接続される。第２レベルシフタ１３６は、ＶＣＣをハイレベル、ＶＧＮＤをローレベルとするローサイドパルスＳＬを受け、ＶＣＣをハイレベル、第２ノードＮ２の電圧ＶＤをローレベルとするパルス信号ＳＬ’にレベルシフトする。
　図３は、スイッチング回路１００の一実施例（１００Ａ）を示す回路図である。スイッチング回路１００Ａにおいて、スイッチＳＷ１はノーマリオン型のＦＥＴであり、駆動段１２０Ａは、スイッチＳＷ１を駆動するサブドライバ１６０を備える。サブドライバ１６０は、スイッチＳＷ１の制御端子（ゲート）に、正電源電圧ＶＣＣと負電源電圧－ＶＤＤの間をスイングするパルス信号Ｓ３を印加する。パルス信号Ｓ３は、ハイサイドパルスＳＨと相補的な信号である。
　図４は、スイッチング回路１００の一実施例（１００Ｂ）を示す回路図である。図４のスイッチング回路１００Ｂの等価回路図は図３のスイッチング回路１００Ａと同様である。図４のスイッチング回路１００Ｂは、アイソレーションプロセスを利用して形成され、一点鎖線で囲んだ回路ブロック（回路素子）が、素子分離されている。素子分離には、トレンチアイソレーションなどを用いることができる。
　以上がスイッチング回路の構成である。続いてその動作を説明する。図５は、スイッチング回路の動作波形図である。実際には、再下段に示すようにスイッチング電圧ＶＳＷはパルスであるがＶＧＨに関しては、ＶＳＷを一定として示している。ロー出力期間ＴＬにおいて、ハイサイドトランジスタＭＨがオフ、ローサイドトランジスタＭＬがオンであり、ＶＳＷ＝ＶＧＮＤとなる。
　ロー出力期間ＴＬにおいてスイッチＳＷ１はオンであり、第１キャパシタＣ１の他端（スイッチングライン１０４）はＧＮＤ（０Ｖ）であり、第１キャパシタＣ１の一端（第１ノードＮ１）にスイッチＳＷ１を介して負電源電圧－ＶＤＤが間欠的に印加される。ハイサイドトランジスタＭＨのゲートには、ハイサイドドライバ１２２によって第１ノードＮ１の電圧ＶＣ＝－ＶＤＤが印加され、ハイサイドトランジスタＭＨが確実にターンオフされる。
　ハイ出力期間ＴＨにおいて、ハイサイドトランジスタＭＨがオン、ローサイドトランジスタＭＬがオフであり、ＶＳＷ＝ＶＣＣとなる。この期間ＴＨにおいて、スイッチＳＷ１はオフされる。
　本実施の形態に係るスイッチング回路１００によれば、絶縁電源などを用いずに、ノーマリオン型のハイサイドトランジスタＭＨ、ローサイドトランジスタＭＬを確実にターンオフすることができる。これにより、部品数、回路面積を減らすことができ、コストを下げることが可能となる。
　またハイサイドトランジスタＭＨ、ローサイドトランジスタＭＬがノーマリオフ型のデバイスである場合にも、本実施の形態に係るスイッチング回路１００は有効である。すなわち、ソース電圧よりも低いゲート電圧を、ハイサイドトランジスタＭＨ、ローサイドトランジスタＭＬのゲートに印加することができるため、出力ＶＳＷの急峻な立ち上がりにおいて、寄生容量Ｃｇｄを介したゲート電圧の持ち上がりによるトランジスタＭＬの意図しないターンオン（セルフターンオン)を抑制することが可能となり、高速スイッチング動作が可能となる。
　負電源電圧－ＶＤＤを利用することにより、トランジスタ素子と半導体基板の間に形成される寄生ダイオードが回路動作に影響を及ぼす場合がある。そこで図４のスイッチング回路１００Ｂのように素子分離を行うことにより、寄生ダイオードの影響を排除することができ、回路動作を安定化できる。
　なお、ハイサイドトランジスタＭＨが完全なノーマリオンデバイスであり、ゲートソース間電圧がゼロでフルオンする場合、ブートストラップ回路１２６を省略して、上側電源端子１４２の上側電源端子１４２と接続されるハイサイド電源ライン１３１を、スイッチングライン１０４と同電位としてもよい。
　本実施の形態では、スイッチング回路１００がハイサイドトランジスタＭＨとローサイドトランジスタＭＬを備える場合を説明したが、ローサイドトランジスタＭＬに代えてダイオードを備えてもよい。
（用途）
　続いてスイッチング回路１００の用途を説明する。図６（ａ）～（ｄ）は、スイッチング回路１００の用途を示す図である。図６（ａ）は降圧ＤＣ／ＤＣコンバータ５００であり、トランジスタＭ１，Ｍ２、インダクタＬ１、キャパシタＣＯ１、コントローラ５０２、駆動段５０４を備える。コントローラ５０２は、負荷の状態（たとえば出力電圧ＶＯＵＴや出力電流ＩＯＵＴ）がその目標に近づくようにフィードバック制御によりハイサイドパルスＳＨおよびローサイドパルスＳＬを生成する。トランジスタＭ１，Ｍ２および駆動段５０４が、スイッチング回路１００に相当する。
　図６（ｂ）は昇圧ＤＣ／ＤＣコンバータ６００であり、トランジスタＭ３，Ｍ４、インダクタＬ２、キャパシタＣＯ２、コントローラ６０２、駆動段６０４を備える。コントローラ６０２は、負荷の状態（たとえば出力電圧ＶＯＵＴや出力電流ＩＯＵＴ）がその目標に近づくようにフィードバック制御によりハイサイドパルスＳＨおよびローサイドパルスＳＬを生成する。トランジスタＭ３，Ｍ４および駆動段６０４が、スイッチング回路１００に相当する。スイッチング回路１００は、昇降圧コンバータにも使用可能である。
　図６（ｃ）は三相モータドライバ７００であり、Ｕ相、Ｖ相、Ｗ相の各レグが、スイッチング回路１００で構成される。
　図６（ｄ）は、双方向絶縁型ＤＣ／ＤＣコンバータ８００であり、１次側のＨブリッジ回路８０２、２次側のＨブリッジ回路８０４の各レグがスイッチング回路１００を利用して構成される。
（第２の実施の形態）
　図７は、第２の実施の形態に係るスイッチング回路２００の回路図である。スイッチング回路２００は、スイッチングライン２０４の電気的状態を、二状態でスイッチング可能に構成されている。
　一実施例においてスイッチング回路２００は、図１のスイッチング回路２Ｒと同様に、ハイサイドトランジスタとローサイドトランジスタを含む回路の一部であってもよい。この場合、スイッチングライン２０４にはハイサイドトランジスタＭＨが接続されうる。
　一実施例においてスイッチング回路２００は、オープンドレインの出力回路であってもよい。この場合、ハイサイドトランジスタの代わりに負荷（不図示）が接続される
　スイッチング回路２００は、出力段２１０および駆動段２２０を備える。出力段２１０は、スイッチングライン２０４と基準ライン２０６の間に設けられたローサイドトランジスタＭＬを含む。本実施の形態において基準ライン２０６は接地され、基準電圧は接地電圧ＶＧＮＤである。
　スイッチング回路２００は、ひとつの半導体基板に集積化された機能ＩＣであってもよい。ローサイドトランジスタＭＬはディスクリート部品あるいはパワーモジュールであってもよく、この場合、出力段２１０がＩＣであり、ローサイドトランジスタＭＬはＩＣチップに外付けされる。チャージポンプに使用されるキャパシタは、ＩＣチップに集積化してもよいし、外付けのチップ部品であってもよい。
　駆動段２２０の電源ライン２０８には、正の電源電圧ＶＣＣが供給される。駆動段２２０は、ローサイドドライバ２２２、第１チャージポンプ２３０および第１レベルシフタ２２８を備える。ローサイドドライバ２２２は、ローサイドトランジスタＭＬを駆動する。ローサイドドライバ２２２の上側電源端子２２６には、正の電源電圧ＶＣＣが供給される。
　第１チャージポンプ２３０は、ローサイドドライバ２２２と同期してチャージポンプ動作（スイッチング）し、少なくともローサイドドライバ２２２がオフすべき期間において、ローサイドドライバ２２２の下側電源端子２２４に、基準ライン２０６の基準電圧ＶＧＮＤ（０Ｖ）より低い第１電圧ＶＣＰＯＵＴＬを供給する。
　第１チャージポンプ２３０は、第１キャパシタＣ１１、第１サブドライバ２３２および第１整流素子Ｄ１１を含む。第１キャパシタＣ１１の一端はローサイドドライバ２２２の下側電源端子２２４と接続される。第１サブドライバ２３２は、ローサイドドライバ２２２と同期して、第１キャパシタＣ１１の他端に、正の電源電圧ＶＣＣをハイレベル、基準電圧ＶＧＮＤをローレベルとする第１チャージポンプ信号ＶＣＰＬを印加する。第１整流素子Ｄ１１は、カソードが基準ライン２０６側、アノードがローサイドドライバ２２２の下側電源端子２２４側となる向きで設けられたダイオードである。第１整流素子Ｄ１１はツェナーダイオードを用いてもよい。
　第１レベルシフタ２２８は、図示しないコントローラによって生成されたローサイドパルスＳＬを受ける。第１レベルシフタ２２８は、電源電圧ＶＣＣをハイレベル、基準電圧ＶＧＮＤをローレベルとするローサイドパルスＳＬを、電源電圧ＶＣＣをハイレベル、電圧ＶＣＰＯＵＴＬをローレベルとするローサイドパルスＳＬ’にレベルシフトする。
　以上がスイッチング回路２００の構成である。続いてその動作を説明する。図８は、図７のスイッチング回路２００の動作波形図である。
　はじめに第１チャージポンプ２３０の動作を説明する。
　ロー出力期間ＴＬにおいて、ローサイドパルスＳＬがハイレベルとなると、第１サブドライバ２３２は、第１キャパシタＣ１１の一端にＶＣＰＬ＝ＶＣＣを印加する。第１整流素子Ｄ１１の順方向電圧をＶｆとすると、第１キャパシタＣ１１の両端間には、ＶＣＣ－Ｖｆが印加され、第１キャパシタＣ１１が充電される。
　ハイ出力期間ＴＨにおいて、ローサイドパルスＳＬがローレベルとなると、第１サブドライバ２３２の出力ＶＣＰＬ、すなわち第１キャパシタＣ１１の一端はローレベルＶＧＮＤとなる。第１キャパシタＣ１１の電荷は保存され、言い換えればその両端間電圧（ＶＣＣ－Ｖｆ）は維持されるから、第１キャパシタＣ１１の他端の電圧ＶＣＰＯＵＴＬは、ＶＣＰＯＵＴＬ＝－（ＶＣＣ－Ｖｆ）となる。
　このように、第１チャージポンプ２３０によって、ローサイドトランジスタＭＬがオフすべき期間において、ローサイドドライバ２２２の下側電源端子２２４には、基準ライン２０６の電圧ＶＧＮＤより低い電圧－ＶＣＣ＋Ｖｆが供給される。
　続いてローサイドドライバ２２２およびローサイドトランジスタＭＬの動作を説明する。ロー出力期間ＴＬにおいて、ローサイドドライバ２２２は、ローサイドトランジスタＭＬのゲートにＶＧＬ＝ＶＣＣを印加し、ローサイドトランジスタＭＬをオンする。これによりスイッチング電圧ＶＳＷはローレベルＶＧＮＤとなる。
　ハイ出力期間ＴＨにおいて、ローサイドドライバ２２２は、ローサイドトランジスタＭＬのゲートにＶＧＬ＝ＶＣＰＯＵＴＬ＝－（ＶＣＣ－Ｖｆ）を印加する。これにより、ローサイドトランジスタＭＬがオフとなり、スイッチング電圧ＶＳＷは所定のハイレベル電圧（もしくはハイインピーダンス状態）となる。
　以上がスイッチング回路２００の動作である。
　このスイッチング回路２００によれば、絶縁電源などを用いずに、ノーマリオン型のローサイドトランジスタＭＬを確実にターンオフすることができる。これにより、部品数、回路面積を減らすことができ、コストを下げることが可能となる。
　またローサイドトランジスタＭＬがノーマリオフ型のデバイスである場合にも、第２の実施の形態に係るスイッチング回路２００は有効である。すなわち、ソース電圧よりも低いゲート電圧を、ローサイドトランジスタＭＬのゲートに印加することができるため、出力ＶＳＷの急峻な立ち上がりにおいて、寄生容量Ｃｇｄを介したゲート電圧の持ち上がりによるトランジスタＭＬの意図しないターンオン（セルフターンオン)を抑制することが可能となり、高速スイッチング動作が可能となる。
　また、第２の実施の形態では、第１チャージポンプ２３０の出力電圧が一定では無いことに留意されたい。一般的なチャージポンプの出力は、直流電圧であるが、図７の第１チャージポンプ２３０の出力電圧ＶＣＰＯＵＴＬは図８に示すようにパルス電圧となっている。なぜなら、ローサイドトランジスタＭＬをオンすべき期間においてローサイドドライバ２２２の下側電源端子２２４には、負電圧を供給する必要がないからである。一般的な直流出力のチャージポンプは、第１チャージポンプ２３０の構成に加えてさらに、もうひとつの整流素子と、出力キャパシタ（平滑キャパシタ）が必要であるのに対して、図７の第１チャージポンプ２３０ではそれらの素子を省略することができ、回路面積およびコストの増加が抑制されている。
（第３の実施の形態）
　図９は、第３の実施の形態に係るスイッチング回路３００の回路図である。スイッチング回路３００は、図７のスイッチング回路２００に加えて、ハイサイドトランジスタＭＨおよび駆動段３２０を備える。スイッチング回路３００は、ハイ出力期間ＴＨにおいて、入力ライン３０２に供給される入力電圧ＶＩＮを出力する。
　ハイサイドトランジスタＭＨは入力ライン３０２とスイッチングライン２０４の間に設けられる。駆動段３２０は、ハイサイドパルスＳＨにもとづいてハイサイドトランジスタＭＨを駆動する。
　駆動段３２０は、ハイサイドドライバ３２２、第２レベルシフタ３２８、第２チャージポンプ３３０、ブートストラップ回路３４０を含む。
　ブートストラップ回路３４０は、電源ライン３４２に、スイッチングライン２０４の電圧ＶＳＷよりも所定電圧（ＶＣＣ）高いブートストラップ電圧ＶＢＳＴを発生する。ハイサイドドライバ３２２はハイサイドトランジスタＭＨを駆動する。ハイサイドドライバ３２２の上側電源端子３２６には、ブートストラップ電圧（第３電圧）ＶＢＳＴが供給される。ブートストラップ回路３４０は、ダイオードＤ３１およびキャパシタＣ３１を含む。ダイオードＤ３１に代えて、トランジスタを用いてもよい。
　第２チャージポンプ３３０は、ハイサイドドライバ３２２と同期してチャージポンプ動作（スイッチング）し、チャージポンプ動作し、少なくともハイサイドトランジスタＭＨがオフすべき期間において、ハイサイドドライバ３２２の下側電源端子３２４に、スイッチングライン２０４のスイッチング電圧ＶＳＷより低い第２電圧ＶＣＰＯＵＴＨを供給する。
　第２チャージポンプ３３０は、第２キャパシタＣ２１、第２サブドライバ３３２および第２整流素子Ｄ２１を含む。第２キャパシタＣ２１の一端はハイサイドドライバ３２２の下側電源端子３２４と接続される。第２サブドライバ３３２は、ハイサイドドライバ３２２と同期して、第２キャパシタＣ２１の他端に、ブートストラップ電圧ＶＢＳＴをハイレベル、スイッチング電圧ＶＳＷをローレベルとする第２チャージポンプ信号ＶＣＰＨを印加する。第２整流素子Ｄ２１は、カソードがスイッチングライン２０４側、アノードがハイサイドドライバ３２２の下側電源端子３２４側となる向きで設けられたダイオードである。第２整流素子Ｄ２１はツェナーダイオードを用いてもよい。
　第２レベルシフタ３２８は、図示しないコントローラによって生成されたハイサイドパルスＳＨを受ける。第２レベルシフタ３２８は、電源電圧ＶＣＣをハイレベル、基準電圧ＶＧＮＤをローレベルとするハイサイドパルスＳＨを、ブートストラップ電圧ＶＢＳＴをハイレベル、電圧ＶＣＰＯＵＴＨをローレベルとするハイサイドパルスＳＨ’にレベルシフトする。
　以上がスイッチング回路３００の構成である。続いてその動作を説明する。図１０は、図９のスイッチング回路３００の動作波形図である。ローサイドの動作は図８と同様であるため、図１０にはハイサイドの動作のみが示される。実際には、再下段に示すようにスイッチング電圧ＶＳＷはパルスであるが、ＶＣＰＯＵＴＨ，ＳＨ’，ＶＧＨに関しては、ＶＳＷを一定として示している。
　はじめに第２チャージポンプ３３０の動作を説明する。
　ハイ出力期間ＴＨにおいて、ハイサイドパルスＳＨがハイレベルとなると、第２サブドライバ３３２は、第２キャパシタＣ２１の一端にＶＣＰＨ＝ＶＢＳＴ４を印加する。第２整流素子Ｄ２１の順方向電圧をＶｆとすると、第２キャパシタＣ２１の両端間には、ＶＢＳＴ－Ｖｆが印加され、第２キャパシタＣ２１が充電される。
　ロー出力期間ＴＬにおいて、ハイサイドパルスＳＨがローレベルとなると、第２サブドライバ３３２の出力ＶＣＰＨ、すなわち第２キャパシタＣ２１の一端はローレベルＶＳＷとなる。第２キャパシタＣ２１の電荷は保存され、言い換えればその両端間電圧（ＶＢＳＴ－Ｖｆ）は維持されるから、第２キャパシタＣ２１の他端の電圧ＶＣＰＯＵＴＨは、ＶＣＰＯＵＴＨ＝－（ＶＢＳＴ－ＶＳＷ）＋Ｖｆとなる。
　このように、第２チャージポンプ３３０によって、ハイサイドトランジスタＭＨがオフすべき期間において、ハイサイドドライバ３２２の下側電源端子３２４には、スイッチングライン２０４の電圧ＶＳＷよりも、（ＶＢＳＴ－Ｖｆ）だけ低い電圧が供給される。
　続いてハイサイドドライバ３２２およびハイサイドトランジスタＭＨの動作を説明する。ハイ出力期間ＴＨにおいて、ハイサイドドライバ３２２は、ハイサイドトランジスタＭＨのゲートにＶＧＨ＝ＶＢＳＴを印加し、ハイサイドトランジスタＭＨをオンする。これによりスイッチング電圧ＶＳＷはハイレベルＶＩＮとなる。
　ロー出力期間ＴＬにおいて、ハイサイドドライバ３２２は、ハイサイドトランジスタＭＨのゲートにＶＧＨ＝ＶＢＳＴを印加する。これにより、ハイサイドトランジスタＭＨがオンとなり、スイッチング電圧ＶＳＷはハイレベル電圧ＶＩＮとなる。
　スイッチング回路３００によれば、ローサイドトランジスタＭＬに関して、図７のスイッチング回路２００と同様の効果を得ることができる。またスイッチング回路３００によれば、ハイサイドトランジスタＭＨに関しても、ローサイドトランジスタＭＬと同様の効果を得ることができる。
（第４の実施の形態）
　図１１は、第４の実施の形態に係るスイッチング回路３００Ａの回路図である。
　スイッチング回路３００Ａでは、基準ライン２０６に接地電圧ＶＧＮＤとは異なる電源電圧ＶＣＣ３が供給されている。電源電圧ＶＣＣ３は正であっても負あってもよい。
　また、第１チャージポンプ２３０の第１サブドライバ２３２の上側電源端子に、ローサイドドライバ２２２の上側電源端子２２６の電源電圧ＶＣＣ１とは異なる電源電圧ＶＣＣ２が供給されている。ハイサイドの駆動段３２０は、図９と同様である。
　図１２は、図１１のスイッチング回路３００Ａの動作波形図である。スイッチング回路３００Ａによれば、第１チャージポンプ２３０用の電源（電源電圧ＶＣＣ２）をメインの電源（電源電圧ＶＣＣ１）とは別に用意することで、ゲート電圧ＶＧＬのローレベルを任意に設定することができる。
（用途）
　続いてスイッチング回路３００（もしくは２００）の用途を説明する。図１３（ａ）～（ｄ）は、スイッチング回路３００の用途を示す図である。図１３（ａ）は降圧ＤＣ／ＤＣコンバータ５００であり、トランジスタＭ１，Ｍ２、インダクタＬ１、キャパシタＣＯ１、コントローラ５０２、駆動段５０４を備える。コントローラ５０２は、負荷の状態（たとえば出力電圧ＶＯＵＴや出力電流ＩＯＵＴ）がその目標に近づくようにフィードバック制御によりハイサイドパルスＳＨおよびローサイドパルスＳＬを生成する。トランジスタＭ１，Ｍ２および駆動段５０４が、スイッチング回路３００に相当する。
　図１３（ｂ）は昇圧ＤＣ／ＤＣコンバータ６００であり、トランジスタＭ３，Ｍ４、インダクタＬ２、キャパシタＣＯ２、コントローラ６０２、駆動段６０４を備える。コントローラ６０２は、負荷の状態（たとえば出力電圧ＶＯＵＴや出力電流ＩＯＵＴ）がその目標に近づくようにフィードバック制御によりハイサイドパルスＳＨおよびローサイドパルスＳＬを生成する。トランジスタＭ３，Ｍ４および駆動段６０４が、スイッチング回路３００に相当する。スイッチング回路３００は、昇降圧コンバータにも使用可能である。
　図１３（ｃ）は三相モータドライバ７００であり、Ｕ相、Ｖ相、Ｗ相の各レグが、スイッチング回路３００で構成される。
　図１３（ｄ）は、双方向絶縁型ＤＣ／ＤＣコンバータ８００であり、１次側のＨブリッジ回路８０２、２次側のＨブリッジ回路８０４の各レグがスイッチング回路３００を利用して構成される。
　実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
１００…スイッチング回路、１０２…入力ライン、１０４…スイッチングライン、１０６…接地ライン、１１０…出力段、１２０…駆動段、１２２…ハイサイドドライバ、１２４…ローサイドドライバ、ＭＨ…ハイサイドトランジスタ、ＭＬ…ローサイドトランジスタ、１３０…第１電源ライン、１３２…第２電源ライン、１３１…ハイサイド電源ライン、１３４…第１レベルシフタ、１３６…第２レベルシフタ、１４０…下側電源端子、１４２…上側電源端子、１４６…下側電源端子、１４８…上側電源端子、１５０…整流回路、ＳＷ１…スイッチ、１６０…サブドライバ、Ｃ１…第１キャパシタ、Ｃ２…第２キャパシタ、Ｃ３…第３キャパシタ、Ｃ４…第４キャパシタ、Ｎ１…第１ノード、Ｎ２…第２ノード、２００…スイッチング回路、２０４…スイッチングライン、２０６…基準ライン、２０８…電源ライン、２１０…出力段、２２０…駆動段、２２２…ローサイドドライバ、２２４…下側電源端子、２２６…上側電源端子、２２８…第１レベルシフタ、２３０…第１チャージポンプ、２３２…第１サブドライバ、Ｃ１１…第１キャパシタ、Ｄ１１…第１整流素子、ＭＨ…ハイサイドトランジスタ、ＭＬ…ローサイドトランジスタ、３００…スイッチング回路、３０２…入力ライン、３２０…駆動段、３２２…ハイサイドドライバ、３２４…下側電源端子、３２６…上側電源端子、３２８…第２レベルシフタ、３３０…第２チャージポンプ、３３２…第２サブドライバ、３４０…ブートストラップ回路。
　本発明は、スイッチング回路に利用できる。

Claims (18)

  1. 　入力ラインとスイッチングラインの間に設けられたハイサイドトランジスタと、
    　前記ハイサイドトランジスタを駆動するハイサイドドライバと、
    　前記ハイサイドドライバの下側電源端子と前記スイッチングラインの間に設けられた第１キャパシタと、
    　を備え、
    　前記第１キャパシタの一端に負電源電圧が間欠的に印加されることを特徴とするスイッチング回路。
  2. 　前記負電源電圧が供給される負電源ラインと前記第１キャパシタの前記一端の間に設けられ、前記ハイサイドトランジスタがオンの期間、遮断するスイッチをさらに備えることを特徴とする請求項１に記載のスイッチング回路。
  3. 　前記スイッチはノーマリオンデバイスで構成され、
    　前記スイッチの制御端子に、電源電圧と前記負電源電圧の間をスイングするパルス信号を印加するサブドライバをさらに備えることを特徴とする請求項２に記載のスイッチング回路。
  4. 　前記ハイサイドドライバの入力電圧を生成する第１レベルシフタをさらに備え、
    　前記ハイサイドドライバ、前記第１レベルシフタ、前記スイッチおよび前記サブドライバは、素子分離されていることを特徴とする請求項３に記載のスイッチング回路。
  5. 　前記スイッチングラインと接地ラインの間に設けられたローサイドトランジスタと、
    　前記ローサイドトランジスタを駆動するローサイドドライバと、
    　前記ローサイドドライバの下側電源端子と前記接地ラインの間に設けられた第２キャパシタと、
    　をさらに備え、
    　前記第２キャパシタの一端に前記負電源電圧が定常的に供給されることを特徴とする請求項１から４のいずれかに記載のスイッチング回路。
  6. 　前記ハイサイドトランジスタはノーマリオン型のデバイスであることを特徴とする請求項１から５のいずれかに記載のスイッチング回路。
  7. 　ひとつの半導体基板に一体集積化されることを特徴とする請求項１から６のいずれかに記載のスイッチング回路。
  8. 　入力ラインとスイッチングラインの間に設けられたハイサイドトランジスタと、
    　前記ハイサイドトランジスタを駆動するハイサイドドライバと、
    　前記ハイサイドドライバの下側電源電圧を生成する負電圧のブートストラップ回路と、
    　を備えることを特徴とするスイッチング回路。
  9. 　スイッチングラインと基準ラインの間に設けられたローサイドトランジスタと、
    　前記ローサイドトランジスタを駆動するローサイドドライバと、
    　前記ローサイドドライバと同期してチャージポンプ動作し、少なくとも前記ローサイドドライバがオフすべき期間において、前記ローサイドドライバの下側電源端子に、前記基準ラインの基準電圧より低い第１電圧を供給する第１チャージポンプと、
    　を備えることを特徴とするスイッチング回路。
  10. 　前記第１チャージポンプの出力電圧は、前記ローサイドトランジスタがオンすべき期間において、前記第１電圧より高い電圧レベルをとることを特徴とする請求項９に記載のスイッチング回路。
  11. 　前記第１チャージポンプは、
    　一端が前記ローサイドドライバの下側電源端子と接続される第１キャパシタと、
    　前記ローサイドドライバと同期して、前記第１キャパシタの他端に、正の電源電圧をハイレベル、前記基準電圧をローレベルとする第１チャージポンプ信号を印加する第１サブドライバと、
    　前記第１キャパシタの前記一端と前記基準ラインの間に設けられた第１整流素子と、
    　を含むことを特徴とする請求項９または１０に記載のスイッチング回路。
  12. 　前記正の電源電圧は、前記ローサイドドライバの上側電源端子の電圧と共通であることを特徴とする請求項１１に記載のスイッチング回路。
  13. 　前記正の電源電圧は、前記ローサイドドライバの上側電源端子の電圧と異なる電圧であることを特徴とする請求項１１に記載のスイッチング回路。
  14. 　前記ローサイドトランジスタは、ノーマリオン型のデバイスであることを特徴とする請求項９から１３のいずれかに記載のスイッチング回路。
  15. 　入力ラインと前記スイッチングラインの間に設けられたハイサイドトランジスタと、
    　前記ハイサイドトランジスタを駆動するハイサイドドライバと、
    　前記ハイサイドドライバと同期してチャージポンプ動作し、少なくとも前記ハイサイドトランジスタがオフすべき期間において、前記ハイサイドドライバの下側電源端子に、前記スイッチングラインのスイッチング電圧より低い第２電圧を供給する第２チャージポンプと、
    　前記ハイサイドドライバの上側電源端子に、前記スイッチング電圧より高い第３電圧を供給するブートストラップ回路と、
    　をさらに備えることを特徴とする請求項９から１４のいずれかに記載のスイッチング回路。
  16. 　前記第２チャージポンプの出力電圧は、前記ハイサイドトランジスタがオンすべき期間において、前記第２電圧より高い電圧レベルをとることを特徴とする請求項１５に記載のスイッチング回路。
  17. 　前記第２チャージポンプは、
    　一端が前記ハイサイドドライバの下側電源端子と接続される第２キャパシタと、
    　前記ハイサイドドライバと同期して、前記第２キャパシタの他端に、前記第３電圧をハイレベル、前記第２電圧をローレベルとする第２チャージポンプ信号を印加する第２サブドライバと、
    　前記第２キャパシタの前記一端と前記スイッチングラインの間に設けられた第２整流素子と、
    　を含むことを特徴とする請求項１５または１６に記載のスイッチング回路。
  18. 　ひとつの半導体基板に一体集積化されることを特徴とする請求項９から１７のいずれかに記載のスイッチング回路。
PCT/JP2018/012204 2017-03-30 2018-03-26 スイッチング回路 WO2018181212A1 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017-068363 2017-03-30
JP2017068363A JP2020120418A (ja) 2017-03-30 2017-03-30 スイッチング回路
JP2017068362A JP2020120417A (ja) 2017-03-30 2017-03-30 スイッチング回路
JP2017-068362 2017-03-30

Publications (1)

Publication Number Publication Date
WO2018181212A1 true WO2018181212A1 (ja) 2018-10-04

Family

ID=63676137

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/012204 WO2018181212A1 (ja) 2017-03-30 2018-03-26 スイッチング回路

Country Status (1)

Country Link
WO (1) WO2018181212A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111049100A (zh) * 2019-12-10 2020-04-21 中国电子科技集团公司第五十八研究所 一种具有钳位功能的自举电路
WO2020097387A1 (en) * 2018-11-09 2020-05-14 Psemi Corporation Driving d-mode fets in half-bridge driver configuration
JP2021121164A (ja) * 2020-01-30 2021-08-19 群光電能科技股▲ふん▼有限公司 モータ用インバータに適用されるゲート駆動回路及びゲート駆動方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012053264A1 (ja) * 2010-10-18 2012-04-26 シャープ株式会社 ドライバ回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012053264A1 (ja) * 2010-10-18 2012-04-26 シャープ株式会社 ドライバ回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020097387A1 (en) * 2018-11-09 2020-05-14 Psemi Corporation Driving d-mode fets in half-bridge driver configuration
CN111049100A (zh) * 2019-12-10 2020-04-21 中国电子科技集团公司第五十八研究所 一种具有钳位功能的自举电路
JP2021121164A (ja) * 2020-01-30 2021-08-19 群光電能科技股▲ふん▼有限公司 モータ用インバータに適用されるゲート駆動回路及びゲート駆動方法
US11139770B2 (en) 2020-01-30 2021-10-05 Chicony Power Technology Co., Ltd. Gate driving circuit applied to motor inverter and gate driving method

Similar Documents

Publication Publication Date Title
CN109314457B (zh) 具有集成的栅极驱动器的功率器件
US8928363B2 (en) Semiconductor drive circuit and power conversion apparatus using same
US8664927B2 (en) Voltage regulator
US9935551B2 (en) Switching circuit including serially connected transistors for reducing transient current at time of turning off, and power supply circuit provided therewith
US11437990B2 (en) Generating high dynamic voltage boost
US9705489B2 (en) Cascode transistor circuit
US7948220B2 (en) Method and apparatus to reduce dynamic Rdson in a power switching circuit having a III-nitride device
US8773172B2 (en) Driver circuit with tight control of gate voltage
US8717086B2 (en) Adaptive cascode circuit using MOS transistors
CN108696103B (zh) 电子装置和用于对电平转换器电路进行偏置的方法
WO2018181212A1 (ja) スイッチング回路
US9831856B2 (en) Electronic drive circuit and method
US20170264286A1 (en) Semiconductor device
US20180159418A1 (en) Gate driver circuit for power converters incorporating normally on transistors and method thereof
JP6988256B2 (ja) 電力変換器
US20140300394A1 (en) Drive circuit, semiconductor integrated circuit, and control method of drive circuit
JP2016059180A (ja) スイッチング電源
CN111758210B (zh) 整流电路以及电源装置
JP2020096444A (ja) スイッチング回路
US20200091812A1 (en) Semiconductor device
CN110741546B (zh) 整流电路以及电源装置
JP2020120418A (ja) スイッチング回路
JP2020120417A (ja) スイッチング回路
JP7438092B2 (ja) 電圧生成回路および半導体モジュール
KR102657175B1 (ko) GaN FET용 구동회로

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18775857

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18775857

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP