TWI702798B - 波形轉換電路以及閘極驅動電路 - Google Patents

波形轉換電路以及閘極驅動電路 Download PDF

Info

Publication number
TWI702798B
TWI702798B TW108133719A TW108133719A TWI702798B TW I702798 B TWI702798 B TW I702798B TW 108133719 A TW108133719 A TW 108133719A TW 108133719 A TW108133719 A TW 108133719A TW I702798 B TWI702798 B TW I702798B
Authority
TW
Taiwan
Prior art keywords
node
voltage
coupled
terminal
voltage level
Prior art date
Application number
TW108133719A
Other languages
English (en)
Other versions
TW202044761A (zh
Inventor
胡至毅
莊博欽
Original Assignee
台達電子工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/417,092 external-priority patent/US10826484B2/en
Application filed by 台達電子工業股份有限公司 filed Critical 台達電子工業股份有限公司
Application granted granted Critical
Publication of TWI702798B publication Critical patent/TWI702798B/zh
Publication of TW202044761A publication Critical patent/TW202044761A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

一種波形轉換電路用以藉由將一控制節點之控制信號轉換至第一節點之驅動信號，控制信號係為自高電壓位準至參考節點之低電壓位準，波形轉換電路包括：第一電阻、單向導通元件以及電壓箝位單元。第一電阻耦接於控制器以及控制節點以及第一節點之間。單向導通元件單方向地將第一節點放電至控制節點。電壓箝位單元耦接於第一節點以及參考節點之間，且用以箝制驅動信號。

Description

波形轉換電路以及閘極驅動電路
本發明係有關於用以驅動開關元件之閘極端的閘極驅動電路。
氮化鎵元件與現存的矽元件相比極具潛力，且如預期地實際使用。標準的氮化鎵場效電晶體係為常開型（normally-on）元件，因此需要負電源將其關斷。另一方面，常閉型氮化鎵場效電晶體難以生產，而常閉型氮化鎵場效電晶體具有約為+1V之臨界電壓，該臨界電壓與現存的矽金氧半場校電晶體之臨界電壓相比非常低。這是常閉型氮化鎵場效電晶體的第一個問題。
再者，因常閉型氮化鎵場效電晶耐壓較低，當高電壓施加於常閉型氮化鎵場效電晶體之閘極端時，常閉型氮化鎵場效電晶體很容易損毀，使得常閉型氮化鎵場效電晶體無法採用一般的驅動積體電路來使用。這是常閉型形氮化鎵場效電晶體的第二個問題。由於這兩個問題，矽金氧半場校電晶體（如，絕緣柵雙極電晶體（Insulated Gate Bipolar Transistor, IGBT））之閘極驅動電路不能直接用來驅動常閉型氮化鎵場效電晶體。也就是，常閉型氮化鎵場效電晶體需要獨特的閘極驅動電路。
關於第一個問題，當將足夠小於約+1V之臨界電壓的電壓（最好的方式是低於0V之負電壓）施加於常閉型氮化鎵場效電晶體之閘極端時，常閉型氮化鎵場效電晶體之關斷時間會縮短。因此，用負電壓來驅動常閉型氮化鎵場效電晶體是較洽當的設計。然而，儘管實現用負電壓來關斷常閉型氮化鎵場效電晶體需要負電壓源，但負電壓源的設計往往是不受電子產品設計者較歡迎的。
關於第二問題，當將足夠大於臨界電壓的一電壓施加於常閉型氮化鎵場效電晶體之閘極端時，常閉型氮化鎵場效電晶體之導通時間會被縮短。更確切地說，縮短導通時間需要瞬間大電流，並且產生如此的大電流最好的實現方式是利用較高的電壓。然而，卻不能直接將用於矽金氧半場效電晶體之高電壓（如，10V）施加於常閉型氮化鎵場效電晶體之閘極端，原因是高電壓會損壞常閉型氮化鎵場效電晶體。
此外，當常閉型氮化鎵場效電晶體不導通時，常閉型氮化鎵場效電晶體之閘極端可能會遭受來自常閉型氮化鎵場效電晶體之源極端的干擾，以致於常閉型氮化鎵場效電晶體不正常導通。因此，我們需要有效率的波形轉換電路，並且該波形轉換電路能夠適用於各種不同的電晶體。
有鑑於此，本發明提出一種波形轉換電路，用以藉由將一控制節點之一控制信號轉換至一第一節點之一驅動信號，其中上述控制信號係為自一高電壓位準至一參考節點之一低電壓位準，上述波形轉換電路包括：一第一電阻、一單向導通元件以及一電壓箝位單元。上述第一電阻耦接於上述控制器以及上述控制節點以及上述第一節點之間。上述單向導通元件單方向地將第一節點放電至控制節點。上述電壓箝位單元耦接於上述第一節點以及上述參考節點之間，其中上述電壓箝位單元用以箝制上述驅動信號。
根據本發明之一實施例，波形轉換電路更包括一第一電容，上述第一電容耦接於上述控制器以及上述控制節點以及上述第一節點之間。
根據本發明之一實施例，波形轉換電路更包括一第二電阻。上述第二電阻耦接於上述控制節點以及上述第一電容之間。
根據本發明之一實施例，上述第一電容係由上述單向導通元件之寄生電容所實現。
根據本發明之另一實施例，波形轉換電路更包括一第三電阻。上述第三電阻耦接於上述單向導通元件以及上述控制節點之間。
根據本發明之一實施例，一第一電壓係轉換自上述控制信號之上述低電壓位準，一第二電壓係轉換自上述控制信號之上述高電壓位準，其中上述驅動信號之範圍係自上述第二電壓至上述第一電壓。
根據本發明之一實施例，上述第二電壓係不大於上述高電壓位準。
根據本發明之一實施例，上述單向導通元件包括一限制二極體。上述限制二極體包括一限制陽極端以及一限制陰極端，其中上述限制陽極端耦接至上述第一節點，上述限制陰極端耦接至上述控制節點，其中上述第一電壓係由上述限制二極體之一限制順向導通電壓所箝制。
根據本發明之一實施例，上述電壓箝位單元包括：一齊納二極體。上述齊納二極體包括一陽極端以及一陰極端，其中上述陽極端耦接至上述開關元件之上述源極端，上述陰極端耦接至上述開關元件之上述閘極端，其中上述第一電壓係由上述齊納二極體之一順向導通電壓所決定，上述第二電壓係由上述齊納二極體之一反向崩潰電壓所決定。
根據本發明之另一實施例，上述電壓箝位單元包括：一齊納二極體。上述齊納二極體包括一陽極端以及一陰極端，其中上述陽極端係耦接至上述開關元件之上述閘極端，上述陰極端係耦接至上述開關元件之上述源極端，其中上述第一電壓係由上述齊納二極體之一反向崩潰電壓所決定，上述第二電壓係由上述齊納二極體之一順向導通電壓所決定。
根據本發明之又一實施例，上述電壓箝位單元包括：一二極體。上述二極體包括一陽極端以及一陰極端，其中上述陽極端係耦接至上述開關元件之上述閘極端，上述陰極端係耦接至上述開關元件之上述源極端，其中上述第二電壓係由上述二極體之一順向導通電壓所決定。
根據本發明之又一實施例，上述電壓箝位單元包括：一第一齊納二極體以及一第二齊納二極體。上述第一齊納二極體包括一第一陽極端以及一第一陰極端，其中上述第一陽極端係耦接至上述開關元件之上述閘極端。上述第二齊納二極體包括一第二陽極端以及一第二陰極端，其中上述第二陰極端係耦接至上述第一陰極端，上述第二陽極端係耦接至上述開關元件之上述源極端。上述第一電壓係由上述第二齊納二極體之一第二順向導通電壓以及上述第一齊納二極體之一第一反向崩潰電壓之和所決定，上述第二電壓係由上述第一齊納二極體之一第一順向導通電壓以及上述第二齊納二極體之一第二反向崩潰電壓之和所決定。
根據本發明之又一實施例，上述電壓箝位單元包括：一第一二極體以及一第二二極體。上述第一二極體包括一第一陽極端以及一第一陰極端，其中第一陰極端係耦接至上述開關元件之上述閘極端，上述第一陽極端係耦接至上述開關元件之上述源極端。上述第二二極體包括一第二陽極端以及一第二陰極端，其中上述第二陽極端係耦接至上述開關元件之上述閘極端，上述第二陰極端係耦接至上述開關元件之上述源極端。上述第一電壓係由上述第一二極體之一第一順向導通電壓所決定，上述第二電壓係由上述第二二極體之一第二順向導通電壓所決定。
根據本發明之又一實施例，上述電壓箝位單元包括：一第一二極體以及一齊納二極體。上述第一二極體包括一第一陽極端以及一第一陰極端，其中第一陽極端係耦接至上述開關元件之上述閘極端。上述齊納二極體包括一齊納陽極端以及一齊納陰極端，其中上述齊納陽極端係耦接至上述開關元件之上述源極端，上述齊納陰極端係耦接至上述第一陰極端。上述第一電壓係由上述低電壓位準減去儲存於上述第一電容之上述電容電壓所決定，其中上述電容電壓係等於上述高電壓位準減去上述齊納二極體之一齊納反向崩潰電壓以及上述第一二極體之一第一順向導通電壓之和。上述第二電壓係由上述齊納二極體之上述齊納反向崩潰電壓以及上述第一二極體之上述順向導通電壓之和所決定。
根據本發明之又一實施例，上述電壓箝位單元包括：一齊納二極體以及一第一二極體。上述齊納二極體包括一齊納陽極端以及一齊納陰極端，其中齊納陽極端係耦接至上述開關元件之上述閘極端。上述第一二極體包括一第一陽極端以及一第一陰極端，其中上述第一陽極端係耦接至上述開關元件之上述源極端，上述第一陰極端係耦接至上述齊納陰極端。上述第一電壓係由上述齊納二極體之一齊納反向崩潰電壓以及上述第一二極體之一第一順向導通電壓所決定，上述第二電壓係等於上述高電壓位準。
本發明更提出一閘極驅動電路，藉由將一驅動電壓施加至一開關元件之一閘極端而使得上述開關元件導通以及關斷，其中上述開關元件包括上述閘極端、一汲極端以及耦接至一參考節點之一源極端，上述閘極驅動電路包括一控制器以及一波形轉換電路。上述控制器由一高電壓位準以及一低電壓位準供電而於一控制節點產生一控制信號，其中上述控制信號之範圍係為上述高電壓位準至上述參考節點之上述低電壓位準。上述波形轉換電路將上述控制信號轉換成上述驅動信號，其中上述波形轉換電路包括一第一電阻、一單向導通元件以及一電壓箝位單元。上述第一電阻耦接於上述控制節點以及上述開關元件之上述閘極端之間。上述單向導通元件單方向地將上述開關元件之上述閘極端放電至上述控制節點。上述電壓箝位單元耦接於上述開關元件之上述閘極端以及上述源極端之間，且用以箝位上述驅動信號。
根據本發明之一實施例，上述波形轉換電路更包括一第一電容。上述第一電容耦接於上述控制節點以及上述開關元件之上述閘極端之間。
根據本發明之一實施例，上述波形轉換電路更包括一第二電阻。上述第二電阻耦接於上述控制節點以及上述第一電容之間。
根據本發明之另一實施例，上述第一電容係由上述單向導通元件之寄生電容所實現。
根據本發明之另一實施例，上述波形轉換電路更包括一第三電阻。上述第三電阻耦接於上述單向導通元件以及上述控制節點之間。
根據本發明之一實施例，上述第一電壓係轉換自上述控制信號之上述低電壓位準，上述第二電壓係轉換自上述控制信號之上述高電壓位準。
根據本發明之一實施例，上述波形轉換電路將上述控制信號轉換成一驅動信號，其中上述驅動信號之範圍係為自上述第二電壓至上述第一電壓。
根據本發明之一實施例，上述第二電壓不大於上述高電壓位準。
根據本發明之一實施例，上述單向導通元件包括一限制二極體。上述限制二極體包括一限制陽極端以及一限制陰極端，其中上述限制陽極端耦接至上述第一節點，上述限制陰極端耦接至上述控制節點，其中上述第一電壓係由上述限制二極體之一限制順向導通電壓所箝制。
根據本發明之一實施例，上述電壓箝位單元包括：一齊納二極體。上述齊納二極體包括一陽極端以及一陰極端，其中上述陽極端耦接至上述開關元件之上述源極端，上述陰極端耦接至上述開關元件之上述閘極端，其中上述第一電壓係由上述齊納二極體之一順向導通電壓所決定，上述第二電壓係由上述齊納二極體之一反向崩潰電壓所決定。
根據本發明之另一實施例，上述電壓箝位單元包括：一齊納二極體。上述齊納二極體包括一陽極端以及一陰極端，其中上述陽極端係耦接至上述開關元件之上述閘極端，上述陰極端係耦接至上述開關元件之上述源極端，其中上述第一電壓係由上述齊納二極體之一反向崩潰電壓所決定，上述第二電壓係由上述齊納二極體之一順向導通電壓所決定。
根據本發明之又一實施例，上述電壓箝位單元包括：一二極體。上述二極體包括一陽極端以及一陰極端，其中上述陽極端係耦接至上述開關元件之上述閘極端，上述陰極端係耦接至上述開關元件之上述源極端，其中上述第二電壓係由上述二極體之一順向導通電壓所決定。
根據本發明之又一實施例，上述電壓箝位單元包括：一第一齊納二極體以及一第二齊納二極體。上述第一齊納二極體包括一第一陽極端以及一第一陰極端，其中上述第一陽極端係耦接至上述開關元件之上述閘極端。上述第二齊納二極體包括一第二陽極端以及一第二陰極端，其中上述第二陰極端係耦接至上述第一陰極端，上述第二陽極端係耦接至上述開關元件之上述源極端。上述第一電壓係由上述第二齊納二極體之一第二順向導通電壓以及上述第一齊納二極體之一第一反向崩潰電壓之和所決定，上述第二電壓係由上述第一齊納二極體之一第一順向導通電壓以及上述第二齊納二極體之一第二反向崩潰電壓之和所決定。
根據本發明之又一實施例，上述電壓箝位單元包括：一第一二極體以及一第二二極體。上述第一二極體包括一第一陽極端以及一第一陰極端，其中第一陰極端係耦接至上述開關元件之上述閘極端，上述第一陽極端係耦接至上述開關元件之上述源極端。上述第二二極體包括一第二陽極端以及一第二陰極端，其中上述第二陽極端係耦接至上述開關元件之上述閘極端，上述第二陰極端係耦接至上述開關元件之上述源極端。上述第一電壓係由上述第一二極體之一第一順向導通電壓所決定，上述第二電壓係由上述第二二極體之一第二順向導通電壓所決定。
根據本發明之又一實施例，上述電壓箝位單元包括：一第一二極體以及一齊納二極體。上述第一二極體包括一第一陽極端以及一第一陰極端，其中第一陽極端係耦接至上述開關元件之上述閘極端。上述齊納二極體，包括一齊納陽極端以及一齊納陰極端，其中上述齊納陽極端係耦接至上述開關元件之上述源極端，上述齊納陰極端係耦接至上述第一陰極端。上述第一電壓係由上述低電壓位準減去儲存於上述第一電容之上述電容電壓所決定，其中上述電容電壓係等於上述高電壓位準減去上述齊納二極體之一齊納反向崩潰電壓以及上述第一二極體之一第一順向導通電壓之和。上述第二電壓係由上述齊納二極體之上述齊納反向崩潰電壓以及上述第一二極體之上述順向導通電壓之和所決定。
根據本發明之又一實施例，上述電壓箝位單元包括：一齊納二極體以及一第一二極體。上述齊納二極體包括一齊納陽極端以及一齊納陰極端，其中齊納陽極端係耦接至上述開關元件之上述閘極端。上述第一二極體，包括一第一陽極端以及一第一陰極端，其中上述第一陽極端係耦接至上述開關元件之上述源極端，上述第一陰極端係耦接至上述齊納陰極端。上述第一電壓係由上述齊納二極體之一齊納反向崩潰電壓以及上述第一二極體之一第一順向導通電壓所決定，上述第二電壓係等於上述高電壓位準。
本發明更提出一種波形轉換電路，用以將一控制節點之一控制信號轉換至一第一節點之一驅動信號，其中上述控制信號之範圍係自一高電壓位準至一參考節點之一低電壓位準。上述波形轉換電路包括一第一電阻、一第一電容、一第三電阻、一隔離單向導通元件、一PNP電晶體以及一電壓箝位單元。上述第一電阻耦接於一第三內部節點以及上述第一節點。上述第一電容耦接於一第一內部節點以及上述第一節點之間。上述第二電阻耦接於上述第一內部節點以及一第二內部節點之間。上述第三電阻耦接於上述第二內部節點以及一第三內部節點之間。上述隔離單向導通元件單方向的將上述控制節點之上述高電壓位準提供至上述第三內部節點。上述PNP電晶體包括一射極端、一基極端以及一集極端，其中上述射極端係耦接至上述第二內部節點，上述基極端係耦接至上述控制節點，上述集極端係耦接至上述參考節點。上述電壓箝位單元耦接於上述第一節點以及上述參考節點之間，其中上述電壓箝位單元係用以箝位上述驅動信號。
根據本發明之一實施例，一第一電壓係轉換自上述控制信號之上述低電壓位準，一第二電壓係轉換自上述控制信號之上述高電壓位準，其中一驅動電壓之範圍係自上述第二電壓至上述第一電壓。
根據本發明之一實施例，當上述控制節點係位於上述高電壓位準時，上述隔離單向導通元件係導通，並透過第二電阻以及第三電阻而對上述第一電容進行充電，其中上述第二電壓係產生於上述第一節點。
根據本發明之一實施例，當上述控制節點係位於上述低電壓位準時，上述第一電容係透過上述第二電阻以及上述PNP電晶體放電至上述低電壓位準。
根據本發明之一實施例，上述電壓箝位單元包括一齊納二極體。上述齊納二極體包括一陽極端以及一陰極端，其中上述陽極端耦接至上述開關元件之上述源極端，上述陰極端耦接至上述開關元件之上述閘極端，其中上述第一電壓係由上述齊納二極體之一順向導通電壓所決定，上述第二電壓係由上述齊納二極體之一反向崩潰電壓所決定。
根據本發明之另一實施例，上述電壓箝位單元包括：一齊納二極體。上述齊納二極體包括一陽極端以及一陰極端，其中上述陽極端係耦接至上述開關元件之上述閘極端，上述陰極端係耦接至上述開關元件之上述源極端，其中上述第一電壓係由上述齊納二極體之一反向崩潰電壓所決定，上述第二電壓係由上述齊納二極體之一順向導通電壓所決定。
根據本發明之又一實施例，上述電壓箝位單元包括：一二極體。上述二極體包括一陽極端以及一陰極端，其中上述陽極端係耦接至上述開關元件之上述閘極端，上述陰極端係耦接至上述開關元件之上述源極端，其中上述第二電壓係由上述二極體之一順向導通電壓所決定。
根據本發明之又一實施例，上述電壓箝位單元包括：一第一齊納二極體以及一第二齊納二極體。上述第一齊納二極體包括一第一陽極端以及一第一陰極端，其中上述第一陽極端係耦接至上述開關元件之上述閘極端。上述第二齊納二極體包括一第二陽極端以及一第二陰極端，其中上述第二陰極端係耦接至上述第一陰極端，上述第二陽極端係耦接至上述開關元件之上述源極端。上述第一電壓係由上述第二齊納二極體之一第二順向導通電壓以及上述第一齊納二極體之一第一反向崩潰電壓之和所決定，上述第二電壓係由上述第一齊納二極體之一第一順向導通電壓以及上述第二齊納二極體之一第二反向崩潰電壓之和所決定。
根據本發明之又一實施例，上述電壓箝位單元包括：一第一二極體以及一第二二極體。上述第一二極體包括一第一陽極端以及一第一陰極端，其中第一陰極端係耦接至上述開關元件之上述閘極端，上述第一陽極端係耦接至上述開關元件之上述源極端。上述第二二極體包括一第二陽極端以及一第二陰極端，其中上述第二陽極端係耦接至上述開關元件之上述閘極端，上述第二陰極端係耦接至上述開關元件之上述源極端。上述第一電壓係由上述第一二極體之一第一順向導通電壓所決定，上述第二電壓係由上述第二二極體之一第二順向導通電壓所決定。
根據本發明之又一實施例，上述電壓箝位單元包括：一第一二極體以及一齊納二極體。上述第一二極體包括一第一陽極端以及一第一陰極端，其中第一陽極端係耦接至上述開關元件之上述閘極端。上述齊納二極體包括一齊納陽極端以及一齊納陰極端，其中上述齊納陽極端係耦接至上述開關元件之上述源極端，上述齊納陰極端係耦接至上述第一陰極端。上述第一電壓係由上述低電壓位準減去儲存於上述第一電容之上述電容電壓所決定，其中上述電容電壓係等於上述高電壓位準減去上述齊納二極體之一齊納反向崩潰電壓以及上述第一二極體之一第一順向導通電壓之和。上述第二電壓係由上述齊納二極體之上述齊納反向崩潰電壓以及上述第一二極體之上述順向導通電壓之和所決定。
根據本發明之又一實施例，上述電壓箝位單元包括：一齊納二極體以及一第一二極體。上述齊納二極體包括一齊納陽極端以及一齊納陰極端，其中齊納陽極端係耦接至上述開關元件之上述閘極端。上述第一二極體包括一第一陽極端以及一第一陰極端，其中上述第一陽極端係耦接至上述開關元件之上述源極端，上述第一陰極端係耦接至上述齊納陰極端。上述第一電壓係由上述齊納二極體之一齊納反向崩潰電壓以及上述第一二極體之一第一順向導通電壓所決定，上述第二電壓係等於上述高電壓位準。
根據本發明之又一實施例，上述隔離單向導通元件包括一隔離二極體。上述隔離二極體包括一陽極端以及一陰極端，其中上述陽極端係耦接至上述控制節點，上述陰極端係耦接至上述第三內部節點。
根據本發明之又一實施例，上述波形轉換電路更包括一磁珠。上述磁珠耦接於上述第一電容以及上述第一節點，其中上述磁珠用以消除交流雜訊。
本發明更提出一種閘極驅動電路，用以施加一驅動信號至一開關元件之一閘極端而使得上述開關元件導通以及不導通。上述開關元件包括上述閘極端、一汲極端以及耦接至一參考節點之一源極端。上述閘極驅動電路包括一控制器以及一波形轉換電路。上述控制器由一高電壓位準以及一低電壓位準所供電而於一控制節點產生一控制信號，其中上述控制信號之範圍係自上述高電壓位準至上述參考節點之上述低電壓位準。上述波形轉換電路將上述控制信號轉換至上述驅動信號，包括一第一電阻、一第一電容、一第三電阻、一隔離單向導通元件、一PNP電晶體以及一電壓箝位單元。上述第一電阻耦接於一第三內部節點以及上述第一節點。上述第一電容耦接於一第一內部節點以及上述第一節點之間。上述第二電阻耦接於上述第一內部節點以及一第二內部節點之間。上述第三電阻耦接於上述第二內部節點以及一第三內部節點之間。上述隔離單向導通元件單方向的將上述控制節點之上述高電壓位準提供至上述第三內部節點。上述PNP電晶體包括一射極端、一基極端以及一集極端，其中上述射極端係耦接至上述第二內部節點，上述基極端係耦接至上述控制節點，上述集極端係耦接至上述參考節點。上述電壓箝位單元耦接於上述第一節點以及上述參考節點之間，其中上述電壓箝位單元係用以箝位上述驅動信號。
根據本發明之一實施例，一第一電壓係轉換自上述控制信號之上述低電壓位準，一第二電壓係轉換自上述控制信號之上述高電壓位準，其中一驅動電壓之範圍係自上述第二電壓至上述第一電壓。
根據本發明之一實施例，當上述控制節點係位於上述高電壓位準時，上述隔離單向導通元件係導通，並透過第二電阻以及第三電阻而對上述第一電容進行充電，其中上述第二電壓係產生於上述第一節點。
根據本發明之一實施例，當上述控制節點係位於上述低電壓位準時，上述第一電容係透過上述第二電阻以及上述PNP電晶體放電至上述低電壓位準。
根據本發明之一實施例，上述電壓箝位單元包括一齊納二極體。上述齊納二極體包括一陽極端以及一陰極端，其中上述陽極端耦接至上述開關元件之上述源極端，上述陰極端耦接至上述開關元件之上述閘極端，其中上述第一電壓係由上述齊納二極體之一順向導通電壓所決定，上述第二電壓係由上述齊納二極體之一反向崩潰電壓所決定。
根據本發明之另一實施例，上述電壓箝位單元包括：一齊納二極體。上述齊納二極體包括一陽極端以及一陰極端，其中上述陽極端係耦接至上述開關元件之上述閘極端，上述陰極端係耦接至上述開關元件之上述源極端，其中上述第一電壓係由上述齊納二極體之一反向崩潰電壓所決定，上述第二電壓係由上述齊納二極體之一順向導通電壓所決定。
根據本發明之又一實施例，上述電壓箝位單元包括：一二極體。上述二極體包括一陽極端以及一陰極端，其中上述陽極端係耦接至上述開關元件之上述閘極端，上述陰極端係耦接至上述開關元件之上述源極端，其中上述第二電壓係由上述二極體之一順向導通電壓所決定。
根據本發明之又一實施例，上述電壓箝位單元包括：一第一齊納二極體以及一第二齊納二極體。上述第一齊納二極體包括一第一陽極端以及一第一陰極端，其中上述第一陽極端係耦接至上述開關元件之上述閘極端。上述第二齊納二極體包括一第二陽極端以及一第二陰極端，其中上述第二陰極端係耦接至上述第一陰極端，上述第二陽極端係耦接至上述開關元件之上述源極端。上述第一電壓係由上述第二齊納二極體之一第二順向導通電壓以及上述第一齊納二極體之一第一反向崩潰電壓之和所決定，上述第二電壓係由上述第一齊納二極體之一第一順向導通電壓以及上述第二齊納二極體之一第二反向崩潰電壓之和所決定。
根據本發明之又一實施例，上述電壓箝位單元包括：一第一二極體以及一第二二極體。上述第一二極體包括一第一陽極端以及一第一陰極端，其中第一陰極端係耦接至上述開關元件之上述閘極端，上述第一陽極端係耦接至上述開關元件之上述源極端。上述第二二極體包括一第二陽極端以及一第二陰極端，其中上述第二陽極端係耦接至上述開關元件之上述閘極端，上述第二陰極端係耦接至上述開關元件之上述源極端。上述第一電壓係由上述第一二極體之一第一順向導通電壓所決定，上述第二電壓係由上述第二二極體之一第二順向導通電壓所決定。
根據本發明之又一實施例，上述電壓箝位單元包括：一第一二極體以及一齊納二極體。上述第一二極體包括一第一陽極端以及一第一陰極端，其中第一陽極端係耦接至上述開關元件之上述閘極端。上述齊納二極體包括一齊納陽極端以及一齊納陰極端，其中上述齊納陽極端係耦接至上述開關元件之上述源極端，上述齊納陰極端係耦接至上述第一陰極端。上述第一電壓係由上述低電壓位準減去儲存於上述第一電容之上述電容電壓所決定，其中上述電容電壓係等於上述高電壓位準減去上述齊納二極體之一齊納反向崩潰電壓以及上述第一二極體之一第一順向導通電壓之和。上述第二電壓係由上述齊納二極體之上述齊納反向崩潰電壓以及上述第一二極體之上述順向導通電壓之和所決定。
根據本發明之又一實施例，上述電壓箝位單元包括：一齊納二極體以及一第一二極體。上述齊納二極體包括一齊納陽極端以及一齊納陰極端，其中齊納陽極端係耦接至上述開關元件之上述閘極端。上述第一二極體包括一第一陽極端以及一第一陰極端，其中上述第一陽極端係耦接至上述開關元件之上述源極端，上述第一陰極端係耦接至上述齊納陰極端。上述第一電壓係由上述齊納二極體之一齊納反向崩潰電壓以及上述第一二極體之一第一順向導通電壓所決定，上述第二電壓係等於上述高電壓位準。
根據本發明之又一實施例，上述隔離單向導通元件包括一隔離二極體。上述隔離二極體包括一陽極端以及一陰極端，其中上述陽極端係耦接至上述控制節點，上述陰極端係耦接至上述第三內部節點。
根據本發明之又一實施例，上述波形轉換電路更包括一磁珠。上述磁珠耦接於上述第一電容以及上述第一節點，其中上述磁珠用以消除交流雜訊。
根據本發明之一實施例，上述電壓箝位單元以及上述開關元件係封裝在一起。
以下的實施例將參考附圖，以利詳細說明。
以下說明為本發明的實施例。其目的是要舉例說明本發明一般性的原則，不應視為本發明之限制，本發明之範圍當以申請專利範圍所界定者位準。
值得注意的是，以下所揭露的內容可提供多個用以實踐本發明之不同特點的實施例或範例。以下所述之特殊的元件範例與安排僅用以簡單扼要地闡述本發明之精神，並非用以限定本發明之範圍。此外，以下說明書可能在多個範例中重複使用相同的元件符號或文字。然而，重複使用的目的僅為了提供簡化並清楚的說明，並非用以限定多個以下所討論之實施例以及/或配置之間的關係。此外，以下說明書所述之一個特徵連接至、耦接至以及/或形成於另一特徵之上等的描述，實際可包含多個不同的實施例，包括該等特徵直接接觸，或者包含其它額外的特徵形成於該等特徵之間等等，使得該等特徵並非直接接觸。
第1圖係顯示根據本發明之一實施例所述之閘極驅動電路之方塊圖。如第1圖所示，閘極驅動電路100用以導通以及關斷開關元件10，其中開關元件10包括閘極端G、源極端S以及汲極端D。根據本發明之一實施例，開關元件10係為常閉型電晶體。根據本發明之另一實施例，開關元件10係唯一常閉型氮化鎵場效電晶體。
閘極驅動電路100包括控制器110以及波形轉換電路120。控制器110接收高電壓位準VH以及低電壓位準VL之供電，且包括第一開關S1以及第二開關S2。第一開關S1以及第二開關S2交替地導通以及關斷，並以控制信號SC產生啟動脈衝以及關閉脈衝。為了簡化說明之目的，控制器110係簡化為第一開關S1以及第二開關S2。
控制信號SC之啟動脈衝以及關閉脈衝係經由包含第一電阻R1以及第一電容C1之並聯電路121，而施加於開關元件10之閘極端G。由於高電壓位準VH係超過開關元件10之崩潰電壓，當控制信號SC之啟動脈衝經由並聯電路121施加於開關元件10之閘極端G時，耦接於開關元件10之閘極端G以及源極端S之電壓箝位單元122係用以箝制閘極端G以及源極端S之間的電壓。換句話說，由於電壓箝位單元122以及開關元件10之源極端S皆耦接至參考節點NR之低電壓位準VL，當控制信號SC之啟動脈衝施加於開關元件10之閘極端G時，電壓箝位單元122用以將第一節點N1之驅動信號SD箝制在低於開關元件10之崩潰電壓。根據本發明之一實施例，如第1圖所示，第一節點N1係耦接至開關元件10之閘極端G。
當控制信號SC之關閉脈衝透過並聯電路121而施加於開關元件10之閘極端G時，電壓箝位單元122用以箝制儲存於第一電容C1之電容電壓VC。根據本發明之一實施例，參考節點NR之低電壓位準VL係等於接地位準，因此第一節點N1之驅動信號SD係等於電容電壓VC之負數。根據本發明之一實施例，常閉型氮化鎵場效電晶體需要負偏壓將其關斷，當開關元件10係為常閉型氮化鎵場效電晶體時，第一電容C1結合電壓箝位單元122能夠妥善地關斷開關元件10。
第2圖係顯示根據本發明之一實施例所述之波形轉換電路120之功能。如第2圖所示，在此控制信號SC係以電壓範圍在高電壓位準VH以及參考節點NR之低電壓位準VL之間的方波為例。
當波形轉換電路120接收到控制信號SC之啟動脈衝210時，電壓箝位單元122將第一節點N1之驅動信號SD箝制於電壓箝位單元122之第二電壓VP。第一電阻R1用以箝制自控制信號SC經電壓箝位單元122流至參考節點NR之低電壓位準VL之電流。
過充電壓VPO可由第一電容C1以及沿著控制信號SC經過第一電容C1至電壓箝位單元122之路徑的寄生電阻所決定。根據本發明之一實施例，過充電壓VPO最高達高電壓位準VH。根據本發明之一實施例，驅動信號SD之過充電壓VPO用以快速地導通開關元件10，而第一節點N1之驅動信號SD接著箝制於第二電壓VP以將開關元件10之傳導損耗維持在很低的狀態。
當波形轉換電路120接收到控制信號SC之關閉脈衝220時，低電壓位準VL施加於第一電容C1之一端。由於當控制信號SC為高電壓位準VH時電容電壓VC已經儲存於第一電容C1中，當低電壓位準VL施加於第一電容C1時，第一節點N1之驅動信號SD係為負電壓，並且第一節點N1之驅動信號SD被箝制為電壓箝位單元122之第一電壓VN。
同樣的，下衝電壓VNO也是由第一電容C1以及沿著控制信號SC經第一電容C1至電壓箝位單元122之路徑的寄生電阻所決定。根據本發明之一實施例，第一節點N1之驅動信號SD之下衝電壓VNO用以快速地關斷開關元件10，並且第一節點N1之驅動信號SD隨後箝制於第一電壓VN以將開關元件10之漏電損耗維持在很低的狀態。根據本發明之一實施例，第一電壓VN係低於參考節點NR之低電壓位準VL，且用以避免開關元件10因雜訊干擾而導通。
根據本發明之一應用實施例，高電壓位準VH係為12V、低電壓位準VL係為0V、開關元件10之臨界電壓係為1V以及開關元件10之閘極端至源極端的正常操作電壓範圍係為-5V～7V。因此，第二電壓VP係箝制於6V附近以維持開關元件10之導通電阻夠低，並且第一電壓VN係箝制於-1V以確保開關元件10完全關斷。
第3圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖。如第3圖所示，電壓箝位單元122包括第一齊納二極體Z1。第一齊納二極體Z1包括第一陽極端NA1以及第一陰極端NC1，當電流自第一陽極端NA1經第一齊納二極體Z1至第一陰極端NC1時，第一齊納二極體Z1之跨壓係定義為第一順向導通電壓VF1。根據本發明之一實施例，當電流自第一陰極端NC1經第一齊納二極體Z1流至第一陽極端NA1，第一齊納二極體Z1之跨壓係定義為第一反向崩潰電壓VR1。
根據本發明之一實施例，當波形轉換電路120接收之控制信號SC位於高電壓位準VH時，第一節點N1之驅動信號SD最終將箝制於第一齊納二極體Z1之第一反向崩潰電壓VR1。根據本發明之一實施例，當波形轉換電路120接收之控制信號SC位於低電壓位準VL時，第一節點N1之驅動信號SD箝制於低電壓位準VL減去第一齊納二極體Z1之第一順向導通電壓VF1。
根據本發明之一實施例，第一順向導通電壓VF1係為0.7V、第一反向崩潰電壓VR1係為6V、高電壓位準VH係為12V以及低電壓位準VL係為0V。當控制信號SC係為12V時，驅動信號SD箝制於6V，當控制信號SC係為0V時，驅動信號SD箝制於-0.7V。因此，當開關元件10以常閉型氮化鎵場效電晶體為例，開關元件10之導通電阻可因驅動信號SD係為6V而維持在很低的狀態，並且開關元件10可因驅動信號SD係為-0.7V而完全關斷。
第4圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖。比較第4圖之電壓箝位單元122以及第3圖之電壓箝位單元122，第二齊納二極體Z2之第二陽極端NA2係耦接至並聯電路121，且低電壓位準VL施加於第二齊納二極體Z2之第二陰極端NC2。根據本發明之一實施例，當波形轉換電路120接收之控制信號SC位於高電壓位準VH時，驅動信號SD係由第二齊納二極體Z2之第二順向導通電壓VF2所決定。根據本發明之另一實施例，當波形轉換電路120接收之控制信號SC位於低電壓位準VL時，驅動信號SD最終箝制於低電壓位準VL減去第二齊納二極體Z2之第二反向崩潰電壓VR2。
第5圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖。如第5圖所示，電壓箝位單元122包括第三齊納二極體Z3以及第四齊納二極體Z4。第三齊納二極體Z3之第三陰極端NC3耦接至第四齊納二極體Z4之第四陰極端NC4，第三陽極端NA3耦接至開關元件10之閘極端G，並且第四陽極端NA4耦接至開關元件10之源極端S。
根據本發明之一實施例，當波形轉換電路120接收之控制信號SC位於高電壓位準VH時，驅動信號SD箝制於第三齊納二極體Z3之第三順向導通電壓VF3以及第四齊納二極體Z4之第四反向崩潰電壓VR4之和。根據本發明之另一實施例，當波形轉換電路120接收之控制信號SC位於低電壓位準VL時，驅動信號SD隨之箝位在低電壓位準VL減去第三齊納二極體Z3之第三反向崩潰電壓VR3以及第四齊納二極體Z4之第四順向導通電壓VF4之和。
第6圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖。如第6圖所示，電壓箝位單元122包括具有第五順向導通電壓VF5之第五二極體D5，第五二極體D5之第五陽極端NA5耦接至開關元件10之閘極端G，第五二極體D5之第五陰極端NC5耦接至開關元件10之閘極端S。根據本發明之一實施例，當波形轉換電路120接收之控制信號SC位於高電壓位準VH時，驅動信號SD係由第五二極體D5之第五順向導通電壓VF5所決定。
根據本發明之另一實施例，當波形轉換電路120接收之控制信號SC位於低電壓位準VL時，由於第五二極體D5在反向偏壓時係為開路狀態，因此驅動信號SD係等於儲存於第一電容C1之電容電壓VC。再者，電容電壓VC係等於高電壓位準VH減去第五順向導通電壓VF5。
第7圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖。如第7圖所示，電壓箝位單元122包括第六二極體D6以及第七二極體D7，其中第六二極體D6具有第六順向導通電壓VF6，第七二極體D7具有第七順向導通電壓VF7。
根據本發明之一實施例，當波形轉換電路120接收之控制信號SC位於高電壓位準VH時，驅動信號SD係由第六二極體D6之第六順向導通電壓VF6所決定。根據本發明之另一實施例，當波形轉換電路120接收之控制信號SC位於低電壓位準VL時，驅動信號SD箝制於低電壓位準VL減去第七順向導通電壓VF7。
第8圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖。如第8圖所示，電壓箝位單元122包括第八二極體D8以及第九齊納二極體Z9，其中第八二極體D8具有第八順向導通電壓VF8，第九齊納二極體Z9具有第九順向導通電壓VF9以及第九反向崩潰電壓VR9。第八二極體D8之第八陰極端NC8耦接至第九二極體Z9之第九陰極端NC9，第八陽極端NA8係耦接至開關元件10之閘極端G，第九陽極端NA9係耦接至開關元件10之源極端S。
根據本發明之一實施例，當波形轉換電路120接收之控制信號SC位於高電壓位準VH時，驅動信號SD係箝制於一箝制電壓，其中該箝制電壓等於第八二極體D8之第八順向導通電壓VF8以及第九齊納二極體Z9之第九反向崩潰電壓VR9。因此，第一電容C1所儲存之電容電壓VC等於高電壓位準VH減去該箝制電壓。根據本發明之另一實施例，當波形轉換電路120接收之控制信號SC位於低電壓位準VL時，由於第八二極體D8在反向偏壓時係為開路狀態，因此驅動信號SD係等於低電壓位準VL減去電容電壓VC。
第9圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖。如第9圖所示，電壓箝位單元122包括第十齊納二極體Z10以及第十一二極體D11。第十齊納二極體Z10之第十陰極端NC10係耦接至第十一二極體D11之第十一陰極端NC11，第十陽極端NA10係耦接至開關元件10之閘極端G，第十一陽極端NA11係耦接至開關元件10之源極端S。
根據本發明之一實施例，當波形轉換電路120接收之控制信號SC位於高電壓位準VH時，由於第十一二極體D11在反向偏壓時係為開路狀態，驅動信號SD係等於高電壓位準VH。根據本發明之另一實施例，當波形轉換電路120接收之控制信號SC係位於低電壓位準VL時，驅動信號SD隨之箝制於低電壓位準VL減去第十齊納二極體Z10之第十反向崩潰電壓VR10以及第十一二極體D11之第十一順向導通電壓VF11。
第10圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖。如第10圖所示，並聯電路122包括第一電阻R1、第二電阻R2以及第一電容C1，其中第二電阻R2係與相互並聯之第一電阻R1以及第一電容C1串聯。
當波形轉換電路120接收之控制信號SC係位於高電壓位準VH，第一電阻R1以及第二電阻R2之總阻抗用以箝制自高電壓位準VH經過電壓箝位單元122而流至低電壓位準VL之電流。再者，第二電阻R2以及第一電容C1用以決定過衝電壓VPO以及下衝電壓VNO。
第11圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖。如第11圖所示，並聯電路121包括第一電阻R1、第二電阻R2以及第一電容C1，其中相互串聯之第二電阻R2以及第一電容C1係與第一電阻R1並聯。
當波形轉換電路120接收之控制信號SC係位於高電壓位準VH時，第一電阻R1之阻抗用以箝制自高電壓位準VH經過電壓箝位單元122而流至低電壓位準VL之電流。再者，第二電阻R2以及第一電容C1用以決定過衝電壓VPO以及下衝電壓VNO。
第12圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖。如第12圖所示，並聯電路包括第一電阻R1、第二電阻R2以及第一電容C1，其中相互串聯之第二電阻R2以及第一電容C1係與第一電阻R1並聯。控制器110之第一開關S1係耦接至並聯電路121之一端，第二開關S2係耦接至相互串聯之第二電阻R2以及第一電容C1之間。
當波形轉換電路120接收之控制信號SC位於高電壓位準VH時，第一電阻R1之阻抗用以箝制自高電壓位準VH流經電壓箝位單元122而至低電壓位準VL之電流。再者，過衝電壓VPO係由第二電阻R2以及第一電容C1所決定，而下衝電壓VNO係由第一電容C1以及沿著第二開關S2至電壓箝位單元122之路徑之寄生電阻所決定。
第13圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖。如第13圖所示，並聯電路121包括第一電阻R1、第二電阻R2以及第一電容C1，其中第二電阻R2係耦接至相互並聯之第一電阻R1以及第一電容C1串聯。控制器110之第一開關S1係耦接至第二電阻R2，第二開關S2係耦接至第二電阻R2以及相互並聯之第一電阻R1以及第一電容C1之間。
當波形轉換電路120接收之控制信號SC係位於高電壓位準VH時，第一電阻R1以及第二電阻R2之總阻抗用以箝制自高電壓位準VH流經電壓箝位單元122而至低電壓位準VL之電流。再者，過衝電壓VPO係由第二電阻R2以及第一電容C1所決定，而下衝電壓VNO係由第一電容C1以及沿著第二開關S2至電壓箝位單元122之路徑的寄生電阻所決定。
第14圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖。與第1圖相比，第14圖之並聯電路121包括第一電阻R1、第一電容C1以及單向導通元件123。如第14圖所示，第一電阻R1、第一電容C1以及單向導通元件123皆為並聯，且耦接於控制節點NC以及開關元件10之閘極端G之間。
根據本發明之一實施例，當開關元件10之閘極端G之電壓超過控制信號SC達到單向導通元件123之限制順向導通電壓VFL時，單向導通元件123導通，並且將開關元件10之閘極端G之電壓放電至控制節點NC。
根據本發明之另一實施例，當開關元件10之閘極端G之電壓不超過控制信號SC時，單向導通元件123係為不導通，其中單向導通元件123之行為將於下文中更進一步詳細敘述。
第15圖係顯示根據本發明之一實施例所述之第14圖之波形轉換電路120之功能。如第14圖所示，控制節點NC之控制信號SC在此係以方波為例，其中控制信號SC之範圍係由高電壓位準VH至低電壓位準VL之間。過衝電壓VPO、第二電壓VP、下衝電壓VNO以及第一電壓VN係與第2圖相同，在此不再重複贅述。
當控制信號SC係為低電壓位準VL且驅動信號SD係為第一電壓位準VN時，驅動信號SD會產生震盪，使得驅動信號SD超過開關元件10之臨限電壓Vth。根據本發明之一實施例，驅動信號SD之震盪係為雜訊經開關元件10之閘極端至汲極端間的寄生電容耦合所致。
即使位於低電壓位準VL之控制信號SC係用以不導通開關元件10，當開關元件10預計要被不導通時，位於第一電壓VN之驅動信號SD之震盪現象依然會導通開關元件10。因此，當驅動信號SD之震盪現象超過了開關元件10之臨限電壓Vth時，開關元件10就會被誤導通。
單向導通元件123用以箝制位於第一電壓VN之驅動信號SD之震盪現象，使其遠低於開關元件10之臨限電壓Vth。當位於第一電壓VN之驅動信號SD之震盪現象超過了限制順向導通電壓VFL時，單向導通元件123會導通，而將驅動信號SD予以箝制，使其遠離開關元件10之臨限電壓Vth。
第16圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖。如第16圖所示，單向導通元件123包括限制二極體DL。限制二極體DL包括限制陽極端NAL以及限制陰極端NCL。限制二極體DL之限制陽極端NAL係耦接至開關元件10之閘極端G，限制陰極端NCL係耦接至控制節點NC。第一電壓VN係由限制二極體DL之限制順向導通電壓VFL所箝制。根據本發明之一實施例，限制順向導通電壓VFL係低於開關元件10之臨限電壓Vth。
根據本發明之另一實施例，限制二極體DL係為蕭特基二極體。根據本發明之其他實施例，限制二極體DL可為任何種類的二極體，其中該二極體之順向導通電壓係低於開關元件10之臨限電壓Vth。
第17圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖。與第14圖相比，第17圖之第二電阻R2係與第一電容C1串接。根據本發明之一實施例，第二電阻R2以及第一電容C1係用以決定第15圖所示之過衝電壓VPO以及下衝電壓VNO。
第18圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖。與第14圖相比，第18圖之第三電阻R3係與單向導通元件123相串接。
根據本發明之一實施例，第三電阻R3用以降低單向導通元件123將開關元件10之閘極端G放電的速度，進而保護開關元件10之閘極端G被下衝（undershooting）。根據本發明之另一實施例，第18圖之第二電阻R2也可與第18圖之第一電容C1串接。
第19圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖。將第19圖與第14圖相比，第一電容C1係由單向導通元件123之寄生電容CP所實現。換句話說，第14圖之第一電容C1係由電容性元件所實現，而單向導通元件123之寄生電容CP係作為第14圖之第一電容C1之用。根據本發明之一實施例，單向導通元件123可為第16圖所示之限制二極體DL。
第20圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖。如第20圖所示，第三電阻R3係與單向導通元件123串接。根據本發明之一實施例，單向導通元件123可為第16圖所示之限制二極體DL。
第21圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖。如第21圖所示，並聯電路121包括第一電阻R1、第一電容C1、第二電阻R2、第三電阻R3、隔離單向導通元件124以及PNP電晶體Q1。
第一電阻R1係耦接於第三內部節點NI3以及第一節點N1之間。第一電容C1係耦接於第一內部節點NI1以及第一節點N1之間。第二電阻R2係耦接於第一內部節點NI1以及第二內部節點NI2之間。第三電阻R3係耦接於第二內部節點NI2以及第三內部節點NI3之間。
當控制器110將高電壓位準VH提供至控制節點NC時，隔離單向導通元件124單方向的將控制節點NC之高電壓位準VH提供至第三節點NI3。PNP電晶體Q1包括射極端E、基極端B以及集極端C，其中射極端E係耦接至第二內部節點NI2，基極端B係耦接至控制節點NC，集極端C係耦接至參考節點NR。
根據本發明之一實施例，當控制器110將高電壓位準VH提供至控制節點NC時，隔離單向導通元件124係將高電壓位準VH提供至第三內部節點NI3。第21圖之第二電阻R2以及第三電阻R3係作為第11圖之第二電阻R2之用。第一電容C1係透過隔離單向導通元件124、第二電阻R2以及第三電阻R3，而被充電至高電壓位準VH。
根據本發明之另一實施例，當控制器110將低電壓位準VL提供至控制節點NC時，隔離單向導通元件124係為不導通，PNP電晶體Q1係為導通。第一電容C1因而透過第二電阻R2以及PNP電晶體Q1，而被放電至低電壓位準VL。
第22圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖。如第22圖所示，隔離單向導通元件124包括隔離二極體DI。隔離二極體DI包括陽極端A以及陰極端C，其中陽極端A係耦接至控制節點NC，因極端C係耦接至第三內部節點NI3。
根據本發明之另一實施例，隔離二極體DI係為蕭特基二極體。根據本發明之其他實施例，隔離二極體DI可為任何能夠單方向的將控制節點NC耦接至第三內部節點NI3之二極體。
第23圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖。如第23圖所示，並聯電路121更包括磁珠（bead core）BC。磁珠BC耦接於第一電容C1以及第一節點N1之間。根據本發明之一實施例，磁珠BC用以消除交流（AC）雜訊。
第24圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖。如第24圖所示，電壓箝位單元122以及開關元件10係封裝在一起，閘極驅動電路100只包括控制器110以及並聯電路121。
如第3-24圖所示，波形轉換電路之各種實施例皆已詳細說明。設計用來驅動以矽製程製作的金屬氧化物半導體場效電晶體之控制器，透過將第3-24圖所示之波形轉換電路耦接於該控制器以及常閉氮化鎵電晶體之開關元件之間，就算常閉氮化鎵電晶體之崩潰電壓小於以矽製程製作的金屬氧化物半導體場效電晶體，控制器也能夠不經任何修改直接驅動常閉氮化鎵電晶體之開關元件。
以上所述為實施例的概述特徵。所屬技術領域中具有通常知識者應可以輕而易舉地利用本發明為基礎設計或調整以實行相同的目的和/或達成此處介紹的實施例的相同優點。所屬技術領域中具有通常知識者也應了解相同的配置不應背離本創作的精神與範圍，在不背離本創作的精神與範圍下他們可做出各種改變、取代和交替。說明性的方法僅表示示範性的步驟，但這些步驟並不一定要以所表示的順序執行。可另外加入、取代、改變順序和/或消除步驟以視情況而作調整，並與所揭露的實施例精神和範圍一致。
10:開關元件 100:閘極驅動電路 110:控制器 120:波形轉換電路 121:並聯電路 122:電壓箝位單元 123:單向導通元件 124:隔離單向導通元件 210:啟動脈衝 220:關閉脈衝 G:閘極端 S:源極端 D:汲極端 R1:第一電阻 R2:第二電阻 R3:第三電阻 C1:第一電容 CP:寄生電容 S1:第一開關 S2:第二開關 SC:控制信號 SD:驅動信號 VC:電容電壓 VH:高電壓位準 VL:低電壓位準 VN:第一電壓 VP:第二電壓 VPO:過衝電壓 VNO:下衝電壓 VFL:限制順向導通電壓 Vth:臨限電壓 NR:參考節點 Z1:第一齊納二極體 NA1:第一陽極端 NC1:第一陰極端 VF1:順向導通電壓 VR1:第一反向崩潰電壓 Z2:第二齊納二極體 NA2:第二陽極端 NC2:第二陰極端 VF2:第二順向導通電壓 VR2:第二反向崩潰電壓 Z3:第三齊納二極體 Z4:第四齊納二極體 NA3:第三陽極端 NC3:第三陰極端 NA4:第四陽極端 NC4:第四陰極端 VF3:第三順向導通電壓 VR3:第三反向崩潰電壓 VF4:第四順向導通電壓 VR4:第四反向崩潰電壓 D5:第五二極體 NA5:第五陽極端 NC5:第五陰極端 VF5:第五順向導通電壓 D6:第六二極體 VF6:第六順向導通電壓 D7:第七二極體 VF7:第七順向導通電壓 D8:第八二極體 NA8:第八陽極端 NC8:第八陰極端 VF8:第八順向導通電壓 Z9:第九齊納二極體 NA9:第九陽極端 NC9:第九陰極端 VR9:第九反向崩潰電壓 Z10:第十齊納二極體 NA10:第十陽極端 NC10:第十陰極端 VR10:第十反向崩潰電壓 D11:第十一二極體 NA11:第十一陽極端 NC11:第十一陰極端 VF11:第十一順向導通電壓 DL:限制二極體 NAL:限制陽極端 NCL:限制陰極端 R3:第三電阻 Q1:PNP電晶體 NI1:第一內部節點 NI2:第二內部節點 NI3:第三內部節點 E:射極端 B:基極端 C:集極端 DI:隔離二極體 A:陽極端 C:陰極端 BC:磁珠
第1圖係顯示根據本發明之一實施例所述之閘極驅動電路之方塊圖； 第2圖係顯示根據本發明之一實施例所述之波形轉換電路120之功能； 第3圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖； 第4圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖； 第5圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖； 第6圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖； 第7圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖； 第8圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖； 第9圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖； 第10圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖； 第11圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖； 第12圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖； 第13圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖； 第14圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖； 第15圖係顯示根據本發明之一實施例所述之第14圖之波形轉換電路120之功能； 第16圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖； 第17圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖； 第18圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖； 第19圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖； 第20圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖； 第21圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖； 第22圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖； 第23圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖；以及 第24圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖。
10:開關元件
100:閘極驅動電路
110:控制器
120:波形轉換電路
121:並聯電路
122:電壓箝位單元
123:單向導通元件
G:閘極端
S:源極端
D:汲極端
R1:第一電阻
C1:第一電容
S1:第一開關
S2:第二開關
SC:控制信號
SD:驅動信號
VC:電容電壓
VH:高電壓位準
VL:低電壓位準
VFL:限制順向導通電壓
NR:參考節點

Claims (29)

  1. 一種波形轉換電路，用以藉由將一控制節點之一控制信號轉換至一第一節點之一驅動信號，其中上述控制信號係為自一高電壓位準至一參考節點之一低電壓位準，上述波形轉換電路包括： 一第一電阻，耦接於一控制器以及上述控制節點以及上述第一節點之間； 一單向導通元件，單方向地將第一節點放電至控制節點；以及 一電壓箝位單元，耦接於上述第一節點以及上述參考節點之間，其中上述電壓箝位單元用以箝制上述驅動信號。
  2. 如申請專利範圍第1項所述之波形轉換電路，更包括： 一第一電容，耦接於控制器以及上述控制節點以及上述第一節點之間。
  3. 如申請專利範圍第2項所述之波形轉換電路，更包括： 一第二電阻，耦接於上述控制節點以及上述第一電容之間。
  4. 如申請專利範圍第2項所述之波形轉換電路，更包括： 一第三電阻，耦接於上述單向導通元件以及上述控制節點之間。
  5. 如申請專利範圍第2項所述之波形轉換電路，其中上述第一電容係由上述單向導通元件之寄生電容所實現。
  6. 如申請專利範圍第2項所述之波形轉換電路，其中一第一電壓係轉換自上述控制信號之上述低電壓位準，一第二電壓係轉換自上述控制信號之上述高電壓位準，其中一驅動電壓之範圍係自上述第二電壓至上述第一電壓。
  7. 如申請專利範圍第6項所述之波形轉換電路，其中上述第二電壓係不大於上述高電壓位準。
  8. 如申請專利範圍第6項所述之波形轉換電路，如申請專利範圍第6項所述之波形轉換電路，其中上述單向導通元件包括： 一限制二極體，包括一限制陽極端以及一限制陰極端，其中上述限制陽極端耦接至上述第一節點，上述限制陰極端耦接至上述控制節點，其中上述第一電壓係由上述限制二極體之一限制順向導通電壓所箝制。
  9. 一閘極驅動電路，藉由將一驅動電壓施加至一開關元件之一閘極端而使得上述開關元件導通以及關斷，其中上述開關元件包括上述閘極端、一汲極端以及耦接至一參考節點之一源極端，上述閘極驅動電路包括： 一控制器，由一高電壓位準以及一低電壓位準供電而於一控制節點產生一控制信號，其中上述控制信號之範圍係為上述高電壓位準至上述參考節點之上述低電壓位準；以及 一波形轉換電路，將上述控制信號轉換成一驅動信號，其中上述波形轉換電路包括： 一第一電阻，耦接於上述控制節點以及上述開關元件之上述閘極端之間； 一單向導通元件，單方向地將上述開關元件之上述閘極端放電至上述控制節點；以及 一電壓箝位單元，耦接於上述開關元件之上述閘極端以及上述源極端之間，且用以箝位上述驅動信號。
  10. 如申請專利範圍第9項所述之閘極驅動電路，其中上述波形轉換電路更包括： 一第一電容，耦接於上述控制節點以及上述開關元件之上述閘極端之間。
  11. 如申請專利範圍第10項所述之閘極驅動電路，其中上述波形轉換電路更包括： 一第二電阻，耦接於上述控制節點以及上述第一電容之間。
  12. 如申請專利範圍第10項所述之閘極驅動電路，其中上述第一電容係由上述單向導通元件之寄生電容所實現。
  13. 如申請專利範圍第10項所述之閘極驅動電路，其中上述波形轉換電路更包括： 一第三電阻，耦接於上述單向導通元件以及上述控制節點之間。
  14. 如申請專利範圍第10項所述之閘極驅動電路，其中上述一第一電壓係轉換自上述控制信號之上述低電壓位準，一第二電壓係轉換自上述控制信號之上述高電壓位準。
  15. 如申請專利範圍第14項所述之閘極驅動電路，其中上述波形轉換電路將上述控制信號轉換成一驅動信號，其中上述驅動信號之範圍係為自上述第二電壓至上述第一電壓。
  16. 如申請專利範圍第15項所述之閘極驅動電路，其中上述第二電壓不大於上述高電壓位準。
  17. 如申請專利範圍第15項所述之閘極驅動電路，其中上述單向導通元件包括： 一限制二極體，包括一限制陽極端以及一限制陰極端，其中上述限制陽極端耦接至上述第一節點，上述限制陰極端耦接至一控制節點，其中上述第一電壓係由上述限制二極體之一限制順向導通電壓所箝制。
  18. 一種波形轉換電路，用以將一控制節點之一控制信號轉換至一第一節點之一驅動信號，其中上述控制信號之範圍係自一高電壓位準至一參考節點之一低電壓位準，上述波形轉換電路包括： 一第一電阻，耦接於一第三內部節點以及上述第一節點； 一第一電容，耦接於一第一內部節點以及上述第一節點之間； 一第二電阻，耦接於上述第一內部節點以及一第二內部節點之間； 一第三電阻，耦接於上述第二內部節點以及一第三內部節點之間； 一隔離單向導通元件，單方向的將上述控制節點之上述高電壓位準提供至上述第三內部節點； 一PNP電晶體，包括一射極端、一基極端以及一集極端，其中上述射極端係耦接至上述第二內部節點，上述基極端係耦接至上述控制節點，上述集極端係耦接至上述參考節點；以及 一電壓箝位單元，耦接於上述第一節點以及上述參考節點之間，其中上述電壓箝位單元係用以箝位上述驅動信號。
  19. 如申請專利範圍第18項所述之波形轉換電路，其中一第一電壓係轉換自上述控制信號之上述低電壓位準，一第二電壓係轉換自上述控制信號之上述高電壓位準，其中一驅動電壓之範圍係自上述第二電壓至上述第一電壓。
  20. 如申請專利範圍第19項所述之波形轉換電路，其中當上述控制節點係位於上述高電壓位準時，上述隔離單向導通元件係導通，並透過第二電阻以及第三電阻而對上述第一電容進行充電，其中上述第二電壓係產生於上述第一節點。
  21. 如申請專利範圍第19項所述之波形轉換電路，其中當上述控制節點係位於上述低電壓位準時，上述第一電容係透過上述第二電阻以及上述PNP電晶體放電至上述低電壓位準。
  22. 如申請專利範圍第18項所述之波形轉換電路，其中上述隔離單向導通元件包括： 一隔離二極體，包括一陽極端以及一陰極端，其中上述陽極端係耦接至上述控制節點，上述陰極端係耦接至上述第三內部節點。
  23. 如申請專利範圍第18項所述之波形轉換電路，更包括： 一磁珠，耦接於上述第一電容以及上述第一節點，其中上述磁珠用以消除交流雜訊。
  24. 一種閘極驅動電路，用以施加一驅動信號至一開關元件之一閘極端而使得上述開關元件導通以及不導通，其中上述開關元件包括上述閘極端、一汲極端以及耦接至一參考節點之一源極端，上述閘極驅動電路包括： 一控制器，由一高電壓位準以及一低電壓位準所供電而於一控制節點產生一控制信號，其中上述控制信號之範圍係自上述高電壓位準至上述參考節點之上述低電壓位準；以及 一波形轉換電路，將上述控制信號轉換至上述驅動信號，其中上述波形轉換電路包括： 一第一電阻，耦接於一第三內部節點以及一第一節點之間； 一第一電容，耦接於一第一內部節點以及上述第一節點之間； 一第二電阻，耦接於上述第一內部節點以及一第二內部節點之間； 一第三電阻，耦接於上述第二內部節點以及上述第三內部節點之間； 一隔離單向導通元件，單方向的將上述控制節點之上述高電壓位準提供至上述第三內部節點； 一PNP電晶體，包括一射極端、一基極端以及一集極端，其中上述射極端係耦接至上述第二內部節點，上述基極端係耦接至上述控制節點，上述集極端係耦接至上述參考節點；以及 一電壓箝位單元，耦接於上述第一節點以及上述參考節點之間，其中上述電壓箝位單元用以箝位上述驅動信號。
  25. 如申請專利範圍第24項所述之閘極驅動電路，其中一第一電壓係轉換自上述控制信號之上述低電壓位準，一第二電壓係轉換自上述控制信號之上述高電壓位準，其中一驅動電壓之範圍係自上述第二電壓至上述第一電壓，其中上述第二電壓係不大於上述高電壓位準。
  26. 如申請專利範圍第25項所述之閘極驅動電路，其中當上述控制節點係位於上述高電壓位準時，上述隔離單向導通元件係導通，並透過上述第二電阻以及上述第三電阻而對上述第一電容充電，第二電壓係產生於上述第一節點。
  27. 如申請專利範圍第25項所述之閘極驅動電路，其中當上述控制節點係位於上述低電壓位準時，上述第一電容透過上述第二電阻以及上述PNP電晶體而放電至上述低電壓位準。
  28. 如申請專利範圍第25項所述之閘極驅動電路，其中上述隔離單向導通元件包括： 一隔離二極體，包括一陽極端以及一陰極端，其中上述陽極端係耦接至上述控制節點，上述陰極端係耦接至上述第三內部節點。
  29. 如申請專利範圍第24項所述之閘極驅動電路，更包括： 一磁珠，耦接於上述第一電容以及上述第一節點，其中上述磁珠用以消除交流雜訊。
TW108133719A 2019-05-20 2019-09-19 波形轉換電路以及閘極驅動電路 TWI702798B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/417,092 US10826484B2 (en) 2016-07-06 2019-05-20 Waveform conversion circuit for gate driver
US16/417,092 2019-05-20

Publications (2)

Publication Number Publication Date
TWI702798B true TWI702798B (zh) 2020-08-21
TW202044761A TW202044761A (zh) 2020-12-01

Family

ID=68944285

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108133719A TWI702798B (zh) 2019-05-20 2019-09-19 波形轉換電路以及閘極驅動電路

Country Status (3)

Country Link
EP (1) EP3742613A1 (zh)
CN (1) CN111969989A (zh)
TW (1) TWI702798B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI752793B (zh) * 2021-01-12 2022-01-11 宏汭精測科技股份有限公司 部分脈衝電位可調之閘極驅動電路及裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130106468A1 (en) * 2011-11-01 2013-05-02 Sanken Electric Co., Ltd. Gate driver
US8558587B2 (en) * 2011-05-31 2013-10-15 Sanken Electric Co., Ltd. Gate driver
JP2016226108A (ja) * 2015-05-28 2016-12-28 ニチコン株式会社 ゲート駆動回路
TW201803271A (zh) * 2016-07-06 2018-01-16 台達電子工業股份有限公司 波形轉換電路以及閘極驅動電路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200906038A (en) * 2007-07-26 2009-02-01 Richtek Technology Corp Non-synchronous step-up voltage converter with anti-oscillation function and the anti-oscillation method thereof
JP5786281B2 (ja) * 2010-05-19 2015-09-30 サンケン電気株式会社 駆動回路
CN102594101A (zh) * 2012-02-16 2012-07-18 江苏大学 一种隔离型可快速关断的mosfet驱动电路
JP6237038B2 (ja) * 2013-09-20 2017-11-29 富士通株式会社 カスコードトランジスタ及びカスコードトランジスタの制御方法
US9755639B2 (en) * 2015-03-02 2017-09-05 Infineon Technologies Austria Ag Device and method for an electronic circuit having a driver and rectifier
US10826479B2 (en) * 2016-07-06 2020-11-03 Delta Electronics, Inc. Waveform conversion circuit for gate driver

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8558587B2 (en) * 2011-05-31 2013-10-15 Sanken Electric Co., Ltd. Gate driver
US20130106468A1 (en) * 2011-11-01 2013-05-02 Sanken Electric Co., Ltd. Gate driver
JP2016226108A (ja) * 2015-05-28 2016-12-28 ニチコン株式会社 ゲート駆動回路
TW201803271A (zh) * 2016-07-06 2018-01-16 台達電子工業股份有限公司 波形轉換電路以及閘極驅動電路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI752793B (zh) * 2021-01-12 2022-01-11 宏汭精測科技股份有限公司 部分脈衝電位可調之閘極驅動電路及裝置

Also Published As

Publication number Publication date
TW202044761A (zh) 2020-12-01
EP3742613A1 (en) 2020-11-25
CN111969989A (zh) 2020-11-20

Similar Documents

Publication Publication Date Title
TWI633754B (zh) 波形轉換電路以及閘極驅動電路
CN110024290B (zh) 用于基于GaN晶体管的功率转换器的自举电容器过电压管理电路
US10103725B2 (en) Driving circuit of a power circuit
TWI686040B (zh) 波形轉換電路以及閘極驅動電路
TWI754522B (zh) 閘極驅動電路
US9019000B2 (en) Driver circuit having a storage device for driving switching device
US10277107B1 (en) Synchronous rectifier gate driver with active clamp
JP5263317B2 (ja) 半導体スイッチング素子の駆動回路
US10826484B2 (en) Waveform conversion circuit for gate driver
US10063227B2 (en) Level shifting circuit
US20180115311A1 (en) Configurable Clamp Circuit
JP5761656B2 (ja) ゲートドライブ回路
TWI702798B (zh) 波形轉換電路以及閘極驅動電路
WO2018181212A1 (ja) スイッチング回路
JP6865348B2 (ja) 絶縁ゲート型半導体素子駆動装置及び絶縁ゲート型半導体素子駆動システム
TW202115913A (zh) 閘極驅動電路
US10211828B2 (en) Driving device for insulated gate semiconductor element, and driving system for the same element
US10637459B2 (en) Driving circuit and an under-voltage lockout circuit of a power circuit
JP2018142763A (ja) 誘導性負荷駆動回路、及び、その制御方法
JP2017093021A (ja) 上アーム側スイッチング素子駆動回路
JP2013042613A (ja) ゲート駆動回路
US20090016091A1 (en) Circuit and system for ultrasonic power regulation