JP2018142763A - 誘導性負荷駆動回路、及び、その制御方法 - Google Patents
誘導性負荷駆動回路、及び、その制御方法 Download PDFInfo
- Publication number
- JP2018142763A JP2018142763A JP2017034283A JP2017034283A JP2018142763A JP 2018142763 A JP2018142763 A JP 2018142763A JP 2017034283 A JP2017034283 A JP 2017034283A JP 2017034283 A JP2017034283 A JP 2017034283A JP 2018142763 A JP2018142763 A JP 2018142763A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- mos transistor
- circuit
- clamp
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
【課題】
容量性負荷を駆動するMOSトランジスタは、クランプ回路を通して流れる電流によりゲート−ソース間容量が充電され、そのゲート−ソース間電圧VGSが、前記MOSトランジスタの閾値電圧Vthを超えてから、オン動作する。このため、前記MOSトランジスタが誘導性負荷による逆起電力にてオンするタイミングは、前記クランプ回路で設定したクランプ電圧を超えてからオン動作する事となるため、駆動回路のクランプ特性には、オーバーシュート電圧が発生する。
【解決手段】
クランプ回路内の定電圧ダイオードがすべてオンする前に、定電圧ダイオードに並列接続した抵抗を経由して前記MOSトランジスタのゲート−ソース間容量を充電する事により、オーバーシュートの発生量を低減する。
【選択図】 図1
容量性負荷を駆動するMOSトランジスタは、クランプ回路を通して流れる電流によりゲート−ソース間容量が充電され、そのゲート−ソース間電圧VGSが、前記MOSトランジスタの閾値電圧Vthを超えてから、オン動作する。このため、前記MOSトランジスタが誘導性負荷による逆起電力にてオンするタイミングは、前記クランプ回路で設定したクランプ電圧を超えてからオン動作する事となるため、駆動回路のクランプ特性には、オーバーシュート電圧が発生する。
【解決手段】
クランプ回路内の定電圧ダイオードがすべてオンする前に、定電圧ダイオードに並列接続した抵抗を経由して前記MOSトランジスタのゲート−ソース間容量を充電する事により、オーバーシュートの発生量を低減する。
【選択図】 図1
Description
本発明は、駆動回路にMOS型電界効果トランジスタ(以下、MOSトランジスタ)を使用し、誘導性負荷を駆動する誘導性負荷駆動回路、及び、その制御方法に関する。
従来、マイコンなどの制御回路からの制御信号に応じてMOSトランジスタを使用してソレノイドなどの誘導性負荷を駆動するための回路としては、特開平11−145466号公報の図6に示す駆動回路がある。この駆動回路において誘導性負荷を駆動した場合、MOSトランジスタが、オンからオフに変化する際に誘導性負荷より逆起電力が発生する。この逆起電力による発生する電圧は、前記駆動回路のインピーダンスが高い程、高電圧となる。この発生した高電圧を、前記MOSトランジスタの耐圧以下に制限するために、前記MOSトランジスタのゲート−ドレイン間に、直列接続されたツェナーダイオード、及び、ダイオードからなる構成されるクランプ回路を配置する事により、MOSトランジスタの耐圧を超えないように保護してきた。
前記クランプ回路は、その直列接続されたツェナーダイオードのツェナー電圧V(DZ)、及び、ダイオードの順方向電圧VFの総和の電圧以上の電圧が、前記MOSトランジスタのドレイン側に発生した後から、クランプ回路に電流が流れ、前記MOSトランジスタのゲート−ソース間容量CGSを充電する。前記MOSトランジスタは、前記ゲート−ソース間容量CGSの充電電圧VGSが、前記MOSトランジスタの閾値電圧Vthを超えてから、オン動作する事となる。このため、前記MOSトランジスタがオンするタイミングは、前記クランプ回路で設定したクランプ電圧を超えてからオン動作する事となるため、前記クランプ特性には、オーバーシュート電圧が発生する。
このため、前記MOSトランジスタには、このオーバーシュート電圧分も含めたピーク電圧以上の耐圧を有する素子が必要となり、高耐圧MOSトランジスタとしては、必要な耐圧性能を実現するために大サイズにしていた。
直列接続された複数のツェナーダイオードを有するクランプ回路において、一部のツェナーダイオードと並列に抵抗Rを接続し、逆起電力発生途中から、MOSトランジスタの
ゲート−ソース間容量CGSを充電する事で、MOSトランジスタのオン動作の遅延量を低減する。
ゲート−ソース間容量CGSを充電する事で、MOSトランジスタのオン動作の遅延量を低減する。
本発明により、MOSトランジスタのオン動作までの遅延量を低減出来るので、オーバーシュートにより上昇する電圧のピーク電圧を低くする事が出来き、MOSトランジスタに要求される耐圧を下げる事が出来る。MOSトランジスタに要求される耐圧を下げる事で、MOSトランジスタのサイズを小さく出来る効果を得る事が出来る。
以下、実施例について図面を用いて説明する。
本発明の実施の形態を、図1を用いて説明する。誘導性負荷を駆動するMOSトランジスタM1のドレイン端子には、誘導性負荷Loadの一方の端子、及び、クランプ電圧VCLPを決定するクランプ回路1の一方の端子が接続され、ソース端子はGNDに接続され、ゲート端子には、前記クランプ回路1の他方の端子、及び、前記MOSトランジスタM1を駆動する駆動回路DRVに接続される。また、前記、誘導性負荷Loadの他方の端子は、電源VBに接続される。前記クランプ回路1は、前記MOSトランジスタM1のドレイン側にカソード側が、前期MOSトランジスタM1のゲート側にはアノード側の端子が接続されたDZ1〜DZ4からなるツェナー効果、もしくは、アバランシェ効果を利用した定電圧ダイオードが直列接続されている。前記定電圧ダイオードDZ1〜DZ4の内、定電圧ダイオードDZ1には、抵抗R1が並列接続され、同DZ2には、抵抗R2が並列接続されている。
以上のように構成された誘導性負荷駆動回路の動作を、以下に説明する。まず、従来の実施形態での動作について図9を用いて説明する。図1におけるクランプ回路1内の抵抗R1、R2を除いた他の構成は、前述の図1と同じ構成である。この場合のタイミング的な動作を、図10を用いて説明する。図10において、INは、前記駆動回路DRVへの入力信号、OUTは、誘導性負荷の駆動端子OUT端子点電圧、VGSは、前記MOSトランジスタM1のゲート−ソース間電圧である。
初期状態では、駆動回路DRVへの入力信号INはLとなり、MOSトランジスタM1のゲートは、0Vになっており、前記MOSトランジスタM1はオフ状態であり、出力端子OUTの電圧は、誘導性負荷Loadを経由してVB電圧となっている。
次にt0時点で、駆動回路DRVへの入力がL→Hになると、該駆動回路DRVは、前記MOSトランジスタM1のゲート電圧を、VDRVまで上昇させ前記MOSトランジスタM1をオン駆動する。このオン動作により、電源VB→誘導性負荷Load→MOSトランジスタM1→GNDへ負荷電流ILoadが流れ、誘導性負荷Loadを駆動する。
次にt1時点で、前記駆動回路DRVへの入力がH→Lになると、前記駆動回路DRVは、前記MOSトランジスタM1のゲート電圧の駆動を停止するので、ゲート電圧は0Vに低下させられる。それにより、前記MOSトランジスタのM1は、オフ動作となる。この時、誘導性負荷Loadには、電源VB→誘導性負荷Load→MOSトランジスタM1へ電流ILoadが流れているため、逆起電力が発生することとなる。この逆起電力により、駆動端子OUT点の電圧V(OUT)は上昇していく。定電圧ダイオードDZ1〜DZ4のアバランシェ電圧、もしくは、ツェナー電圧を、V(DZ1)〜V(DZ4)とすると、前記駆動端子OUT点電圧V(OUT)が、次の式(1)が成立するまでは、前記クランプ回路1には電流が流れない状態となる。
V(OUT)>V(DZ1)+V(DZ2)
+V(DZ3)+V(DZ4)……式(1)
この前記クランプ回路1に電流が流れないオフ状態では、前記MOSトランジスタM1のゲート電位が下がっており、前記MOSトランジスタM1は、オフ状態となっている。
+V(DZ3)+V(DZ4)……式(1)
この前記クランプ回路1に電流が流れないオフ状態では、前記MOSトランジスタM1のゲート電位が下がっており、前記MOSトランジスタM1は、オフ状態となっている。
その後、駆動端子点電圧V(OUT)が更に上昇し、式(1)が成り立つ状態になった場合に、クランプ回路1に、駆動端子OUTからクランプ回路1を通し、前記MOSトランジスタM1のゲート端子へ電流I1が流れる。この時をt2とすると、前記MOSトランジスタM1のゲートーソース間容量CGSを、このt2時点より、前記クランプ回路に流れる電流I1で充電し、ゲートーソース間電圧VGSを上昇させる事になる。
このため、駆動端子OUTの電圧は、前記VGSが、前記MOSトランジスタM1の閾値電圧Vthを超えるt3時点までの間は、上昇する事となる。その後、前記MOSトランジスタM1の閾値電圧Vthをゲート電圧が越えて該MOSトランジスタM1がオンする事で、駆動端子OUTの電圧V(OUT)は、式(2)で示される電圧VCLPにt4時点で収束する事となる。
VCLP=V(DZ1)+V(DZ2)
+V(DZ3)+V(DZ4)+VGS ……式(2)
その後は、誘導性負荷Loadへ蓄積されていたエネルギーが減少し、前記式(2)の電圧を維持出来なくなる(t5時点)と、逆起電力によって上昇していた駆動端子電圧V(OUT)は、下降していく事となる。このようにt2時点からt3時点においてゲート−ソース間容量CGSによってVGS電圧の上昇時間の遅延が発生する事により、駆動端子OUTには、オーバーシュートVovershoot電圧が発生する、このため、前記MOSトランジスタM1の耐圧としては、ピーク電圧Vpeakに耐えられる十分な耐圧が必要となっていた。
+V(DZ3)+V(DZ4)+VGS ……式(2)
その後は、誘導性負荷Loadへ蓄積されていたエネルギーが減少し、前記式(2)の電圧を維持出来なくなる(t5時点)と、逆起電力によって上昇していた駆動端子電圧V(OUT)は、下降していく事となる。このようにt2時点からt3時点においてゲート−ソース間容量CGSによってVGS電圧の上昇時間の遅延が発生する事により、駆動端子OUTには、オーバーシュートVovershoot電圧が発生する、このため、前記MOSトランジスタM1の耐圧としては、ピーク電圧Vpeakに耐えられる十分な耐圧が必要となっていた。
次に本発明の一実施例である図1の構成の動作を、図2を用いて説明する。図10と同様に、INは、前記駆動回路DRVへの入力信号、OUTは、誘導性負荷の駆動端子点電圧、VGSは、前記MOSトランジスタM1のゲート−ソース間電圧である。初期状態からt1時点までは、図10と同じ動作であるので省略し、t1時点以降を以下に説明する。
t1時点で、前記駆動回路DRVへの入力がH→Lになると、前記駆動回路DRVは、前記MOSトランジスタM1のゲート電圧の駆動を停止するので、ゲート電圧は0Vに低下させられる。それにより前記MOSトランジスタのM1は、オフ動作となる。この時、誘導性負荷Loadには、電源VB→誘導性負荷Load→MOSトランジスタM1へ電流ILoadが流れているため、逆起電力が発生する。この逆起電力により、駆動端子OUT点電圧V(OUT)は上昇していく。この電圧上昇時、定電圧ダイオードDZ3、DZ4のアバランシェ電圧、もしくは、ツェナー電圧を、V(DZ3)、V(DZ4)とした時、前記駆動端子OUT点電圧V(OUT)が、次の式(3)が成立した時に、クランプ回路1に、駆動端子OUTからクランプ回路1を通し、前記MOSトランジスタM1のゲート端子へ電流I1が流れ始める。
V(OUT)>V(DZ3)+V(DZ4)……式(3)
この流れはじめる時をt1’とした場合、前記クランプ回路1に流れる電流I1は、式(4)となる。
この流れはじめる時をt1’とした場合、前記クランプ回路1に流れる電流I1は、式(4)となる。
I1=(V(OUT)−(V(DZ3)+V(DZ4))/(R1+R2)
……式(4)
この式(4)の電流I1にて、前記MOSトランジスタM1のゲートーソース間容量CGSが充電されていく事となる。
……式(4)
この式(4)の電流I1にて、前記MOSトランジスタM1のゲートーソース間容量CGSが充電されていく事となる。
ここで、R1、R2の抵抗値の大小関係を、R1<R2として設定しておき、駆動端子OUTの電圧V(OUT)が上昇し、次の式(5)の条件が成り立つ時点t1”になると、前記クランプ回路1に流れる電流I1は、式(6)のように増大する。
V(OUT)>V(DZ2)+V(DZ3)+V(DZ4)……式(5)
I1=(V(OUT)−(V(DZ2)+V(DZ3)+V(DZ4))/R1
……式(6)
ここで、式(6)のI1は、式(4)のI1より大きくなっているため、前記MOSトランジスタM1のゲートーソース間容量CGSをより高速に充電を行う事が出来る。これにより、駆動端子OUT電圧V(OUT)が前述の式(2)になるタイミングt2時点で、前記ゲートーソース間容量CGSの充電電圧VGSを前記MOSトランジスタM1の閾値Vthに近づけておく事が出来る。
I1=(V(OUT)−(V(DZ2)+V(DZ3)+V(DZ4))/R1
……式(6)
ここで、式(6)のI1は、式(4)のI1より大きくなっているため、前記MOSトランジスタM1のゲートーソース間容量CGSをより高速に充電を行う事が出来る。これにより、駆動端子OUT電圧V(OUT)が前述の式(2)になるタイミングt2時点で、前記ゲートーソース間容量CGSの充電電圧VGSを前記MOSトランジスタM1の閾値Vthに近づけておく事が出来る。
この結果、t2時点からt3時点までの時間を短く出来るので、t2時点を越えた後のオーバーシュート電圧Vovershoot電圧を小さくする事が出来る。t3時点〜t5時点の動作については、前述の図10で説明した動作と同じとなるため、省略する。
このように、本実施例では、クランプ回路1は、複数の定電圧ダイオード(DZ1〜DZ4)が直列接続した直列ダイオード回路と、複数の抵抗R1,R2を備えており、複数の定電圧ダイオード(DZ1〜DZ4)は、抵抗R1、R2と並列接続される定電圧ダイオード(DZ1,DZ2)と、抵抗と並列接続されない定電圧ダイオード(DZ3、DZ4)を備える構成とすることで、前記オーバーシュート電圧Vovershootを小さくする事が出来る事で、前記MOSトランジスタM1に必要な耐圧は、式(2)に示されるクランプ電圧に近づけ下げることが出来、前記MOSトランジスタM1のサイズを小さくする事が出来る効果がある。
なお、図1における前記クランプ回路1のDZ1〜DZ4の接続順序は、図1に示した順である必要は無く、順序を入れ替えても等価となる事は言うまでも無い。
次に本発明の第2の実施の形態を、図3を用いて説明する。前記図1に示したクランプ回路1に対し、第2の実施形態では、定電圧ダイオードDZ1〜DZ4の他に、ダイオードD1、D2を直列接続して設け、該直列接続されたダイオードD1、D2のアノード側を、前記MOSトランジスタM1のドレイン側に接続し、カソード側を定電圧ダイオード(図3ではDZ4)のカソード側に接続する。
一般的にアバランシェダイオードやツェナーダイオードなどの定電圧ダイオードの電圧は、4V以上の電圧を取る。このため、前記定電圧ダイオードを直列に多段に接続した場合、その合計電圧は、4V以上の離散的な値となり、定電圧ダイオオードをm段直列接続した場合のクランプ電圧VCLPは、次の式(7)のようになる。
VCLP=m×V(DZ)+VGS ……式(7)
これに対し、本実施例のように、順方向電圧VFが0.7〜1V前後のダイオードを
1つ以上直列接続した場合のクランプ電圧VCLPは、式(8)のようになる。
これに対し、本実施例のように、順方向電圧VFが0.7〜1V前後のダイオードを
1つ以上直列接続した場合のクランプ電圧VCLPは、式(8)のようになる。
VCLP=m×V(DZ)+n×VF+VGS ……式(8)
ここで、nは、1以上の順方向に接続したダイオードの段数である。
ここで、nは、1以上の順方向に接続したダイオードの段数である。
図3の場合のクランプ電圧VCLPは、式(9)のようになる。
VCLP=V(DZ1)+V(DZ2)+V(DZ3)+V(DZ4)
+V(D1)+V(D2)+VGS ……式(9)
ここで、V(D1),V(D2)は、順方向に接続されたダイオードD1、D2の
順方向電圧VFである。
+V(D1)+V(D2)+VGS ……式(9)
ここで、V(D1),V(D2)は、順方向に接続されたダイオードD1、D2の
順方向電圧VFである。
本実施例での動作については、クランプ電圧VCLPが式(9)に変更となるだけで、第1の実施形態で説明した図2と同じであるため、詳細は、割愛するが、図1に示した定電圧ダイオードのみ直列接続に比べて、本発明の実施形態では、順方向にダイオードを挿入する事により、クランプ電圧VCLPの微調整が可能となる効果がある。
なお、図3でも同様に、クランプ回路1のD1〜D2、及び、DZ1〜DZ4の接続順序が、図3に示した順である必要は無く、順序を入れ替えても等価となる事は言うまでも無い。
次に本発明の第3の実施の形態を、図4を用いて説明する。前記図3に示したクランプ回路1に対し、第3の実施形態では、定電圧ダイオードDZ1〜DZ4、ダイオードD1、D2の他に抵抗RS1を直列接続して設け、前記クランプ回路1の抵抗RS1側を、前記MOSトランジスタM1のドレイン側に接続し、カソード側を定電圧ダイオード(図4ではDZ4)のカソード側に接続する。
前記図3に対し、更に前記抵抗RS1を挿入する事により、前記クランプ回路1に流れる電流をI1とし、定電圧ダイオオードをm段直列接続し、順方向ダイオードをn段直列接続した場合のクランプ電圧VCLPは、次の式(10)のようになる。
VCLP=m×V(DZ)+n×VF
+I1×RS1+VGS ……式(10)
本実施例での動作についても、クランプ電圧VCLPが式(10)に変更となるだけで、第1の実施形態で説明した図2と同じであるため、詳細は、割愛するが、図1に示した定電圧ダイオードのみ直列接続に比べて、順方向にダイオード、及び、抵抗RS1を挿入する事により、クランプ電圧を微調整が可能となる効果がある。
+I1×RS1+VGS ……式(10)
本実施例での動作についても、クランプ電圧VCLPが式(10)に変更となるだけで、第1の実施形態で説明した図2と同じであるため、詳細は、割愛するが、図1に示した定電圧ダイオードのみ直列接続に比べて、順方向にダイオード、及び、抵抗RS1を挿入する事により、クランプ電圧を微調整が可能となる効果がある。
次に本発明の第4の実施の一形態を、図5を用いて説明する。前記、図1に示したクランプ回路1に対し、第4の実施形態では、端子Cs1にてオン/オフ制御される制御スイッチSs1を、クランプ回路1内の抵抗R1に直列に挿入し、端子Cp1にてオン/オフ制御される制御スイッチSp1を、前記抵抗R1に並列に接続したクランプ回路1を、駆動MOSトランジスタM1のドレインーゲート間に接続している。
ここで、スイッチSs1がオン、スイッチSp1がオフの状態であれば、本実施形態の動作は、抵抗R3の挿入により、第1の実施形態の動作説明と同じであるので、動作説明は、割愛する。
スイッチSs1がオフ、スイッチSp1もオフの状態の場合は、図2に示すタイミング図において前記クランプ回路1に電流I1が流れ始めるt1’時点の駆動端子OUTの電圧V(OUT)を次の式(11)のように、また、流れる電流I1を式(12)のように変える事が出来る。
V(OUT)=V(DZ1)+V(DZ3)+V(DZ4) ……式(11)
I1=(V(OUT)−(V(DZ1)+V(DZ3)+V(DZ4))/R2
……式(12)
これにより、前記MOSトランジスタM1のゲートーソース間容量CGSの充電タイミングを遅くする事が出来る。
I1=(V(OUT)−(V(DZ1)+V(DZ3)+V(DZ4))/R2
……式(12)
これにより、前記MOSトランジスタM1のゲートーソース間容量CGSの充電タイミングを遅くする事が出来る。
スイッチSp2がオン(スイッチSs1は、オン/オフ不定)の場合は、前記クランプ回路1に流れ始めるt1’時点の駆動端子電圧は、第1の実施の形態と同じであるが、前記スイッチSp1がオンしているため、t1’時点以降に流れる電流I1は、式(13)のように増大する事と、クランプ時の駆動端子点電圧VCLPを、式(14)のように変える事が出来る。
I1=(V(OUT)−(V(DZ3)+V(DZ4))/R2 ……式(13)
VCLP=V(DZ2)
+V(DZ3)+V(DZ4)+VGS ……式(14)
第4の実施形態における第2の構成例を図6に示す。本構成例では、前記クランプ回路1内の抵抗R1だけで無く、抵抗R2にも、端子Cs2にてオン/オフ制御される制御スイッチSs2を、前記クランプ回路1内の抵抗R2に直列に挿入し、端子Cp2にてオン/オフ制御される制御スイッチSp2を、前記抵抗R2に並列に接続したクランプ回路1を、駆動MOSトランジスタM1のドレインーゲート間に接続している。
VCLP=V(DZ2)
+V(DZ3)+V(DZ4)+VGS ……式(14)
第4の実施形態における第2の構成例を図6に示す。本構成例では、前記クランプ回路1内の抵抗R1だけで無く、抵抗R2にも、端子Cs2にてオン/オフ制御される制御スイッチSs2を、前記クランプ回路1内の抵抗R2に直列に挿入し、端子Cp2にてオン/オフ制御される制御スイッチSp2を、前記抵抗R2に並列に接続したクランプ回路1を、駆動MOSトランジスタM1のドレインーゲート間に接続している。
前記図5に示した構成例では、MOSトランジスタM1のゲートーソース間容量をt1’時点以降にて充電する電流I1を、式(12)に示すように抵抗R2にて制御していたが、スイッチSs1、スイッチSs2のオン/オフ状態を入れ替える事で、式(15)の抵抗R1への制御に切り替えることが出来る。
I1=(V(OUT)−(V(DZ2)+V(DZ3)+V(DZ4))/R1
……式(12)
このように第2の構成例では、クランプ回路1に電流I1が流れ始めるタイミングt1’以降の電流値を変更出来るので、誘導性負荷による逆起電力の発生状態の変化に対し、その動作を調整出来る効果がある。
……式(12)
このように第2の構成例では、クランプ回路1に電流I1が流れ始めるタイミングt1’以降の電流値を変更出来るので、誘導性負荷による逆起電力の発生状態の変化に対し、その動作を調整出来る効果がある。
次に本発明の第5の実施の形態を、図7を用いて説明する。前記図1に示したクランプ回路1に対し、第5の実施形態では、定電圧ダイオードDZ1に並列に接続した抵抗R1の他に、容量C1を並列に接続したクランプ回路1を、MOSトランジスタM1のドレインーゲート端子間に接続している。
このように構成された誘導性負荷駆動回路の動作を、図8に示すタイミング図にて説明する。第1の実施の形態で示した図2と同じように、INは、前記駆動回路DRVへの入力信号、OUTは、誘導性負荷の駆動端子点電圧、VGSは、前記MOSトランジスタM1のゲート−ソース間電圧である。初期状態からt1時点までは、図2と同じ動作であるので省略する。
前記駆動回路DRVへの入力がH→Lになるt1時点になると、前記駆動回路DRVは、前記MOSトランジスタM1のゲート電圧の駆動を停止するので、ゲート電圧は0Vに低下させられる。それにより、前記MOSトランジスタのM1は、オフ動作となる。この時、誘導性負荷Loadには、電源VB→誘導性負荷Load→MOSトランジスタM1へ電流ILoadが流れているため、逆起電力が発生する。この逆起電力により、駆動端子点電圧V(OUT)は上昇していく。この電圧上昇時、定電圧ダイオードDZ3、DZ4のアバランシェ電圧、もしくは、ツェナー電圧を、V(DZ3)、V(DZ4)として、前記駆動端子点電圧V(OUT)が、前述の式(3)が成立した時に、クランプ回路1に、駆動端子OUTからクランプ回路1を通し、前記MOSトランジスタM1のゲート端子へ電流I1が流れ始める。
この時をt1’とした場合、前記クランプ回路1に流れる電流I1は、抵抗R1、R2、及び、C1の合成インピーダンスに従い、穏やかに前記MOSトランジスタM1のゲート電圧を充電していく。その後、前述の式(5)を満たす条件になると、前記クランプ回路に流れる電流I1は、抵抗R1、容量C1で決まる充電電流により、前記MOSトランジスタM1のゲートーソース間容量CGSを充電するので、図8のt1”時点からt2時点のように高速化して充電する事が出来る。
これにより、第1の実施の形態では、t1”時点からt2時点までの間のMOSトランジスタM1のゲートーソース間容量を穏やかに充電していたが、本実施の形態では、クランプ電圧に近づく直前で、急峻に充電する事が出来る。これにより、第1の実施の形態で発生していたオーバーシュート電圧Vovershootを更に小さくする事が出来る事で、前記MOSトランジスタM1に必要な耐圧は、第1の実施の形態よりさらにクランプ電圧に近づけ下げることが出来き、MOSトランジスタM1のサイズを小さくする事が出来る効果がある。
なお、図7における前記クランプ回路1の並列接続されたDZ1、R1、C1、並列接続されたR2、DZ2、及び、DZ3、DZ4の接続順序は、図7に示した順である必要は無く、順序を入れ替えても等価となる事は言うまでも無い。
1 クランプ回路
M1 MOSトランジスタ
DZ1〜DZ4 定電圧ダイオード
D1、D2 ダイオード
R1、R2、RS1 抵抗
C1 容量
Load 誘導性負荷
IN 制御入力端子
OUT 出力端子
DRV MOSトランジスタM1駆動回路
VB バッテリ電圧
VGS ゲート−ソース間電圧
CGS ゲートーソース間容量
I1 クランプ回路1に流れる電流
V(DZ1)〜V(DZ4) 定電圧ダイオードDZ1〜DZ4の電圧
Vovershoot オーバーシュート電圧
Vpeak ピーク電圧
VCLP 逆起電力時にクランプする電圧
Ss1、Ss2、Sp1、Sp2 スイッチ
Cs1、Cs2 スイッチSs1、Ss2のオン/オフ制御信号
Cp1、Cp2 スイッチSp1、Sp2のオン/オフ制御信号
M1 MOSトランジスタ
DZ1〜DZ4 定電圧ダイオード
D1、D2 ダイオード
R1、R2、RS1 抵抗
C1 容量
Load 誘導性負荷
IN 制御入力端子
OUT 出力端子
DRV MOSトランジスタM1駆動回路
VB バッテリ電圧
VGS ゲート−ソース間電圧
CGS ゲートーソース間容量
I1 クランプ回路1に流れる電流
V(DZ1)〜V(DZ4) 定電圧ダイオードDZ1〜DZ4の電圧
Vovershoot オーバーシュート電圧
Vpeak ピーク電圧
VCLP 逆起電力時にクランプする電圧
Ss1、Ss2、Sp1、Sp2 スイッチ
Cs1、Cs2 スイッチSs1、Ss2のオン/オフ制御信号
Cp1、Cp2 スイッチSp1、Sp2のオン/オフ制御信号
Claims (6)
- 誘導性負荷をドレイン端子で駆動するトランジスタと、
該電解効果トランジスタのゲート端子と、該電解効果トランジスタのドレイン間に接続されるクランプ回路と、を備え、
前記クランプ回路は、複数の定電圧ダイオードが直列接続された直列定電圧ダイオード回路と、複数の抵抗と、を備え、
前記直列ダイオード回路は、前記抵抗と並列接続される複数の定電圧ダイオードと、前記抵抗と並列接続されていない定電圧ダイオードを備える負荷駆動回路。 - 前記クランプ回路は、前記直列定電圧ダイオード回路と順方向に直列接続したダイオードを備える請求項1に記載の負荷駆動回路。
- 前記クランプ回路は、前記直列定電圧ダイオード回路と直列接続した抵抗を備える請求項1または2に記載の負荷駆動回路。
- 前記クランプ回路は、前記定電圧ダイオードと並列接続される複数の抵抗の間にスイッチ素子を備える請求項1乃至3の何れかに記載の負荷駆動回路。
- 前記クランプ回路は、前記直列電圧ダイオード回路のうち、前記抵抗と並列接続される定電圧ダイオードと並列接続されるスイッチ素子を複数備える請求項1乃至4の何れかに記載の負荷駆動回路。
- 前記クランプ回路は、前記直列電圧ダイオード回路のうち、前記抵抗と並列接続される定電圧ダイオードと並列接続される容量素子を備える請求項1乃至5の何れかに記載の負荷駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017034283A JP2018142763A (ja) | 2017-02-27 | 2017-02-27 | 誘導性負荷駆動回路、及び、その制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017034283A JP2018142763A (ja) | 2017-02-27 | 2017-02-27 | 誘導性負荷駆動回路、及び、その制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018142763A true JP2018142763A (ja) | 2018-09-13 |
Family
ID=63526802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017034283A Pending JP2018142763A (ja) | 2017-02-27 | 2017-02-27 | 誘導性負荷駆動回路、及び、その制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018142763A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112394764A (zh) * | 2019-08-16 | 2021-02-23 | 思睿逻辑国际半导体有限公司 | 电压控制 |
JP7493883B2 (ja) | 2020-09-28 | 2024-06-03 | 矢崎総業株式会社 | 逆起電圧抑制回路 |
-
2017
- 2017-02-27 JP JP2017034283A patent/JP2018142763A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112394764A (zh) * | 2019-08-16 | 2021-02-23 | 思睿逻辑国际半导体有限公司 | 电压控制 |
US11522528B2 (en) | 2019-08-16 | 2022-12-06 | Cirrus Logic, Inc. | Voltage control |
JP7493883B2 (ja) | 2020-09-28 | 2024-06-03 | 矢崎総業株式会社 | 逆起電圧抑制回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10554128B2 (en) | Multi-level boost converter | |
CN108123596B (zh) | 一种nmos开关管驱动电路 | |
US10243467B2 (en) | Voltage regulators with kickback protection | |
JP4712519B2 (ja) | ハイサイド駆動回路用チャージポンプ回路及びドライバ駆動電圧回路 | |
US10187049B2 (en) | Driving device and inductive load driving device | |
CN112567612B (zh) | 开关元件的驱动电路和开关电路 | |
US11011970B2 (en) | Gate drive circuit | |
CN110855277B (zh) | 可调钳位电路 | |
US7046040B2 (en) | Bootstrap driver | |
US10666137B2 (en) | Method and circuitry for sensing and controlling a current | |
CN104065251A (zh) | 具有受控栅极放电电流的驱动器电路 | |
CN103095226A (zh) | 集成电路 | |
CN110165912A (zh) | 一种同步整流器件的驱动电路 | |
US9559668B2 (en) | Drive circuit and semiconductor apparatus | |
EP2490316A1 (en) | A method and circuit for controlling a gate-source voltage of a reverse polarity protection MOSFET | |
US9490800B2 (en) | Control circuit of semiconductor switching element | |
CN101582628B (zh) | 定电流控制的高压启动电路 | |
JP2018142763A (ja) | 誘導性負荷駆動回路、及び、その制御方法 | |
JP7032154B2 (ja) | スイッチング回路、半導体装置、dc/dcコンバータ | |
US10396776B2 (en) | Drive voltage booster | |
CN107204761B (zh) | 一种功率管驱动电路 | |
CN107395183B (zh) | 一种脉冲大电流点火开关电路 | |
CN112585854A (zh) | 开关元件的驱动电路和开关电路 | |
CN107453599B (zh) | 多电压输出的正压电荷泵 | |
CN112567611B (zh) | 开关元件的驱动电路和开关电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170301 |