TW202115913A - 閘極驅動電路 - Google Patents

Abstract

一種閘極驅動電路包括電阻、電容、控制器以及電壓箝位單元。電阻耦接於供應電壓以及第一節點之間。電容耦接於供應電壓以及第一節點之間。控制器週期性地將第一節點以及參考節點耦接至控制節點，以產生控制信號於控制節點，其中控制信號之範圍係自第一節點之第一電壓至參考節點之低電壓位準。電壓箝位單元耦接於控制節點以及參考節點，且決定第一電壓。

Description

閘極驅動電路

本發明係有關於用以驅動開關元件之閘極端的閘極驅動電路。

氮化鎵元件與現存的矽元件相比極具潛力，且如預期地實際使用。標準的氮化鎵場效電晶體係為常開型（normally-on）元件，因此需要負電源將其關斷。另一方面，常閉型氮化鎵場效電晶體難以生產，而常閉型氮化鎵場效電晶體具有約為+1V之臨界電壓，該臨界電壓與現存的矽金氧半場校電晶體之臨界電壓相比非常低。這是常閉型氮化鎵場效電晶體的第一個問題。

再者，因常閉型氮化鎵場效電晶耐壓較低，當高電壓施加於常閉型氮化鎵場效電晶體之閘極端時，常閉型氮化鎵場效電晶體很容易損毀，使得常閉型氮化鎵場效電晶體無法採用一般的驅動積體電路來使用。這是常閉型形氮化鎵場效電晶體的第二個問題。由於這兩個問題，矽金氧半場校電晶體（如，絕緣柵雙極電晶體（Insulated Gate Bipolar Transistor, IGBT））之閘極驅動電路不能直接用來驅動常閉型氮化鎵場效電晶體。也就是，常閉型氮化鎵場效電晶體需要獨特的閘極驅動電路。

因此，我們需要一個波形轉換電路用以將適用於矽金氧半場效電晶體之閘極驅動電壓轉換成適用於常閉型氮化鎵場效電晶體，且不減損開關速度，並且該波形轉換電路能夠適用於各種不同類型的電晶體。

有鑑於此，本發明提出一種閘極驅動電路，包括一電阻、一電容、一控制器以及一電壓箝位單元。所述電阻耦接於一供應電壓以及一第一節點之間。所述電容耦接於所述供應電壓以及所述第一節點之間。所述控制器週期性地將所述第一節點以及一參考節點耦接至一控制節點，以產生一控制信號於所述控制節點，其中所述控制信號之範圍係自所述第一節點之一第一電壓至所述參考節點之一低電壓位準。所述電壓箝位單元耦接於所述控制節點以及所述參考節點，且決定所述第一電壓。

根據本發明之一實施例，所述第一電壓不大於所述供應電壓。

根據本發明之一實施例，所述控制器包括一第一開關以及一第二開關。所述第一開關將所述第一節點耦接至所述控制節點。所述第二開關將所述參考節點耦接至所述控制節點，其中所述第一開關以及所述第二開關係交替地導通以及關斷。

根據本發明之一實施例，所述電阻以及所述電容係用以對應所述第一開關導通而決定所述控制信號之一過衝電壓，其中所述過衝電壓用以快速的導通所述開關元件。

根據本發明之一實施例，當所述第一開關導通時，所述供應電壓對所述控制節點之一寄生電容充電。當所述控制信號達到所述第一電壓時，所述供應電壓提供一固定電流。所述固定電流流經所述電阻而至所述電壓箝位單元，使得所述電壓箝位單元將所述控制信號箝位於所述電壓箝位單元之一導通電壓。

根據本發明之一實施例，當所述第一開關係為關斷且所述第二開關係為導通時所述供應電壓經所述電阻而對所述第一節點充電，控制信號係位於所述低電壓位準。

根據本發明之一實施例，閘極驅動電路更包括一開關元件。所述開關元件包括一閘極端、一汲極端以及一源極端，其中所述閘極端耦接至所述控制節點，所述汲極端即取一功率電流，所述源極端係耦接至所述參考節點。

根據本發明之一實施例，所述電壓箝位單元包括一齊納二極體。所述齊納二極體包括一陽極端以及一陰極端，其中所述陽極端係耦接至所述開關元件之所述源極端，所述陰極端係耦接至所述開關元件之所述閘極端，其中所述第一電壓係由所述齊納二極體之一反向崩潰電壓所決定。

本發明更提出一種閘極驅動電路，用以導通以及關斷一開關元件。所述開關元件包括一閘極端、一汲極端以及一源極端，其中所述閘極端耦接至一控制節點，所述汲極端汲取一功率電流，所述源極端耦接至一參考節點。所述閘極驅動電路包括一電阻、一電容、一控制器以及一電壓箝位單元。所述電阻耦接於一供應電壓以及一第一節點。所述電容耦接於所述供應電壓以及所述第一節點。所述控制器週期性地將所述第一節點以及所述參考節點耦接至所述控制節點，以產生一控制信號於所述控制節點，其中所述控制信號之範圍係自所述第一節點之一第一電壓至所述參考節點之所述低電壓位準。所述電壓箝位單元耦接於所述控制節點以及所述參考節點之間，且決定所述第一電壓。

根據本發明之一實施例，所述第一電壓係不小於所述參考電壓。

根據本發明之一實施例，所述控制器包括一第一開關以及一第二開關。所述第一開關將所述第一節點耦接至所述控制節點。所述第二開關將所述參考節點耦接至所述控制節點，其中所述第一開關以及所述第二開關係交替地導通以及關斷。

根據本發明之一實施例，所述電阻以及所述電容係用以對應所述第一開關導通而決定所述控制信號之一過衝電壓，其中所述過衝電壓用以快速的導通所述開關元件。

根據本發明之一實施例，當所述第一開關導通時，所述供應電壓對所述控制節點之一寄生電容充電。當所述控制信號達到所述第一電壓時，所述供應電壓提供一固定電流。所述固定電流流經所述電阻而至所述電壓箝位單元，使得所述電壓箝位單元將所述控制信號箝位於所述電壓箝位單元之一導通電壓。

根據本發明之一實施例，當所述第一開關係為關斷且所述第二開關係為導通時所述供應電壓經所述電阻而對所述第一節點充電，控制信號係位於所述低電壓位準。

根據本發明之一實施例，所述控制器、所述電壓箝位單元以及所述開關元件係整合成單一封裝。

根據本發明之一實施例，所述電壓箝位單元包括一齊納二極體。所述齊納二極體包括一陽極端以及一陰極端，其中所述陽極端耦接至所述開關元件之所述源極端，所述陰極端耦接至所述開關元件之所述閘極端，其中所述第一電壓係由所述齊納二極體之一反向崩潰電壓所決定。

根據本發明之另一實施例，所述電壓箝位單元包括一齊納二極體。所述齊納二極體包括一陽極端以及一陰極端，其中所述陽極端係耦接至所述開關元件之所述閘極端，所述陰極端係耦接至所述開關元件之所述源極端，其中所述第一電壓係由所述齊納二極體之一順向導通電壓所決定。

根據本發明之另一實施例，所述電壓箝位單元包括一二極體。所述二極體包括一陽極端以及一陰極端，其中所述陽極端係耦接至所述開關元件之所述閘極端，所述陰極端係耦接至所述開關元件之所述源極端，其中所述第一電壓係由所述二極體之一順向導通電壓所決定。

根據本發明之另一實施例，所述電壓箝位單元包括一第一齊納二極體以及一第二齊納二極體。所述第一齊納二極體包括一第一陽極端以及一第一陰極端，其中所述第一陽極端係耦接至所述開關元件之所述閘極端。所述第二齊納二極體包括一第二陽極端以及一第二陰極端，其中所述第二陰極端係耦接至所述第一陰極端，所述第二陽極端係耦接至所述開關元件之所述源極端。所述第一電壓係由所述第一齊納二極體之一順向導通電壓以及所述第二齊納二極體之一反向崩潰電壓之和所決定。

根據本發明之另一實施例，所述電壓箝位單元包括一第一二極體以及一齊納二極體。所述第一二極體包括一第一陽極端以及一第一陰極端，其中第一陽極端係耦接至所述開關元件之所述閘極端。所述齊納二極體包括一齊納陽極端以及一齊納陰極端，其中所述齊納陰極端係耦接至所述開關元件之所述源極端，所述齊納陽極端係耦接至所述第一陰極端。所述第一電壓係由所述齊納二極體之所述齊納反向崩潰電壓以及所述第一二極體之一順向導通電壓之和所決定。

根據本發明之另一實施例，所述電壓箝位單元包括一齊納二極體以及一第一二極體。所述齊納二極體包括一齊納陽極端以及一齊納陰極端，其中所述齊納陰極端係耦接至所述開關元件之所述閘極端。所述第一二極體包括一第一陽極端以及一第一陰極端，其中所述第一陽極端係耦接至所述開關元件之所述源極端，所述第一陰極端係耦接至所述齊納陽極端。所述第一電壓係等於所述供應電壓。

以下說明為本發明的實施例。其目的是要舉例說明本發明一般性的原則，不應視為本發明之限制，本發明之範圍當以申請專利範圍所界定者為準。

能理解的是，雖然在此可使用用語「第一」、「第二」、「第三」等來敘述各種元件、組成成分、區域、層、及/或部分，這些元件、組成成分、區域、層、及/或部分不應被這些用語限定，且這些用語僅是用來區別不同的元件、組成成分、區域、層、及/或部分。因此，以下討論的一第一元件、組成成分、區域、層、及/或部分可在不偏離本揭露一些實施例之教示的情況下被稱為一第二元件、組成成分、區域、層、及/或部分。

值得注意的是，以下所揭露的內容可提供多個用以實踐本發明之不同特點的實施例或範例。以下所述之特殊的元件範例與安排僅用以簡單扼要地闡述本發明之精神，並非用以限定本發明之範圍。此外，以下說明書可能在多個範例中重複使用相同的元件符號或文字。然而，重複使用的目的僅為了提供簡化並清楚的說明，並非用以限定多個以下所討論之實施例以及/或配置之間的關係。此外，以下說明書所述之一個特徵連接至、耦接至以及/或形成於另一特徵之上等的描述，實際可包含多個不同的實施例，包括該等特徵直接接觸，或者包含其它額外的特徵形成於該等特徵之間等等，使得該等特徵並非直接接觸。

第1圖係顯示根據本發明之一實施例所述之閘極驅動電路之電路圖。如第1圖所示，閘極驅動電路100用以導通或關斷開關元件10，使得開關元件10汲取功率電流IP。開關元件10包括閘極端G、源極端S以及汲極端D。根據本發明之一實施例，開關元件10係為常閉型電晶體。根據本發明之另一實施例，開關元件10矽為常閉型氮化鎵場效電晶體。

閘極驅動電路100包括電阻R、電容C、控制器110以及電壓箝位單元120。電阻R耦接於供應電壓VDD以及第一節點N1之間，電容C係耦接於供應電壓VDD以及第一節點N1之間。

控制器110係耦接於第一節點N1以及參考節點NR之間，並且控制器110包括第一開關S1以及第二開關S2。第一開關S1以及第二開關S2係交替的導通與關斷，並以控制信號SC產生啟動脈衝以及關閉脈衝。為了簡化說明之目的，控制器110係簡化為第一開關S1以及第二開關S2。

控制信號SC之啟動脈衝以及關閉脈衝係施加於開關元件10之閘極端G，使得開關元件10周期性的導通與關斷。控制信號SC之範圍係由高電壓位準至參考節點NR之低電壓位準VL，其中高電壓位準係等於第一節點N1之第一電壓V1，並且於下文中將詳細描述。根據本發明之一實施例，控制信號SC之高電壓位準超過開關元件10之臨限電壓，以致導通開關元件10。

電壓箝位單元120係耦接於控制節點NC以及參考節點NR，且用以箝位閘極端G以及源極端S之間的跨壓。根據本發明之一實施例，供應電壓VDD係超過開關元件10之崩潰電壓。也就是，電壓箝位單元120用以保護開關元件10，以避免供應電壓VDD直接對開關元件10偏壓。

當控制信號SC之啟動脈衝施加於開關元件10之閘極端G，控制器110之第一開關S1係為導通，使得控制信號SC之高電壓位準等於第一節點N1之第一電壓V1。此外，當第一電壓V1超過電壓箝位單元120之導通電壓VTO時，電壓箝位單元120係為導通，使得第一電壓V1箝位於電壓箝位單元120之導通電壓VTO，以保護開關元件10免於崩潰。

當控制信號SC之關閉脈衝施加於開關元件10之閘極端G時，控制器110之第二開關S2係為導通，而將控制節點NC之控制信號SC下拉至低電壓位準VL。根據本發明之一實施例，參考節點NR係耦接至接地端，且低電壓位準VL係為接地位準。

根據本發明之一實施例，控制器110、電壓箝位單元120以及開關元件10可封裝在一起。根據本發明之另一實施例，控制器110、電壓箝位單元120以及開關元件10可實現於單晶片系統（System-on-Chip，SoC）。根據本發明之其他實施例，控制器110、電壓箝位單元120以及開關元件10可整合在一起。

第2圖係顯示根據本發明之一實施例所述之第1圖之閘極驅動電路之波形之示意圖。如第2圖所示，流經電阻R之電阻電流IR以及流經電容C之電容電流IC之總和、第一節點N1之第一電壓V1、控制信號SC以及電容C之電容跨壓VC僅為說明解釋之用。

在時間t0至時間t1內，控制器110之第一開關S1係為關斷且第二開關S2係為導通，控制節點NC之控制信號SC被下拉至低電壓位準VL。根據本發明之一實施例，低電壓位準VL係為接地位準。因此在時間t0至時間t1內，控制信號SC係為接地位準，且開關元件10之閘極端G以及源極端S之間的跨壓係為零。

由於第一開關S1在時間t0至時間t1內係為關斷，第一節點N1之第一電壓V1係由供應電壓VDD經電阻R以及電容C所充電，其中第一電壓V1仍小於供應電壓VDD。因此，在時間t0至時間t1內，第一電壓V1被充電，電阻電流IR以及電容電流IC之總和在時間t0至時間t1內係約為零，且電容C之電容電壓VC下降。

在時間t1時，第一開關S1係為導通、第二開關S2係為關斷且第一電壓V1係提供至控制接點NC，使得第一電壓V1因電容C與沿著第一節點N1至電壓箝位單元120之間的寄生電容之間的電荷共享而劇烈下降，且緊接著上升而產生過衝電壓VOS。根據本發明之一實施例，過衝電壓VOS係由電容C以及沿著第一節點N1至電壓箝位單元120之間的寄生電容所決定。

因此，電阻電流IR以及電容電流IC之總和劇烈上升，隨後回至電容電壓VC除以電阻R，即VC/R。由於當地一關S1導通時，第一節點N1係耦接至控制節點NC，因此控制信號SC自第一電壓V1開始上升，並且過衝電壓VOS也產生於控制信號SC。根據本發明之一實施例，過衝電壓VOS可幫助開關元件10快速導通。由於電容電壓VC係為供應電壓VDD以及第一電壓V1之電壓差，加上供應電壓VDD係為定值，電容電壓VC隨著第一電壓V1而改變。

在時間t2時，電壓箝位單元120係為導通，使得第一電壓V1以及控制信號SC被箝位於電壓箝位單元120之導通電壓VTO。當電容電壓VC係為供應電壓VDD減去導通電壓VTO時，電阻電流IR保持於VC/R，電容電流IC係為零。

在時間t3時，第一開關S1係為關斷，而第二開關S2係為導通。電阻電流IR、第一節點N1之第一電壓V1、控制信號SC以及電容電壓VC係重複時間t0之狀態。

第3圖係顯示根據本發明之另一實施例所述之閘極驅動電路之電路圖。如第3圖所示，電壓箝位單元120包括第一齊納二極體Z1。第一齊納二極體Z1包括第一陽極端NA1以及第一陰極端NC1。當電流自第一陽極端NA1流至第一陰極端NC1而經過第一齊納二極體Z1時，第一齊納二極體Z1之跨壓定義為第一反向崩潰電壓VR1。

根據本發明之一實施例，當控制器1110產生位於高電壓位準之控制信號SC時，控制信號SC最終被箝位於第一齊納二極體Z1之第一反向崩潰電壓VR1。也就是，第一反向崩潰電壓VR1係為第1圖以及第2圖之導通電壓VTO。

第4圖係顯示根據本發明之另一實施例所述之閘極驅動電路之電路圖。將第4圖之電壓箝位單元120與第3圖相比，第二齊納二極體Z2之第二陽極端NA2係耦接至低電壓位準VL，第二齊納二極體Z2之第二陰極端NC2係耦接至控制節點NC。

根據本發明之一實施例，當控制器110產生位於高電壓位準之控制信號SC時，第一電壓V1以及控制信號SC之高電壓位準係由第二齊納二極體Z2之第二順向導通電壓VF2所決定。也就是，第二順向導通電壓VF2係為第1圖以及第2圖之導通電壓VTO。

第5圖係顯示根據本發明之另一實施例所述之閘極驅動電路之電路圖。如第5圖所示，電壓箝位單元120包括第三齊納二極體Z3以及第四齊納二極體Z4。第三齊納二極體Z3之第三陽極端NA3係耦接至第四齊納二極體Z4之第四陽極端NA4，第三陰極端NC3係耦接至開關元件10之閘極端G，第四陰極端NC4係耦接至開關元件10之源極端S。

根據本發明之一實施例，當控制器110產生位於高電壓位準之控制信號SC時，第一電壓V1以及控制信號SC之高電壓位準被箝位於第三齊納二極體Z3之第三順向導通電壓VF3以及第四齊納二極體Z4之第四反向崩潰電壓VR4之和。也就是，第三齊納二極體Z3之第三順向導通電壓VF3以及第四齊納二極體Z4之第四反向崩潰電壓VR4係為第1圖以及第2圖之導通電壓VTO。

第6圖係顯示根據本發明之另一實施例所述之閘極驅動電路之電路圖。如第6圖所示，電壓箝位單元120包括第五二極體D5，其中第五二極體D5具有第五順向導通電壓VF5。根據本發明之一實施例，當控制器110產生之控制信號SC位於高電壓位準，第一電壓V1以及控制信號SC之高電壓位準係由第五二極體D5之第五順向導通電壓VF5。也就是，第五二極體D5之第五順向導通電壓VF5係為第1圖以及第2圖之導通電壓VTO。

第7圖係顯示根據本發明之另一實施例所述之閘極驅動電路之電路圖。如第7圖所示，電壓箝位單元120包括第六二極體D6以及第七齊納二極體Z7，其中第六二極體具有第六順向導通電壓VF6，第七齊納二極體Z7具有第七反向崩潰電壓VR7。第六二極體D6之第六陽極端NA6係耦接至控制節點NC，第六陰極端NC6係耦接至第七齊納二極體Z7之第七陽極端NA7，第七陰極端NC7係耦接至開關元件10之源極端S。

根據本發明之一實施例，當控制器10產生位於高電壓位準之控制信號SC時，第一電壓V1以及控制信號SC之高電壓位準被箝位於箝位電壓，其中箝位電壓等於第六二極體D6之第六順向導通電壓VF6以及第七齊納二極體Z7之第七反向崩潰電壓VR7之總和。也就是，第六二極體D6之第六順向導通電壓VF6以及第七齊納二極體Z7之第七反向崩潰電壓VR7之總和係為第1圖以及第2圖之導通電壓VTO。

第8圖係顯示根據本發明之另一實施例所述之閘極驅動電路之電路圖。如第8圖所示，電壓箝位單元120包括第八齊納二極體Z8以及第九二極體D9。第八齊納二極體Z8之第八陽極端NA8係耦接至第九二極體D9之第九陰極端NC9，第八陰極端NC8係耦接至開關元件10之閘極端G，第九二極體D9之第九陽極端NA9係耦接至開關元件10之源極端S。

根據本發明之一實施例，當控制器110產生位於高電壓位準之控制信號SC時，第九二極體D9係為開路，因此第一電壓V1以及控制信號SC之高電壓位準之最大值係為供應電壓VDD。

如第3-8圖所示，波形轉換電路之各種實施例皆已詳細說明。設計用來驅動以矽製程製作的金屬氧化物半導體場效電晶體之控制器，透過將第3-8圖所示之波形轉換電路耦接於該控制器以及常閉氮化鎵電晶體之開關元件之間，就算常閉氮化鎵電晶體之崩潰電壓小於以矽製程製作的金屬氧化物半導體場效電晶體，控制器也能夠不經任何修改直接驅動常閉氮化鎵電晶體之開關元件。

雖然本揭露的實施例及其優點已揭露如上，但應該瞭解的是，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作更動、替代與潤飾。此外，本揭露之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本揭露一些實施例之揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本揭露一些實施例使用。因此，本揭露之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外，每一申請專利範圍構成個別的實施例，且本揭露之保護範圍也包括各個申請專利範圍及實施例的組合。

10:開關元件 100:閘極驅動電路 110:控制器 120:電壓箝位單元 210:啟動脈衝 220:關閉脈衝 G:閘極端 S:源極端 D:汲極端 R:電阻 C:電容 S1:第一開關 S2:第二開關 SC:控制信號 VC:電容電壓 VDD:供應電壓 VL:低電壓位準 VOS:過衝電壓 VTO:導通電壓 N1:第一節點 V1:第一電壓 NR:參考節點 NC:控制節點 IP:功率電流 Z1:第一齊納二極體 NA1:第一陽極端 NC1:第一陰極端 VR1:第一反向崩潰電壓 Z2:第二齊納二極體 NA2:第二陽極端 NC2:第二陰極端 VF2:第二順向導通電壓 Z3:第三齊納二極體 Z4:第四齊納二極體 NA3:第三陽極端 NC3:第三陰極端 NA4:第四陽極端 NC4:第四陰極端 VF3:第三順向導通電壓 VR4:第四反向崩潰電壓 D5:第五二極體 NA5:第五陽極端 NC5:第五陰極端 VF5:第五順向導通電壓 D6:第六二極體 VF6:第六順向導通電壓 Z7:第七齊納二極體 VR7:第七反向崩潰電壓 Z8:第八齊納二極體 NA8:第八陽極端 NC8:第八陰極端 D9:第九二極體 NA9:第九陽極端 NC9:第九陰極端

第1圖係顯示根據本發明之一實施例所述之閘極驅動電路之電路圖； 第2圖係顯示根據本發明之一實施例所述之第1圖之閘極驅動電路之波形之示意圖； 第3圖係顯示根據本發明之另一實施例所述之閘極驅動電路之電路圖； 第4圖係顯示根據本發明之另一實施例所述之閘極驅動電路之電路圖； 第5圖係顯示根據本發明之另一實施例所述之閘極驅動電路之電路圖； 第6圖係顯示根據本發明之另一實施例所述之閘極驅動電路之電路圖； 第7圖係顯示根據本發明之另一實施例所述之閘極驅動電路之電路圖；以及 第8圖係顯示根據本發明之另一實施例所述之閘極驅動電路之電路圖。

10:開關元件

100:閘極驅動電路

110:控制器

120:電壓箝位單元

G:閘極端

S:源極端

D:汲極端

R:電阻

C:電容

S1:第一開關

S2:第二開關

SC:控制信號

VC:電容電壓

VDD:供應電壓

VL:低電壓位準

VOS:過衝電壓

VTO:導通電壓

N1:第一節點

V1:第一電壓

NR:參考節點

NC:控制節點

IP:功率電流

Claims (21)

1. 一種閘極驅動電路，包括： 一電阻，耦接於一供應電壓以及一第一節點之間； 一電容，耦接於所述供應電壓以及所述第一節點之間； 一控制器，週期性地將所述第一節點以及一參考節點耦接至一控制節點，以產生一控制信號於所述控制節點，其中所述控制信號之範圍係自所述第一節點之一第一電壓至所述參考節點之一低電壓位準；以及 一電壓箝位單元，耦接於所述控制節點以及所述參考節點，且決定所述第一電壓。
2. 如請求項1之閘極驅動電路，其中所述第一電壓不大於所述供應電壓。
3. 如請求項1之閘極驅動電路，其中所述控制器包括： 一第一開關，將所述第一節點耦接至所述控制節點；以及 一第二開關，將所述參考節點耦接至所述控制節點，其中所述第一開關以及所述第二開關交替地導通以及關斷。
4. 如請求項3之閘極驅動電路，其中所述電阻以及所述電容係用以對應所述第一開關導通而決定所述控制信號之一過衝電壓，其中所述過衝電壓用以快速的導通所述開關元件。
5. 如請求項3之閘極驅動電路，其中當所述第一開關導通時，所述供應電壓對所述控制節點之一寄生電容充電，其中當所述控制信號達到所述第一電壓時，所述供應電壓提供一固定電流，其中所述固定電流流經所述電阻而至所述電壓箝位單元，使得所述電壓箝位單元將所述控制信號箝位於所述電壓箝位單元之一導通電壓。
6. 如請求項3之閘極驅動電路，其中當所述第一開關係為關斷且所述第二開關係為導通時所述供應電壓經所述電阻而對所述第一節點充電，控制信號係位於所述低電壓位準。
7. 如請求項1之閘極驅動電路，更包括： 一開關元件，包括一閘極端、一汲極端以及一源極端，其中所述閘極端耦接至所述控制節點，所述汲極端汲取一功率電流，所述源極端係耦接至所述參考節點。
8. 如請求項1之閘極驅動電路，其中所述電壓箝位單元包括： 一齊納二極體，包括一陽極端以及一陰極端，其中所述陽極端係耦接至所述開關元件之所述源極端，所述陰極端係耦接至所述開關元件之所述閘極端，其中所述第一電壓係由所述齊納二極體之一反向崩潰電壓所決定。
9. 一種閘極驅動電路，用以導通以及關斷一開關元件，其中所述開關元件包括一閘極端、一汲極端以及一源極端，其中所述閘極端耦接至一控制節點，所述汲極端汲取一功率電流，所述源極端耦接至一參考節點，其中所述閘極驅動電路包括： 一電阻，耦接於一供應電壓以及一第一節點； 一電容，耦接於所述供應電壓以及所述第一節點； 一控制器，週期性地將所述第一節點以及所述參考節點耦接至所述控制節點，以產生一控制信號於所述控制節點，其中所述控制信號之範圍係自所述第一節點之一第一電壓至所述參考節點之所述低電壓位準；以及 一電壓箝位單元，耦接於所述控制節點以及所述參考節點之間，且決定所述第一電壓。
10. 如請求項9所述之閘極驅動電路，其中所述第一電壓係不小於所述參考電壓。
11. 如請求項9之閘極驅動電路，其中所述控制器包括： 一第一開關，將所述第一節點耦接至所述控制節點；以及 一第二開關，將所述參考節點耦接至所述控制節點，其中所述第一開關以及所述第二開關交替地導通以及關斷。
12. 如請求項11之閘極驅動電路，其中所述電阻以及所述電容係用以對應所述第一開關導通而決定所述控制信號之一過衝電壓，其中所述過衝電壓用以快速的導通所述開關元件。
13. 如請求項11之閘極驅動電路，其中當所述第一開關導通時，所述供應電壓對所述控制節點之一寄生電容充電，其中當所述控制信號達到所述第一電壓時，所述供應電壓提供一固定電流，其中所述固定電流流經所述電阻而至所述電壓箝位單元，使得所述電壓箝位單元將所述控制信號箝位於所述電壓箝位單元之一導通電壓。
14. 如請求項11之閘極驅動電路，其中當所述第一開關係為關斷且所述第二開關係為導通時所述供應電壓經所述電阻而對所述第一節點充電，控制信號係位於所述低電壓位準。
15. 如請求項9之閘極驅動電路，其中所述控制器、所述電壓箝位單元以及所述開關元件係整合成單一封裝。
16. 如請求項9之閘極驅動電路，其中所述電壓箝位單元包括： 一齊納二極體，包括一陽極端以及一陰極端，其中所述陽極端耦接至所述開關元件之所述源極端，所述陰極端耦接至所述開關元件之所述閘極端，其中所述第一電壓係由所述齊納二極體之一反向崩潰電壓所決定。
17. 如請求項9之閘極驅動電路，其中所述電壓箝位單元包括： 一齊納二極體，包括一陽極端以及一陰極端，其中所述陽極端係耦接至所述開關元件之所述閘極端，所述陰極端係耦接至所述開關元件之所述源極端，其中所述第一電壓係由所述齊納二極體之一順向導通電壓所決定。
18. 如請求項9之閘極驅動電路，其中所述電壓箝位單元包括： 一二極體，包括一陽極端以及一陰極端，其中所述陽極端係耦接至所述開關元件之所述閘極端，所述陰極端係耦接至所述開關元件之所述源極端，其中所述第一電壓係由所述二極體之一順向導通電壓所決定。
19. 如請求項9之閘極驅動電路，其中所述電壓箝位單元包括： 一第一齊納二極體，包括一第一陽極端以及一第一陰極端，其中所述第一陽極端係耦接至所述開關元件之所述閘極端；以及 一第二齊納二極體，包括一第二陽極端以及一第二陰極端，其中所述第二陰極端係耦接至所述第一陰極端，所述第二陽極端係耦接至所述開關元件之所述源極端； 其中所述第一電壓係由所述第一齊納二極體之一順向導通電壓以及所述第二齊納二極體之一反向崩潰電壓之和所決定。
20. 如請求項9之閘極驅動電路，其中所述電壓箝位單元包括： 一第一二極體，包括一第一陽極端以及一第一陰極端，其中第一陽極端係耦接至所述開關元件之所述閘極端；以及 一齊納二極體，包括一齊納陽極端以及一齊納陰極端，其中所述齊納陰極端係耦接至所述開關元件之所述源極端， 所述齊納陽極端係耦接至所述第一陰極端； 其中所述第一電壓係由所述齊納二極體之所述齊納反向崩潰電壓以及所述第一二極體之一順向導通電壓之和所決定。
21. 如請求項9之閘極驅動電路，其中所述電壓箝位單元包括： 一齊納二極體，包括一齊納陽極端以及一齊納陰極端，其中所述齊納陰極端係耦接至所述開關元件之所述閘極端；以及 一第一二極體，包括一第一陽極端以及一第一陰極端，其中所述第一陽極端係耦接至所述開關元件之所述源極端，所述第一陰極端係耦接至所述齊納陽極端； 其中所述第一電壓係所述供應電壓。

Images