TWI374601B

TWI374601B -

Info

Publication number: TWI374601B
Application number: TW093137947A
Authority: TW
Original assignee: Renesas Electronics Corp
Priority date: 2004-01-21
Filing date: 2004-12-08
Publication date: 2012-10-11
Also published as: US20080224676A1; CN1922786A; US20130049719A1; WO2005071838A1; US20110127982A1; TW200525867A; CN101577504B; JPWO2005071838A1; JP4176769B2; US20090295351A1; US8638078B2; CN101577504A; CN100555870C; US7663354B2; US7898232B2; US8373484B2

Description

1374601 (1) 九、發明說明【發明所屬之技術領域】本發明是有關電壓鉗位電路（電壓位準變換電路）、切換電源裝置以及用於此的半導體積體電路裝置，例如有關適用於應用在將高電壓變換爲低電壓的切換電源裝置上有效的技術。【先前技術】當作使用MOSFET的電壓紺位電路的例子，則有記載於日本特開平6 - 694 35號公報、特開平5-3 27465號公報〇 [專利文獻1]日本特開平6 - 69435號公報 [專利文獻2]日本特開平5 — 327465號公報【發明內容】 [發明欲解決的課題] 於上述公報記載的電壓鉗位電路中，形成 MOSFET 之產生鉗位的輸出電壓的輸出側節點會造成浮動，漏電流會流入到這’一旦輸出節點側上昇到閘極電壓以上時，就會有電壓鉗位動作無法進行等的問題。本發明之目的在於提供一種以簡單的構造而穩定地作動的電壓鉗位電路和可高速作動的切換電源裝置。本發明的前述及其他目的和新型的特徵，由本說明書的記述及所附圖面即可明白。 -4- (2) (2)1374601 [用以解決課題的手段] 於本案所揭示的發明中，若簡單說明代表性發明的槪要’即如下所記載。亦即，在供給輸入電壓的輸入端子連接源極、汲極路徑的其中一方，且對閘極賦予應限制的特定電壓，在源極、汲極路徑的另一方與電路的接地電位之間，使用設置電流源的MOSFET，由上述源極、汲極路徑的另一方，獲得對應於輸入電壓的鉗位輸出電壓。

於具備：在電感串列形態地連接電容器而形成平滑輸出電壓，且控制由輸入電壓流入到電感的電流，並使上述輸出電壓成爲特定電壓的的第1開關元件、和當上述第1開關元件爲OFF狀態時，將有上述電感所發生的反電動勢電壓鉗位於特定電位的第2開關元件的切換電源電裝置中，設有：藉由對應於上述輸入電壓的高電壓訊號利用第1驅動電路來驅動上述第1開關元件，藉由上述高電壓利用第2 驅動電路來驅動上述第2開關元件，以較上述輸入電壓還低的低電壓產生作動，且以由上述電容器所得到的輸出電壓成爲特定電壓的方式形成PWM訊號而設置形成上述第1 驅動電路與第2驅動電路之驅動訊號的控制邏輯電路，並將上述第1開關元件的驅動訊號，對應於上述低電壓而加以電壓鉗位並回歸到上述第2驅動電路之輸入端的第1電壓鉗位電路：和將上述第2開關元件對應於上述低電壓而加以電壓鉗位並回歸到上述第1驅動電路的輸入端的第2電壓鉗位電路：並以上述第1和第2開關元件不會同時成爲ON -5- (3) (3)1374601 狀態的方式進行切換控制，作爲上述電壓鉗位電路而在供給上述驅動訊號的輸入端子連接源極、汲極路徑的其中一方，且對閘極賦予上述低電壓，並使用在源極、汲極路徑的另一方與電路的接地電位之間設置電流源的MOSFET，且由上述源極、汲極路徑的另一方獲得對應驅動訊號的回歸訊號。藉此，能實現以高速且低消耗的電力，穩定地進行電壓鉗位動作。【實施方式】 [用以實施發明的最佳形態] 第1圖乃表示有關本發明的電壓鉗位電路的其中一實施例的電路圖。同圖的電壓鉗位電路乃使由半導體積體電路裝置的外部輸入端子所供給之較高的訊號振幅VCC的輸入訊號Vin，朝向電壓鉗位於形成在半導體積體電路裝置的輸入電路IB的作動電壓VDD位準所對應之輸入電壓VI的輸入電路。在輸入端子Vin設有作爲靜電破壞防護電路的二極體 D 1和D2。雖未特別限制，但具有該實施例的輸入電路的半導體積體電路裝置乃具有較高的電壓VCC、和低於電壓 VCC之電壓VDD的兩個電源端子。上述二極體D1乃設置在上述輸入端子Vin和高電源端子VCC之間，上述二極體D2 乃設置在上述輸入端子Vin和電路的接地電位VSS之間。雖未特別限制，但上述電源電壓VCC乃如約12V之較高的電 (4) (4)1374601 壓，上述電源電壓VDD乃如約5V之較低的電壓。於第1圖中，記號Vi η乃以代表輸入端子及輸入訊號兩者而被使用〇上述輸入端子Vin乃連接於構成身爲輸入節點的電壓鉗位電路的N通道MOSFETM1之其中一方的源極、汲極路徑。對該MOSFETM1的閘極供給電源電壓VDD作爲應限制的電壓。由上述MOSFETM1源極、汲極路徑的另一方獲得藉由上述電源電壓VDD被鉗位的輸出電壓，且傳送到輸入電路IB的輸入端子。該實施例中，爲了實現穩定地進行上述MOSFETM1所致之電壓鉗位動作，在上述源極、汲極路徑的另一方與電路的接地電位之間設置可流入直流性的電流成份的電流源1〇。並對於上述電流源1〇以並列形態地設有電容器Ci » 該實施例中，輸入端子Vin乃如於同圖作爲波形所揭示般，供給如VCC — 0V ( 12V - 0V )之較大的訊號振幅的輸入訊號，由上述MQSFETM1的源極、汲極路徑的另一方乃如（VDD—Vth) — 0V般地，變換成藉由電流VDD所限制之較小的訊號振幅。而通過輸入電路IB的輸出訊號Vo乃如於同圖作爲波形所揭示般，如VDD _ 0V ( 5V — 0V )的 CMOS振幅。在此，Vth乃爲MOSFETM1的臨限値電壓。如果MOSFETM1的基板連接在輸入端子Vin，M0SFETM1與連接由輸入端子Vin往輸入電路IB之方向的二極體之狀況產生相同作用，無法得到電壓鉗位效果。又，雖然將 M0SFETM1的基板連接在VSS亦可，但臨限値電壓Vth會因 1374601 (5) ^ I. 3 基板偏壓效應而變高，來自輸入端子V in的輸入訊號不會到達下一段的輸入電路IB的邏輯臨限，藉此有可能會引起錯誤動作。因此，本實施例中，MOSFETM1乃形成於電性地自基板分離的P型井區域，相關的P型井（通道區域）乃連接於屬於上述MOSFETM1的輸出側的源極、汲極路徑的另一方。藉此就能穩定地進行鉗位動作。於第2圖乃表示用以說明有關本發明的電壓鉗位電路的動作的特性圖。第2圖（A)乃爲輸出入電壓特性圖，在輸入電壓Vih乃由0V變化成VCC時，雖然輸出電壓VI到 VDD — Vth爲止是對應於輸入電壓Vm而變化，但即使輸入電壓Vin上昇到VDD_Vth以上，輸出電壓VI仍會成爲VDD 一 Vth的一定位準，且進行電壓鉗位動作。第2圖（B)乃爲輸入電壓一電流特性圖，對輸入電壓 V in的上昇，僅流入電流源I。所致之一定電流。藉此對應於電流源I。的電流値而謀求低耗電。順便一提，使用電阻元件和二極體等的定電壓元件也能進行電壓鉗位動作，但此時如爲了電路的高速化，降低電阻元件的電阻値時，則輸入電流Π會變大》相反的，如爲了低耗電，提高電阻元件的電阻値時，就會犧牲電路的高速化。第2圖（C)乃爲電壓變化特性。該實施例中，因爲輸入訊號Vin通過MOSFETM1的源極、汲極路徑來傳送，鉗位輸出電壓VI會與輸入電壓Vin之上升幾近同步而變化。根據前述第2圖（B)及第2圖（C)，於本案發明的電壓鉗位電路中，可達到高速化與低耗電化並存。 (6) (6)1374601 於第3圖表示用以說明本發明的電壓鉗位電路的等效電路圖。如同圖所示，於MOSFETM1之輸出側的節點VI會形成因電路絕緣不良等之高電阻LR所致之漏電流路徑的情形、電流源1〇不存在的情形下，雖電壓鉗位動作會無法作動，但能藉由設置電流源1〇抑制上述輸出節點VI的電位上昇’進行穩定的電壓鉗位動作。因此，電流源1〇只要設定在大於不會被視爲不良的漏電流的微小電流，就可如第 2圖（B)地達成低耗電化。於第4圖表示說明本發明的電壓鉗位電路的等效電路圖。如同圖所示，於MOSFETM1的源極、汲極間存在著寄生電容Cds。當輸入訊號Vin因該寄生電容Cds變化成如 VCC的高電壓時，會有因耦合發生使輸出側VI變化成電源電壓VDD以上的問題。爲了避免此問題，於電流源1〇並列形態地設置電容器Ci。藉此，寄生電容Cds與電容器Ci會串列形態地被連接，並對應於其電容比的反比而將輸入電壓Vin分壓，上述輸出側VI就不會形成爲電源電壓VDD以上。再者，於輸入電路IB中，雖然構成輸入電路的 MOSFET的閘極電容是存在於MOSFETM1的另一方的端子與接地電壓VSS之間或MOSFETM1的另一方的端子與電源電壓VDD之間等，但僅依靠該閘極電容，仍會如上述般，會因耦合而輸出側VI變化成電源電壓VDD以上。因此，上述電容器Ci即使與輸入電路IB的輸入電容相比仍充分地較大。於第5圖表示有關本發明的電壓鉗位電路的其中一實 -9- (7) (7)1374601 施例的具體性電路圖。MOSFETM1乃爲與前述第1圖的 MOSFETM1相同，電容器Ci乃藉由MOS電容所構成。輸入電路1B乃由：以P通道MOSFETM3與N通道MOSFETM4所構成之輸入側的CMOS反相電路、和以P通道MOSFETM5與N 通道MOSFETM6所構成之輸出側的CMOS反相電路的並列電路所構成。雖未有特別限制，但在輸出側的C Μ 0 S反相電路的輸入端子與電路的接地電位之間，係設有Ν通道 MOSFETM7 ,輸出訊號V。會回歸到閘極。藉此，輸入側的CMOS反相電路，係在輸出訊號Vo爲低位準時，M0SFETM7成爲OFF狀態，而具有對應於 MOSFETM3和M4之電導比的第1邏輯臨限値。對此，在輸出訊號Vo爲高位準時，M0SFETM7成爲ON狀態， MOSFETM4和M0SFETM7成爲並聯形態，變化成低於上述第1邏輯臨限値的邏輯臨限値電壓。藉此，於輸入電路IB 中，具有當輸入訊號由低位準變化成高位準時，成爲上述較高的第1邏輯臨限値電壓，當由高位準變化成低位準時，成爲較上述還低的第2邏輯臨限値的滯後傳送特性。藉此，在輸入訊號Vin成爲上述第1邏輯臨限値電壓以上時，如不成爲低於其的第2邏輯臨限値電壓以下的話，則輸出訊號Vo不會變化，故當輸入訊號Vin在輸入電路的邏輯臨限値電壓附近時，即使發生雜訊，輸出訊號Vo仍不會回應於此而變化，所以能進行穩定的輸入訊號的取得。該實施例中，電流源1〇是藉由降壓型的N通道 MOSFETM2所構成。該MOSFETM2乃連接著閘極和源極， -10- (8) (8)1374601 藉此進行定電流動作。該電流源Ιο可爲以對閘極施加特定電壓之增強型的Ν通道MOSFET所構成，也可爲以多結晶矽層等所構成的高電阻元件所構成。於同圖中’省略前述靜電破壞防護用的二極體。構成電容器Ci的MOSFET雖未特別限制’但可採用Ρ通道MOSFET的閘極電容。該閘極電容乃例如採用 MOSFETM4等相當於普通MOSFET數十個量的MOSFET所構成，具有約如lpF的電容値的方式所形成。順便一提，此時的MOSFETM1乃如通道寛W爲20/z m、通道長L爲800nm ，MOSFETM2乃如通道寛W爲20// m、通道長L爲8// m地分別形成較大的尺寸。對此，構成CMOS反相電路的N通道 M0SFETM4乃如通道寬W爲8/zm、通道長L爲2//m，N通道 M0SFETM6乃如通道寬W爲7 /z m、通道長L爲8OOnm地分別成爲較小的尺寸。於第6圖表示用以說明有關本發明的電壓鉗位電路的動作波形圖於第6圖中，表示輸入電壓Vin、甜位電壓VI 及輸出電壓Vo的實際測定波形圖。電壓鉗位電路乃爲前述第5圖所示的電路，輸入電壓Vin乃爲如0-1 2V的高振幅，低電壓VDD爲5V。如同圖所示，相對於輸入電壓Vin而得到如VIDD — Vth ( MOSFETM 1的臨限値電壓）的鉗位電壓 VI，通過具有前述滯後特性的2個CMOS反相電路，得到 CMOS位準的輸出電壓Vo。於第7圖表示呈現以有關本發明的電壓鉗位電路的電容器Ci的電容値作爲參數的輸入電壓17ιη和鉗位電壓VI之 -11 - 1374601 Ο) 關係的上升特性圖。在電容器Ci=0，亦即未連接電容器 Ci的狀態，藉由利用MOSFETM1的源極、汲極間的寄生電容Cds的耦合，鉗位電壓VI也上昇約7.8V，然後藉由前述電流源1〇進行放電而緩緩地下降。亦即利用MOSFETM3和 M4的CMOS反相電路的輸入電容較小，藉由與上述寄生電容Cds的分壓，亦上述約7.8V上昇。如上述電容器Ci的電容値爲Ci=0.5pF時、Ci = lpF時、Ci = 1.5pF時、Ci = 2pF時，鉗位電壓VI可抑制成約3.6V 、3V、2.6V、2.2V。因爲電容器Ci亦爲輸入電路之輸入電容，若提高電容値，通過MOSFETM1的鉗位電壓VI爲止的充電時間，或上升時的放電時間也會變長，故本實施例設定在認爲所需要最小的Ci= lpF。在上述寄生電容Cds的耦合動作乃適當設定上述電容器Ci的電容値，藉此利用該耦合就能高速進行鉗位電壓VI的上升、下降。於第8圖表示有關本發明的電壓鉗位電路的輸入電壓 Vin的上升特性圖。同圖乃放大表示第6圖的下降部分的時間。該實施例的電壓鉗位電路乃輸入電壓Vin以Ins由0V上升至12V時，以與此幾近相同的時間，藉用在前述寄生電容Cds的耦合而上升到3V附近，藉由在M0SFETM1的充電動作，於最後上升到VDD(5V) - Vth爲止。在由2段的 CMOS反相電路所構成之輸入電路IB中，以2ns左右的訊號傳送延遲時間而將輸出電壓Vo上升至高位準。於第9圖表示有關本發明的電壓鉗位電路的輸入電壓 Vin的下降特性圖。同圖乃放大表示第6圖的下降部分的時 -12- (10) (10)1374601 間。該實施例的電壓鉗位電路乃輸入電壓Vin會以lns* 1 2V下降至ον ’以與於此幾近相同的時間而利用在前述寄生電容Cds的耦合和利用在MOSFETM1的放電動作而下降到輸入電路IB的邏輯臨限値電壓以下爲止。對於最後成爲 0V ’則更需要lns ’但如前述，以輸入電路IB的觀點而言 ’則如上述般爲等於0V者。由2段的CMOS反相電路所形成的輸入電路IB中’以2ns左右的訊號傳送延遲時間而將輸出電壓Vo下降到低位準。於第10圖表示使用有關本發明的電壓鉗位電路的切換電源裝置的其中一實施例的區塊圖。該實施例的切換電源裝置乃由控制1C和驅動1C所形成，屬於將由高電壓所構成的輸入電壓Vin降壓到由低電壓所構成的輸出電壓Vout的降壓型切換電源。雖未特別限制，但上述降壓型切換電源是屬於將100V的商用交流電壓變換成像是12V的直流電壓所形成的高電壓，進一步變換成用於構成微電腦的CPU ( 中央處理裝置）、記憶體電路等之作動的約3V左右的低電壓。係設置：將電容器C0串聯形態地連接於電感L0而形成平滑輸出電壓Vout，並控制從如約12V的輸入電壓Vin流入到上述電感L0的電流，而使上述輸出電壓Vout成爲特定電壓的驅動1C的第1開關元件、和將當上述第1開關元件爲 OFF狀態時發生在上述電感L0的反電動勢電壓鉗位於特定電位（PGND)的第2開關元件。爲了使上述輸出電壓Vout 成爲特定電壓，以電阻R1和R2分壓，而輸出電壓Vout會供 (11) (11)1374601 給到設置在控制1C的錯誤放大器EA，且與特定電壓相比。該錯誤放大EA的輸出電壓、和以三角波發生電路TWG所形成的三角波會供給到電壓比較電路CMP，其輸出訊號會傳送到控制電路CONT而形成PWM (脈衝寬調變）訊號。該PWM訊號乃作爲上述驅動1C的上述第1開關元件和第2開關元件的控制訊號使用。亦即藉由PWM訊號來控制上述第 1開關元件的ON期間，並進行流入到上述電感LO之電流的控制。控制1C雖未特別限制，但供給像是12V的高電壓VDD ，上述錯誤放大器的輸入電壓因是較小的電壓，故藉由內部電源電路形成5V左右的低電壓，使前述錯誤放大器EA 、比較器CMP及三角波發生電路TWG和形成上述PWM訊號的控制電路CONT動作。因此，控制1C亦可作爲直接供給像是5V的低電壓者。於上述驅動1C中，對於上述電派電壓端子VDD雖未特別限制，但可供給與輸入電壓Vin相同之像是12V的高電壓。端子REG係連接著供後述之內部降壓電源電路Reg的輸出電壓穩定化的電容器C2的外部端子，端子VLDRV乃如後述，供給驅動上述第2開關元件的驅動電路的作動電壓。端子BOOT係如後述般，連接用以將驅動上述第1開關元件之驅動電路的作動電壓加以昇壓的自舉電容C1。在該電容 C1的另一方的電極乃連接在設有電感LO的輸出端子LX。端子DISBL乃輸入進行驅動1C之動作控制（ΟΝ/OFF)的動作控制訊號。 -14- (12) (12)1374601 於第11圖表示第10圖的驅動1C的其中一實施例的區塊圖。上述第1開關元件乃藉由功率MOSFETQ1所構成，且藉由第1驅動電路（高側驅動器高側驅動器）HSD且藉由對應上述輸入電壓Vin的昇壓電壓訊號被驅動。亦即因 MOSFETQ1是以N通道型所構成，故對閘極供給對應於輸入電壓Vin的驅動電壓，而使輸出電壓僅降低臨限値電壓量。在此，爲了實現可對電感LO供給輸入電壓Vin，當 MOSFETQ1爲OFF狀態時，亦即輸出端子LX藉由身爲鉗位用之開關元件的M0SFETQ2的ON狀態，幾近在電路的接地電位PGND時，通過肖特基能障二極體SBD(Schottky-barrier diode)並藉由內部電流Reg所形成的約5V的電壓而將自舉電容C1加以充電。而在M0SFETQ2成爲OFF狀態， M0SFETQ1成爲ON狀態時，藉由自舉電容C1伴隨 M0SFETQ1之源極輸出電壓的上升，端子BOOT亦僅會上升蓄存於上述自舉電容C1的電壓，而該電壓會通過第1驅動電路HSD傳送到M0SFETQ1的閘極。藉此，在MOSFETQ1的閘極，對於輸入電壓Vin來說也僅昇高蓄存在上述自舉電容C1的電壓，輸出端子LX的電壓可昇高到電壓Vin。該實施例中，屬於上述第2開關元件的MOSFETQ2可藉由第2驅動電路（低側驅動器）LSD利用上述高電壓加以驅動。就是以從端子VLDRV所賦予的電壓使第2驅動電路 LSD作動。於上述端子VLDRV可如前述施加12V亦可，供給5 V左右的低電壓亦可。此乃使用者可任意設定。在以如 -15- (13) (13)1374601 上述12V的高電壓動作的情形下，MOSFETQ2可減小〇N電阻値，且可減低切換電源的無效電流。於前述控制1C中，藉由以低於上述輸入電壓的低電壓所作動之控制電路CONT，以由上述電容器CO所獲得的輸出電壓Vout爲特定電壓（例如3V左右）的方式形成PWM訊號。於驅動1C中，形成上述第1驅動電路HSD和第2驅動電路LSD的驅動訊號的控制邏輯電路，乃如同圖中以虛線所示，由以利用電源電路Reg所形成的低電壓而作動的閘極電路G1〜G5所構成》於切換電源中，身爲上述第1開關元件的M0SFETQ1和身爲第2開關元件的M0SFETQ2，爲了防止因貫通電流的元件破壞，必須同時以不會成爲ON狀態的方式設定空載時間。於是，將供給至身爲第1開關元件之M0SFETQ1的閘極之驅動訊號，藉由以前述第1圖或第5圖所示的電壓鉗位電路CP3對應於上述低電壓，將供給至被輸入至電壓鉗位電路CP3之輸入節點的M0SFETQ1的閘極的驅動訊號加以電壓鉗位，而形成傳送到上述第2驅動電路LSD之輸入訊號的閘極電路GL5的回歸訊號。將供給至身爲上述第2開關元件的M0SFETQ2的閘極之驅動訊號，藉由前述第1圖或第 5圖所示的電壓鉗位電路CP2對應於上述低電壓，將供給致被輸入至電壓鉗位電路CP2的輸入節點的MOSFETQ2的閘極的驅動訊號加以電壓鉗位，而形成傳送到上述第1驅動電路HSD之輸入訊號的閘極電路G4的回歸訊號。亦即，電壓鉗位電路CP3和CP2係作爲將如上述的高振幅的驅動訊 -16- (14) (14)1374601 號變換成低振幅的訊號的位準移位電路而作動，且第1和第2開關元件不會同時成爲ON狀態，也就是說接受 MOSFETQ1爲OFF狀態的訊號貝丨J使MOSFETQ2成爲ON狀態，且接受MOSFETQ2爲OFF狀態的訊號則使MOSFETQ1成爲ON 狀態來設定空載時間。該實施例中，作爲進行如前述的位準移位動作的電路，使用電壓鉗位電路。該實施例的電壓鉗位電路乃其傳送特性爲高速，MOSFETQ1和Q2不會同時成爲ON狀態的方式來設定減少空載時間。亦即，如果切換周期相同，相對於空載時間較少，則能以更高的精度來進行電壓控制。因閘極電路G4的輸出訊號如前述般，身爲低電壓訊號，故透過變換爲高電壓訊號的位準移位電路LSU而作爲上述第1驅動電路HSD的輸入訊號。而該位準移位電路LSU及第1驅動電路HSD則讓輸出端子LX的電位會成爲電路的基準電位。上述控制邏輯電路、電源電路Reg及PWM的輸入電路IB、以下說明的電壓鉗位電路C P 1、及低位準的檢測電路UVL則成爲由端子CGND所供給的電路的基準電位。亦即將該些電路的接地電位CGND分爲用以鉗位前述電感的反電動勢電壓之接地電位PGND，而謀求作動的穩定化來自控制驅動1C之動作有效/無效（〇n/〇FF)的 DISBL的輸入訊號可在5V〜12 V的訊號振幅使用。因此，假設在像是12V高的訊號振幅使之作動的情形，設置如第1 圖所示的電壓鉗位電路CP1。藉此，即使在如12V之較高 -17- (15) (15)1374601 訊號振幅的作動，還是能進行低耗電的作動。假設供給像是5 V的低電壓的輸入訊號的情形，則雖然不會進行實質性的鉗位動作，但作動本身並不會受到任何影響。若根據如上述的實施例，就能以高速且低耗電而穩定地進行電壓鉗位動作，又可藉由高速回應輸入電壓之變化的電壓鉗位動作，縮短切換電源裝置的第1開關元件與第2 開關元件之切換的空載時間。於第12圖表示第10圖的驅動1C的其它實施例的區塊圖。該實施例中，驅動1C乃成爲將3個矽晶片密封於一個封裝體所構成的多晶片模組構造。亦即功率MOSFETQ1及 MOSFETQ2乃如在同圖以虛線所示，分別形成在別的矽等的半導體基板上（矽晶片）CHP1和CHP2，將構成上述功率MOSFETQ1及MOSFETQ2以外的驅動1C的電路形成在一個矽等的半導體基板上（矽晶片）CHP3，該些會被密封在一個封裝體而構成上述驅動1C。於此種多晶片模組構成的驅動1C中，乃如前述第1 1圖所示，相較於將構成驅動1C的所有電路形成在一個半導體基板上，能以低成本製作高性能的產品。以上根據本發明人所完成的發明，根據前述實施形態已具體說明，但本發明並不限於前述實施形態，在不脫離其主旨的範圍可做各種變更。例如在第1圖、第6圖中， MOSFETM1的大小、電容器Ci的電容値及電流源1〇的電流乃因應於電壓鉗位用途而適當設定者。本發明可廣泛應用於使用在電壓鉗位電路（電壓位準變換電路）及切換電源 -18- (16) (16)1374601 裝置的半導體積體電路裝置。【圖式簡單說明】 [第1圖]表示有關本發明的電壓鉗位電路的其中一實施例的電路圖。 [第2圖]說明有關本發明的電壓鉗位電路的動作的特性圖。 [第3圖]說明本發明的電壓鉗位電路的等效電路圖。 [第4圖]說明本發明的電壓鉗位電路的等效電路圖。 [第5圖]表示有關本發明的電壓鉗位電路的其一實施例的具體電路圖。 [第6圖]說明有關本發明的電壓鉗位電路的動作波形圖。 [第7圖]表示串接於有關本發明的電壓鉗位電路的輸入電壓和鉗位電壓的關係的特性圖。 [第8圖]有關本發明的電壓鉗位電路的輸入電壓的上升特性圖。 [第9圖]有關本發明的電壓鉗位電路的輸入電壓的下降特性圖。 [第10圖]表示採用有關本發明的電壓鉗位電路的切換電源裝置的其中一實施例的區塊圖。 [第11圖]表示第10圖的驅動1C的其中一實施例的區塊圖。 [第12圖]表示第10圖的驅動1C的其它實施例的區塊圖 -19- (17) (17)1374601 【主要元件符號說明】

Dl，D2…二極體 Ml 〜M6··· MOSFET I 〇.…電流源 *

Ci…電容器

Cds…寄生電容 IB…輸入電路 CPNT···控芾IJ電路 EA…錯誤放大器 CMP…電壓比較電路 TWG…三角波發生電路 CL···自舉電容 L 0…電感 C〇，CM·"電容器 HSD…第1驅動電路 _ LSD…第2驅動電路 CP1〜CP3…電壓鉗位電路

Reg…電源電路 ^ LSU···位準移位電路 - G 1〜G 5…間極電路 SBD…肯特基能障二極體

Ql，Q2···功率MOSFET (第1，第2開關元件） CHP1〜CHP3··.矽晶片 -20-

Claims

1374601 第093137947號專利申請案中文申請^利範圍修I&本- 民國ιοί卜年I月日 1，_歪本十、申請專利範圍 1. 一種電壓鉗位電路，其特徵爲具有：供給輸入電壓的輸入端子；和在上述輸入端子連接源極、汲極路徑之其中一方，對閘極賦予應限制的特定電壓的MOSFET ; 和設置在上述MOSFET的源極、汲極路徑的另一方與電路的接地電位之間的電流源；從上述MOSFET的源極、汲極路徑的另一方得到輸出電壓’並且，上述輸出電壓乃傳送到以較上述輸入電壓還小的電源電壓而作動的第1CM0S反相電路的輸入端；上述特定電壓乃爲上述電源電壓。 2. 如申請專利範圍第1項所記載的電壓鉗位電路，其中，以與上述電流源成並列形態地設置電容器所構成。 3 ·如申請專利範圍第2項所記載的電壓鉗位電路，其中，上述電容器乃爲以相對於上述MOSFET的汲極、源極間的寄生電容，具有充分大的電容値之方式所形成的M0S 電容；上述電流源乃爲連接著閘極與源極的降壓型MOSFET 4.如申請專利範圍第1項所記載的電壓鉗位電路，其 1374601 中，上述電壓鉗位電路乃搭載於半導體積體電路裝置；於上述輸入端子乃設置有身爲半導體積體電路裝置；^ 外部端子的靜電破壞防護電路所形成。 5. 如申請專利範圍第4項所記載的電壓鉗位電路，其中，上述第1CMOS反相電路的輸出訊號會傳送到次一段的第2CMOS反相電路的輸入端；相關的第2CMOS反相電路的輸出訊號會回歸到設置在該輸入端子與電路的接地電位之間的MOSFET的閘極，且使第1CMOS反相電路以具有滯後傳送特性的方式而形成。 6. 如申請專利範圍第4項所記載的電壓鉗位電路，其 .中，上述MOSFET及降壓MOSFET乃爲N通道型；上述輸入電壓及電源電壓乃爲正電壓。 7. 如申請專利範圍第1項所記載的電壓鉗位電路，其中，上述電流源可流入直流性的電流成份。 8. 如申請專利範圍第7項所記載的電壓鉗位電路，其中，以與上述電流源成並列形態地設有電容器。 9. 如申請專利範圍第8項所記載的電壓鉗位電路，其中，上述輸出電壓乃傳送到以較上述輸入電壓還小的電源 -2 - 1374601 電壓而作動的輸入電路的輸入部；上述特定電壓乃上述電源電壓：上述輸入電路乃與上述電容器成並列形態地具有電容成份。 1 0.如申請專利範圍第1項所記載的電壓鉗位電路，其中，上述MOSFET的基板乃與上述MOSFET的源極、汲極路徑的另一方連接。 11. 一種電壓位準變換電路，其特徵爲具有：於供給著輸入電壓的輸入節點連接著源極、汲極路徑的其中一方，對閘極賦予應限制之特定電壓的MOSFET、和可流入設置在上述MOSFET的源極、汲極路徑的另一方與電路的接地電位之間的寧:流性的電流成份的電流源 » 從上述MOSFET的源極、汲極路徑的另一方獲得輸出電壓，並且，上述輸出電壓乃傳送到以較上述輸入電壓還小的電源電壓而作動的第1CM0S反相電路的輸入端；上述特定電壓乃爲上述電源電壓。 1 2.如申請專利範圍第1 1項所記載的電壓位準變換電路，其中，以與上述電流源成並列形態地設有電容器。 13.如申請專利範圍第12項所記載的電壓位準變換電路，其中，上述電容器乃爲相對於上述MOSFET的汲極、源極間 -3- 1374601 的寄生電容，具有充分大的電容値的方式所形成的MOS電容；上述電流源乃爲連接著閘極與源極的降壓型M0SFET 〇 14. 如申請專利範圍第1 1項所記載的電壓位準變換電路，其中，上述電壓位準變換電路乃搭載在一個半導體基板上。 15. 如申請專利範圍第14項所記載的電壓位準變換電路，其中，上述電壓位準變換電路乃搭載在半導體積體電路裝置 t 上述輸入節點乃設置有身爲半導體積體電路裝置之外部端子的靜電破壞防護電路所形成。 16. 如申請專利範圍第11項所記載的電壓位準變換電路，其中，上述第1CM0S反相電路的輸出訊號乃傳送到下一段的第2CM0S反相電路的輸入端；相關的第2CM0S反相電路的輸出訊號乃回歸到設於該輸入端子與電路的接地電位之間的M0SFET的閘極，且使第1 CMOS反相電路則以具有滯後傳送特性的方式命形成。 17. 如申請專利範圍第13項所記載的電壓位準變換電路，其中，上述M0SFET及降壓M0SFET乃爲N通道型；上述輸入電壓及電源電壓乃爲正電壓。 -4- 1374601 18. 如申請專利範圍第12項所記載的電壓位準變換電路，其中，上述輸出電壓乃傳送到以較上述輸入電壓還小的電源電壓而作動的輸入電路的輸入部；上述特定電壓乃爲上述電源電壓》上述輸入電路乃以與上述電容器成並列形態地具有電容成份。 19. 如申請專利範圍第11項所記載的電壓位準變換電路，其中，上述MOSFET的基板乃與上述MOSFET的源極、汲極路徑的另一方連接。 20. —種切換電源裝置，其特徵爲：具備：電感；和以串列形態設置在上述電感而形成輸出電壓的電容器：和控制由輸入電壓流入到上述電感的電流的第1開關元件；和當上述第1開關元件爲OFF狀態時，將有別於形成上述電感的上述輸出電壓的端子的另一方的端子鉗位於第一特定電壓的第2開關元件；和藉由對應於上述輸入電壓的第一電壓訊號來驅動上述第1開關元件的第1驅動電路；和藉由第二電壓來驅動上述第2開關元件的第2驅動電 -5- 1374601 路；和以上述輸入電壓或第二電壓以下的第三電壓來作動，且由上述電容器所獲得的輸出電壓成爲第二特定電壓的方式來形成PWM訊號的控制電路；和以上述第三電壓來作動，且接受上述PWM訊號而形成上述第丨驅動電路與第2驅動電路的驅動訊號的控制邏輯電路；上述控制邏輯電路乃具備：將上述第1開關元件的驅動訊號對應於上述第三電壓而加以電壓鉗位並回歸到上述第2驅動電路的輸入端的第1 電壓鉗位電路、和將上述第2開關元件的驅動訊號對應於上述低電壓而加以電壓鉗位並回歸到上述第1驅動電路的輸入端的第2電壓鉗位電路，並以上述第1與第2開關元件不同時成爲ON狀態的方式進行切換控制；上述電壓鉗位電路乃具有：供給上述驅動訊號的輸入節點；和在上述輸入節點連接源極、汲極路徑的其中一方，且對閘極賦予上述第三電壓的MOSFET ; 和設置在上述MOSFET的源極、汲極路徑的另一方與電路的接地電位之間的電流源：並從上述MOSFET的源極 '汲極路徑的另一方，取得將上述驅動訊號加以電壓鉗位的回歸訊號。 2 1.如申請專利範圍第20項所記載的切換電源裝置，其中， -6- 1374601 具有第3電壓鉗位電路：上述第3電壓鉗位電路乃具有：供給用以控制上述切換電源裝置之有效/無效（ON /OFF)的輸入訊號的輸入節點、和在上述輸入節點連接源極、汲極路徑的其中一方，且對閘極賦予上述第三電壓的M0SFET ; 和設置在上述M0SFET的源極、汲極路徑的另一方與電路的接地電位之間的電流源；並從上述M0SFET的源極、汲極路徑的另一方獲得將上述輸入訊號加以電壓鉗位的控制訊號。 22. 如申請專利範圍第2 1項所記載的切換電源裝置，其中，於上述電流源係以並列形態地設有電容器所形成。 23. 如申請專利範圍第22項所記載的切換電源裝置，其中，上述電容器乃爲以相對於上述M0SFET的汲極、源極間的寄生電容，具有充分大的電容値的方式所形成的M0S 電容；上述電流源乃爲連接閘極與源極的降壓型M0SFET。 24. 如申請專利範圍第2 1項所記載的切換電源裝置，其中，上述電流源可流入直流性的電流成份。 25. 如申請專利範圍第24項所記載的切換電源裝置，其中， 1374601 以與上述電流源成並列形態地設有電容器。 26. 如申請專利範圍第25項所記載的切換電源裝置，其中，上述回歸訊號乃傳送到以較上述驅動訊號還小的電流電壓而作動的上述控制邏輯電路的輸入部。 27. —種半導體積體電路裝置，其特徵爲：具備： φ 控制用以降壓輸入電壓並形成輸出電壓之電流的第1 開關元件；和用以流入上述電流的端子：和當上述第1開關元件爲OFF狀態時，將上述端子鉗位於特定電位的第2開關元件；和藉由對應於上述輸入電壓的第一電壓訊號來驅動上述第1開關元件的第1驅動電路；和藉由第二電壓來驅動上述第2開關元件的第2驅動電 φ 路：和以上述輸入電壓或第二電壓以下的第三電壓來作動，且接受PWM訊號而形成上述第1驅動電路與第2驅動電路的驅動訊號的控制邏輯電路：上述控制邏輯電路乃具備，將上述第1開關元件的驅動訊號對應於上述第三電壓而加以電壓位準變換並回歸到上述第2驅動電路的輸入端的第1電壓位準變換電路、和將上述第2開關元件的驅動訊號對應於上述低電壓而加以電壓位準變換並回歸到上述第 1374601 1驅動電路的輸入端的第2電壓位準變換電路，並以上述第 1與第2開關元件不同時成爲ON狀態的方式進行切換控制 > 上述第1開關元件乃構成在第一半導體基板上，上述第2開關元件乃構成在第二半導體基板上，上述第1驅動電路、上述第2驅動電路、上述控制邏輯電路、上述第1及第2電壓位準變換電路乃形成在第三半導體基板上’ 上述第一第二第三半導體基板則密封在一個封裝體。 28. 如申請專利範圍第27項所記載的半導體積體電路裝置，其中，上述第1及第2電壓位準變換電路乃具有：供給上述驅動訊號的輸入節點；和在上述輸入節點連接源極、汲極路徑的其中一方，且對閘極賦予上述第三電壓的M0SFET ; 和可流入設置在上述MOSFET的源極、汲極路徑的另一方與電路的接地電位之間的直流性的電流成份的電流源 t 並從上述MOSFET的源極、汲極路徑的另一方取得將上述驅動訊號加以電壓位準變換的回歸訊號。 29. 如申請專利範圍第27項所記載的半導體積體電路裝置，其中， , 具有第3電壓位準變換電路，第3電壓位準變換電路乃形成在第三半導體基板上， -9- !374601 上述第3電壓位準變換電路乃具有：供給用以控制上述切換電源裝置之有效/無效（〇Ν / OFF)的輸入訊號的輸入端子；和在上述輸入端子連接源極、汲極路徑的其中一方’ 且對閘極賦予上述第三電壓的MOSFET ; 和可流入設置在上述MOSFET的源極、汲極路徑的另 —方與電路的接地電位之間的直流性的電流成份的電流源並從上述MOSFET的源極、汲極路徑的另一方獲得將上述輸入訊號加以電壓位準變換的控制訊號。 30.如申請專利範圍第28項所記載的半導體積體電路裝置，其中，於上述電流源乃以並列形態地設有電容器。 3 1.如申請專利範圍第30項所記載的半導體積體電路裝置，其中， # 上述電容器乃爲以相對於上述MOSFET的汲極、源極間的寄生電容，具有充分大的電容値的方式所形成的M0S 電容；上述電流源乃爲連接閘極與源極的降壓型MOSFET。 32. 如申請專利範圍第28項所記載的半導體積體電路裝置，其中，上述回歸訊號乃傳送到以較上述驅動訊號還小的電源電壓而作動的上述控制邏輯電路的輸入部。 33. 如申請專利範圍第27項所記載的半導體積體電路 -10- 1374601 裝置，其中，上述電流乃爲了藉由電感與以串列狀態設置在上述電感的電容器來形成上述輸出電壓，而從上述輸入電壓流入到上述電感的電流。 34. 如申請專利範圍第33項所記載的半導體積體電路裝置，其中，將上述端子鉗位於上述特定電位，藉此將發生在上述電感的反電動勢電壓加以鉗位。 35. —種電壓位準變換電路，其特徵爲具有：供給輸入電壓的輸入端子：和在上述輸入端子連接源極、汲極路徑的其中一方，且對閘極賦予應限制的特定電壓的MOSFET ; 上述MOSFET的基板乃與上述MOSFET的源極、汲極路徑的另一方連接，並且可從上述MOSFET的源極、汲極路徑的另一方取得輸出電壓，該電壓位準變換電路乃搭載在半導體積體電路裝置；上述輸入端子乃身爲半導體積體電路裝置之外部端子，在上述輸入端子處係被設置有靜電破壞防護電路。 36. 如申請專利範圍第35項所記載的電壓位準變換電路，其中，具有設置在上述MOSFET的源極、汲極路徑的另一方與電路的接地電位之間的電流源。 3 7.如申請專利範圍第36項所記載的電壓位準變換電路，其中， -11 - 1374601 以與上述電流源成並列形態地設有電容器所形成》 38.如申請專利範圍第37項所記載的電壓位準變換電路，其中，上述電容器乃爲以相對於上述MOSFET的汲極、源極間的寄生電容，具有充分大的電容値的方式所形成的MOS 電容；上述電流源乃爲連接閘極與源極的降壓型MOSFET。 3 9.如申請專利範圍第35項所記載的電壓位準變換電路，其中，上述輸出電壓乃傳送到以較上述輸入電壓還小的電源電壓而作動的第1CM0S反相電路的輸入端：上述特定電壓乃爲上述電源電壓。 40.如申請專利範圍第39項所記載的電壓位準變換電路，其中，上述第1CM0S反相電路的輸出訊號會傳送到下一段的第2CM0S反相電路的輸入端；相關的第2CMOS反相電路的輸出訊號會回歸到設置在該輸入端子與電路的接地電位之間的MOSFET的閘極’且使第1CM0S反相電路具有滯後傳送特性的方式而形成。 4 1.如申請專利範圍第3 8項所記載的電壓位準變換電路，其中，上述MOSFET及降壓MOSFET乃爲N通道型；上述輸入電壓及電源電壓乃爲正電壓。 42.如申請專利範圍第36項所記載的電壓位準變換電 -12- 1374601 路，其中，上述電流源乃爲可流入直流性的電流成份》 43·如申請專利範圍第42項所記載的電壓位準變換電路，其中，以與上述電流源成並列形態地設有電容器。 44.如申請專利範圍第43項所記載的電壓位準變換電路，其中，上述輸出電壓乃傳送到以較上述輸入電壓還小的電源電壓而作動的輸入電路的輸入部，上述特定電壓乃爲上述電源電壓；上述輸入電路乃與上述電容器成並列形態地具有電容成份。

1374601 七圖表代定指第明圖說 )單 1簡 C號符表為代圖件表元代之定圖指表案代本本 Dl、D2 二極體 VCC 電壓 Vin 輸入端子 VS S 接地電位 VDD 電壓 Vo 輸出電壓 VI 輸入電壓 IB 輸入電路 Io 電流源 Ci 電容器 Ml MOSFET (薄膜電晶體）

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：無

-3-