CN111969989A - 波形转换电路以及栅极驱动电路 - Google Patents

Abstract

一种波形转换电路以及栅极驱动电路，波形转换电路用以通过将一控制节点的控制信号转换至第一节点的驱动信号，控制信号为自高电压电平至参考节点的低电压电平，波形转换电路包括：第一电阻、单向导通元件以及电压箝位单元。第一电阻耦接于控制器以及控制节点以及第一节点之间。单向导通元件单方向地将第一节点放电至控制节点。电压箝位单元耦接于第一节点以及参考节点之间，且用以箝制驱动信号。

Description

波形转换电路以及栅极驱动电路

技术领域

本发明涉及用以驱动开关元件的栅极端的栅极驱动电路。

背景技术

氮化镓元件与现存的硅元件相比极具潜力，且如预期地实际使用。标准的氮化镓场效晶体管为常开型(normally-on)元件，因此需要负电源将其关断。另一方面，常闭型氮化镓场效晶体管难以生产，而常闭型氮化镓场效晶体管具有约为+1V的临界电压，该临界电压与现存的硅金属氧化物半导体场校晶体管的临界电压相比非常低。这是常闭型氮化镓场效晶体管的第一个问题。

再者，因常闭型氮化镓场效电晶耐压较低，当高电压施加于常闭型氮化镓场效晶体管的栅极端时，常闭型氮化镓场效晶体管很容易损毁，使得常闭型氮化镓场效晶体管无法采用一般的驱动集成电路来使用。这是常闭型形氮化镓场效晶体管的第二个问题。由于这两个问题，硅金属氧化物半导体场校晶体管(如，绝缘栅双极晶体管(Insulated GateBipolar Transistor,IGBT))的栅极驱动电路不能直接用来驱动常闭型氮化镓场效晶体管。也就是，常闭型氮化镓场效晶体管需要独特的栅极驱动电路。

关于第一个问题，当将足够小于约+1V的临界电压的电压(最好的方式是低于0V的负电压)施加于常闭型氮化镓场效晶体管的栅极端时，常闭型氮化镓场效晶体管的关断时间会缩短。因此，用负电压来驱动常闭型氮化镓场效晶体管是较洽当的设计。然而，尽管实现用负电压来关断常闭型氮化镓场效晶体管需要负电压源，但负电压源的设计往往是不受电子产品设计者较欢迎的。

关于第二问题，当将足够大于临界电压的一电压施加于常闭型氮化镓场效晶体管的栅极端时，常闭型氮化镓场效晶体管的导通时间会被缩短。更确切地说，缩短导通时间需要瞬间大电流，并且产生如此的大电流最好的实现方式是利用较高的电压。然而，却不能直接将用于硅金属氧化物半导体场效晶体管的高电压(如，10V)施加于常闭型氮化镓场效晶体管的栅极端，原因是高电压会损坏常闭型氮化镓场效晶体管。

此外，当常闭型氮化镓场效晶体管不导通时，常闭型氮化镓场效晶体管的栅极端可能会遭受来自常闭型氮化镓场效晶体管的源极端的干扰，以致于常闭型氮化镓场效晶体管不正常导通。因此，我们需要有效率的波形转换电路，并且该波形转换电路能够适用于各种不同的晶体管。

发明内容

有鉴于此，本发明提出一种波形转换电路，用以通过将一控制节点的一控制信号转换至一第一节点的一驱动信号，其中上述控制信号为自一高电压电平至一参考节点的一低电压电平，上述波形转换电路包括：一第一电阻、一单向导通元件以及一电压箝位单元。上述第一电阻耦接于上述控制器以及上述控制节点以及上述第一节点之间。上述单向导通元件单方向地将第一节点放电至控制节点。上述电压箝位单元耦接于上述第一节点以及上述参考节点之间，其中上述电压箝位单元用以箝制上述驱动信号。

根据本发明的一实施例，波形转换电路还包括一第一电容，上述第一电容耦接于上述控制器以及上述控制节点以及上述第一节点之间。

根据本发明的一实施例，波形转换电路还包括一第二电阻。上述第二电阻耦接于上述控制节点以及上述第一电容之间。

根据本发明的一实施例，上述第一电容是由上述单向导通元件的寄生电容所实现。

根据本发明的另一实施例，波形转换电路还包括一第三电阻。上述第三电阻耦接于上述单向导通元件以及上述控制节点之间。

根据本发明的一实施例，一第一电压是转换自上述控制信号的上述低电压电平，一第二电压是转换自上述控制信号的上述高电压电平，其中上述驱动信号的范围是自上述第二电压至上述第一电压。

根据本发明的一实施例，上述第二电压是不大于上述高电压电平。

根据本发明的一实施例，上述单向导通元件包括一限制二极管。上述限制二极管包括一限制阳极端以及一限制阴极端，其中上述限制阳极端耦接至上述第一节点，上述限制阴极端耦接至上述控制节点，其中上述第一电压是由上述限制二极管的一限制顺向导通电压所箝制。

根据本发明的一实施例，上述电压箝位单元包括：一齐纳二极管。上述齐纳二极管包括一阳极端以及一阴极端，其中上述阳极端耦接至上述开关元件的上述源极端，上述阴极端耦接至上述开关元件的上述栅极端，其中上述第一电压是由上述齐纳二极管的一顺向导通电压所决定，上述第二电压是由上述齐纳二极管的一反向崩溃电压所决定。

根据本发明的另一实施例，上述电压箝位单元包括：一齐纳二极管。上述齐纳二极管包括一阳极端以及一阴极端，其中上述阳极端是耦接至上述开关元件的上述栅极端，上述阴极端是耦接至上述开关元件的上述源极端，其中上述第一电压是由上述齐纳二极管的一反向崩溃电压所决定，上述第二电压是由上述齐纳二极管的一顺向导通电压所决定。

根据本发明的又一实施例，上述电压箝位单元包括：一二极管。上述二极管包括一阳极端以及一阴极端，其中上述阳极端是耦接至上述开关元件的上述栅极端，上述阴极端是耦接至上述开关元件的上述源极端，其中上述第二电压是由上述二极管的一顺向导通电压所决定。

根据本发明的又一实施例，上述电压箝位单元包括：一第一齐纳二极管以及一第二齐纳二极管。上述第一齐纳二极管包括一第一阳极端以及一第一阴极端，其中上述第一阳极端是耦接至上述开关元件的上述栅极端。上述第二齐纳二极管包括一第二阳极端以及一第二阴极端，其中上述第二阴极端是耦接至上述第一阴极端，上述第二阳极端是耦接至上述开关元件的上述源极端。上述第一电压是由上述第二齐纳二极管的一第二顺向导通电压以及上述第一齐纳二极管的一第一反向崩溃电压之和所决定，上述第二电压是由上述第一齐纳二极管的一第一顺向导通电压以及上述第二齐纳二极管的一第二反向崩溃电压之和所决定。

根据本发明的又一实施例，上述电压箝位单元包括：一第一二极管以及一第二二极管。上述第一二极管包括一第一阳极端以及一第一阴极端，其中第一阴极端是耦接至上述开关元件的上述栅极端，上述第一阳极端是耦接至上述开关元件的上述源极端。上述第二二极管包括一第二阳极端以及一第二阴极端，其中上述第二阳极端是耦接至上述开关元件的上述栅极端，上述第二阴极端是耦接至上述开关元件的上述源极端。上述第一电压是由上述第一二极管的一第一顺向导通电压所决定，上述第二电压是由上述第二二极管的一第二顺向导通电压所决定。

根据本发明的又一实施例，上述电压箝位单元包括：一第一二极管以及一齐纳二极管。上述第一二极管包括一第一阳极端以及一第一阴极端，其中第一阳极端是耦接至上述开关元件的上述栅极端。上述齐纳二极管包括一齐纳阳极端以及一齐纳阴极端，其中上述齐纳阳极端是耦接至上述开关元件的上述源极端，上述齐纳阴极端是耦接至上述第一阴极端。上述第一电压是由上述低电压电平减去存储于上述第一电容的上述电容电压所决定，其中上述电容电压是等于上述高电压电平减去上述齐纳二极管的一齐纳反向崩溃电压以及上述第一二极管的一第一顺向导通电压之和。上述第二电压是由上述齐纳二极管的上述齐纳反向崩溃电压以及上述第一二极管的上述顺向导通电压之和所决定。

根据本发明的又一实施例，上述电压箝位单元包括：一齐纳二极管以及一第一二极管。上述齐纳二极管包括一齐纳阳极端以及一齐纳阴极端，其中齐纳阳极端是耦接至上述开关元件的上述栅极端。上述第一二极管包括一第一阳极端以及一第一阴极端，其中上述第一阳极端是耦接至上述开关元件的上述源极端，上述第一阴极端是耦接至上述齐纳阴极端。上述第一电压是由上述齐纳二极管的一齐纳反向崩溃电压以及上述第一二极管的一第一顺向导通电压所决定，上述第二电压是等于上述高电压电平。

本发明更提出一栅极驱动电路，通过将一驱动电压施加至一开关元件的一栅极端而使得上述开关元件导通以及关断，其中上述开关元件包括上述栅极端、一漏极端以及耦接至一参考节点的一源极端，上述栅极驱动电路包括一控制器以及一波形转换电路。上述控制器由一高电压电平以及一低电压电平供电而于一控制节点产生一控制信号，其中上述控制信号的范围为上述高电压电平至上述参考节点的上述低电压电平。上述波形转换电路将上述控制信号转换成上述驱动信号，其中上述波形转换电路包括一第一电阻、一单向导通元件以及一电压箝位单元。上述第一电阻耦接于上述控制节点以及上述开关元件的上述栅极端之间。上述单向导通元件单方向地将上述开关元件的上述栅极端放电至上述控制节点。上述电压箝位单元耦接于上述开关元件的上述栅极端以及上述源极端之间，且用以箝位上述驱动信号。

根据本发明的一实施例，上述波形转换电路还包括一第一电容。上述第一电容耦接于上述控制节点以及上述开关元件的上述栅极端之间。

根据本发明的一实施例，上述波形转换电路还包括一第二电阻。上述第二电阻耦接于上述控制节点以及上述第一电容之间。

根据本发明的另一实施例，上述第一电容是由上述单向导通元件的寄生电容所实现。

根据本发明的另一实施例，上述波形转换电路还包括一第三电阻。上述第三电阻耦接于上述单向导通元件以及上述控制节点之间。

根据本发明的一实施例，上述第一电压是转换自上述控制信号的上述低电压电平，上述第二电压是转换自上述控制信号的上述高电压电平。

根据本发明的一实施例，上述波形转换电路将上述控制信号转换成一驱动信号，其中上述驱动信号的范围为自上述第二电压至上述第一电压。

根据本发明的一实施例，上述第二电压不大于上述高电压电平。

根据本发明的一实施例，上述单向导通元件包括一限制二极管。上述限制二极管包括一限制阳极端以及一限制阴极端，其中上述限制阳极端耦接至上述第一节点，上述限制阴极端耦接至上述控制节点，其中上述第一电压是由上述限制二极管的一限制顺向导通电压所箝制。

根据本发明的一实施例，上述电压箝位单元包括：一齐纳二极管。上述齐纳二极管包括一阳极端以及一阴极端，其中上述阳极端耦接至上述开关元件的上述源极端，上述阴极端耦接至上述开关元件的上述栅极端，其中上述第一电压是由上述齐纳二极管的一顺向导通电压所决定，上述第二电压是由上述齐纳二极管的一反向崩溃电压所决定。

根据本发明的另一实施例，上述电压箝位单元包括：一齐纳二极管。上述齐纳二极管包括一阳极端以及一阴极端，其中上述阳极端是耦接至上述开关元件的上述栅极端，上述阴极端是耦接至上述开关元件的上述源极端，其中上述第一电压是由上述齐纳二极管的一反向崩溃电压所决定，上述第二电压是由上述齐纳二极管的一顺向导通电压所决定。

根据本发明的又一实施例，上述电压箝位单元包括：一二极管。上述二极管包括一阳极端以及一阴极端，其中上述阳极端是耦接至上述开关元件的上述栅极端，上述阴极端是耦接至上述开关元件的上述源极端，其中上述第二电压是由上述二极管的一顺向导通电压所决定。

根据本发明的又一实施例，上述电压箝位单元包括：一第一齐纳二极管以及一第二齐纳二极管。上述第一齐纳二极管包括一第一阳极端以及一第一阴极端，其中上述第一阳极端是耦接至上述开关元件的上述栅极端。上述第二齐纳二极管包括一第二阳极端以及一第二阴极端，其中上述第二阴极端是耦接至上述第一阴极端，上述第二阳极端是耦接至上述开关元件的上述源极端。上述第一电压是由上述第二齐纳二极管的一第二顺向导通电压以及上述第一齐纳二极管的一第一反向崩溃电压之和所决定，上述第二电压是由上述第一齐纳二极管的一第一顺向导通电压以及上述第二齐纳二极管的一第二反向崩溃电压之和所决定。

根据本发明的又一实施例，上述电压箝位单元包括：一第一二极管以及一第二二极管。上述第一二极管包括一第一阳极端以及一第一阴极端，其中第一阴极端是耦接至上述开关元件的上述栅极端，上述第一阳极端是耦接至上述开关元件的上述源极端。上述第二二极管包括一第二阳极端以及一第二阴极端，其中上述第二阳极端是耦接至上述开关元件的上述栅极端，上述第二阴极端是耦接至上述开关元件的上述源极端。上述第一电压是由上述第一二极管的一第一顺向导通电压所决定，上述第二电压是由上述第二二极管的一第二顺向导通电压所决定。

根据本发明的又一实施例，上述电压箝位单元包括：一第一二极管以及一齐纳二极管。上述第一二极管包括一第一阳极端以及一第一阴极端，其中第一阳极端是耦接至上述开关元件的上述栅极端。上述齐纳二极管，包括一齐纳阳极端以及一齐纳阴极端，其中上述齐纳阳极端是耦接至上述开关元件的上述源极端，上述齐纳阴极端是耦接至上述第一阴极端。上述第一电压是由上述低电压电平减去存储于上述第一电容的上述电容电压所决定，其中上述电容电压是等于上述高电压电平减去上述齐纳二极管的一齐纳反向崩溃电压以及上述第一二极管的一第一顺向导通电压之和。上述第二电压是由上述齐纳二极管的上述齐纳反向崩溃电压以及上述第一二极管的上述顺向导通电压之和所决定。

根据本发明的又一实施例，上述电压箝位单元包括：一齐纳二极管以及一第一二极管。上述齐纳二极管包括一齐纳阳极端以及一齐纳阴极端，其中齐纳阳极端是耦接至上述开关元件的上述栅极端。上述第一二极管，包括一第一阳极端以及一第一阴极端，其中上述第一阳极端是耦接至上述开关元件的上述源极端，上述第一阴极端是耦接至上述齐纳阴极端。上述第一电压是由上述齐纳二极管的一齐纳反向崩溃电压以及上述第一二极管的一第一顺向导通电压所决定，上述第二电压是等于上述高电压电平。

本发明更提出一种波形转换电路，用以将一控制节点的一控制信号转换至一第一节点的一驱动信号，其中上述控制信号的范围是自一高电压电平至一参考节点的一低电压电平。上述波形转换电路包括一第一电阻、一第一电容、一第三电阻、一隔离单向导通元件、一PNP晶体管以及一电压箝位单元。上述第一电阻耦接于一第三内部节点以及上述第一节点。上述第一电容耦接于一第一内部节点以及上述第一节点之间。上述第二电阻耦接于上述第一内部节点以及一第二内部节点之间。上述第三电阻耦接于上述第二内部节点以及一第三内部节点之间。上述隔离单向导通元件单方向的将上述控制节点的上述高电压电平提供至上述第三内部节点。上述PNP晶体管包括一射极端、一基极端以及一集极端，其中上述射极端是耦接至上述第二内部节点，上述基极端是耦接至上述控制节点，上述集极端是耦接至上述参考节点。上述电压箝位单元耦接于上述第一节点以及上述参考节点之间，其中上述电压箝位单元是用以箝位上述驱动信号。

根据本发明的一实施例，一第一电压是转换自上述控制信号的上述低电压电平，一第二电压是转换自上述控制信号的上述高电压电平，其中一驱动电压的范围是自上述第二电压至上述第一电压。

根据本发明的一实施例，当上述控制节点是位于上述高电压电平时，上述隔离单向导通元件是导通，并通过第二电阻以及第三电阻而对上述第一电容进行充电，其中上述第二电压是产生于上述第一节点。

根据本发明的一实施例，当上述控制节点是位于上述低电压电平时，上述第一电容是通过上述第二电阻以及上述PNP晶体管放电至上述低电压电平。

根据本发明的一实施例，上述电压箝位单元包括一齐纳二极管。上述齐纳二极管包括一阳极端以及一阴极端，其中上述阳极端耦接至上述开关元件的上述源极端，上述阴极端耦接至上述开关元件的上述栅极端，其中上述第一电压是由上述齐纳二极管的一顺向导通电压所决定，上述第二电压是由上述齐纳二极管的一反向崩溃电压所决定。

根据本发明的另一实施例，上述电压箝位单元包括：一齐纳二极管。上述齐纳二极管包括一阳极端以及一阴极端，其中上述阳极端是耦接至上述开关元件的上述栅极端，上述阴极端是耦接至上述开关元件的上述源极端，其中上述第一电压是由上述齐纳二极管的一反向崩溃电压所决定，上述第二电压是由上述齐纳二极管的一顺向导通电压所决定。

根据本发明的又一实施例，上述电压箝位单元包括：一二极管。上述二极管包括一阳极端以及一阴极端，其中上述阳极端是耦接至上述开关元件的上述栅极端，上述阴极端是耦接至上述开关元件的上述源极端，其中上述第二电压是由上述二极管的一顺向导通电压所决定。

根据本发明的又一实施例，上述电压箝位单元包括：一第一齐纳二极管以及一第二齐纳二极管。上述第一齐纳二极管包括一第一阳极端以及一第一阴极端，其中上述第一阳极端是耦接至上述开关元件的上述栅极端。上述第二齐纳二极管包括一第二阳极端以及一第二阴极端，其中上述第二阴极端是耦接至上述第一阴极端，上述第二阳极端是耦接至上述开关元件的上述源极端。上述第一电压是由上述第二齐纳二极管的一第二顺向导通电压以及上述第一齐纳二极管的一第一反向崩溃电压之和所决定，上述第二电压是由上述第一齐纳二极管的一第一顺向导通电压以及上述第二齐纳二极管的一第二反向崩溃电压之和所决定。

根据本发明的又一实施例，上述电压箝位单元包括：一第一二极管以及一第二二极管。上述第一二极管包括一第一阳极端以及一第一阴极端，其中第一阴极端是耦接至上述开关元件的上述栅极端，上述第一阳极端是耦接至上述开关元件的上述源极端。上述第二二极管包括一第二阳极端以及一第二阴极端，其中上述第二阳极端是耦接至上述开关元件的上述栅极端，上述第二阴极端是耦接至上述开关元件的上述源极端。上述第一电压是由上述第一二极管的一第一顺向导通电压所决定，上述第二电压是由上述第二二极管的一第二顺向导通电压所决定。

根据本发明的又一实施例，上述电压箝位单元包括：一第一二极管以及一齐纳二极管。上述第一二极管包括一第一阳极端以及一第一阴极端，其中第一阳极端是耦接至上述开关元件的上述栅极端。上述齐纳二极管包括一齐纳阳极端以及一齐纳阴极端，其中上述齐纳阳极端是耦接至上述开关元件的上述源极端，上述齐纳阴极端是耦接至上述第一阴极端。上述第一电压是由上述低电压电平减去存储于上述第一电容的上述电容电压所决定，其中上述电容电压是等于上述高电压电平减去上述齐纳二极管的一齐纳反向崩溃电压以及上述第一二极管的一第一顺向导通电压之和。上述第二电压是由上述齐纳二极管的上述齐纳反向崩溃电压以及上述第一二极管的上述顺向导通电压之和所决定。

根据本发明的又一实施例，上述电压箝位单元包括：一齐纳二极管以及一第一二极管。上述齐纳二极管包括一齐纳阳极端以及一齐纳阴极端，其中齐纳阳极端是耦接至上述开关元件的上述栅极端。上述第一二极管包括一第一阳极端以及一第一阴极端，其中上述第一阳极端是耦接至上述开关元件的上述源极端，上述第一阴极端是耦接至上述齐纳阴极端。上述第一电压是由上述齐纳二极管的一齐纳反向崩溃电压以及上述第一二极管的一第一顺向导通电压所决定，上述第二电压是等于上述高电压电平。

根据本发明的又一实施例，上述隔离单向导通元件包括一隔离二极管。上述隔离二极管包括一阳极端以及一阴极端，其中上述阳极端是耦接至上述控制节点，上述阴极端是耦接至上述第三内部节点。

根据本发明的又一实施例，上述波形转换电路还包括一磁珠。上述磁珠耦接于上述第一电容以及上述第一节点，其中上述磁珠用以消除交流噪声。

本发明更提出一种栅极驱动电路，用以施加一驱动信号至一开关元件的一栅极端而使得上述开关元件导通以及不导通。上述开关元件包括上述栅极端、一漏极端以及耦接至一参考节点的一源极端。上述栅极驱动电路包括一控制器以及一波形转换电路。上述控制器由一高电压电平以及一低电压电平所供电而于一控制节点产生一控制信号，其中上述控制信号的范围是自上述高电压电平至上述参考节点的上述低电压电平。上述波形转换电路将上述控制信号转换至上述驱动信号，包括一第一电阻、一第一电容、一第三电阻、一隔离单向导通元件、一PNP晶体管以及一电压箝位单元。上述第一电阻耦接于一第三内部节点以及上述第一节点。上述第一电容耦接于一第一内部节点以及上述第一节点之间。上述第二电阻耦接于上述第一内部节点以及一第二内部节点之间。上述第三电阻耦接于上述第二内部节点以及一第三内部节点之间。上述隔离单向导通元件单方向的将上述控制节点的上述高电压电平提供至上述第三内部节点。上述PNP晶体管包括一射极端、一基极端以及一集极端，其中上述射极端是耦接至上述第二内部节点，上述基极端是耦接至上述控制节点，上述集极端是耦接至上述参考节点。上述电压箝位单元耦接于上述第一节点以及上述参考节点之间，其中上述电压箝位单元是用以箝位上述驱动信号。

根据本发明的一实施例，一第一电压是转换自上述控制信号的上述低电压电平，一第二电压是转换自上述控制信号的上述高电压电平，其中一驱动电压的范围是自上述第二电压至上述第一电压。

根据本发明的一实施例，当上述控制节点是位于上述高电压电平时，上述隔离单向导通元件是导通，并通过第二电阻以及第三电阻而对上述第一电容进行充电，其中上述第二电压是产生于上述第一节点。

根据本发明的一实施例，当上述控制节点是位于上述低电压电平时，上述第一电容是通过上述第二电阻以及上述PNP晶体管放电至上述低电压电平。

根据本发明的一实施例，上述电压箝位单元包括一齐纳二极管。上述齐纳二极管包括一阳极端以及一阴极端，其中上述阳极端耦接至上述开关元件的上述源极端，上述阴极端耦接至上述开关元件的上述栅极端，其中上述第一电压是由上述齐纳二极管的一顺向导通电压所决定，上述第二电压是由上述齐纳二极管的一反向崩溃电压所决定。

根据本发明的另一实施例，上述电压箝位单元包括：一齐纳二极管。上述齐纳二极管包括一阳极端以及一阴极端，其中上述阳极端是耦接至上述开关元件的上述栅极端，上述阴极端是耦接至上述开关元件的上述源极端，其中上述第一电压是由上述齐纳二极管的一反向崩溃电压所决定，上述第二电压是由上述齐纳二极管的一顺向导通电压所决定。

根据本发明的又一实施例，上述电压箝位单元包括：一二极管。上述二极管包括一阳极端以及一阴极端，其中上述阳极端是耦接至上述开关元件的上述栅极端，上述阴极端是耦接至上述开关元件的上述源极端，其中上述第二电压是由上述二极管的一顺向导通电压所决定。

根据本发明的又一实施例，上述电压箝位单元包括：一第一齐纳二极管以及一第二齐纳二极管。上述第一齐纳二极管包括一第一阳极端以及一第一阴极端，其中上述第一阳极端是耦接至上述开关元件的上述栅极端。上述第二齐纳二极管包括一第二阳极端以及一第二阴极端，其中上述第二阴极端是耦接至上述第一阴极端，上述第二阳极端是耦接至上述开关元件的上述源极端。上述第一电压是由上述第二齐纳二极管的一第二顺向导通电压以及上述第一齐纳二极管的一第一反向崩溃电压之和所决定，上述第二电压是由上述第一齐纳二极管的一第一顺向导通电压以及上述第二齐纳二极管的一第二反向崩溃电压之和所决定。

根据本发明的又一实施例，上述电压箝位单元包括：一第一二极管以及一第二二极管。上述第一二极管包括一第一阳极端以及一第一阴极端，其中第一阴极端是耦接至上述开关元件的上述栅极端，上述第一阳极端是耦接至上述开关元件的上述源极端。上述第二二极管包括一第二阳极端以及一第二阴极端，其中上述第二阳极端是耦接至上述开关元件的上述栅极端，上述第二阴极端是耦接至上述开关元件的上述源极端。上述第一电压是由上述第一二极管的一第一顺向导通电压所决定，上述第二电压是由上述第二二极管的一第二顺向导通电压所决定。

根据本发明的又一实施例，上述电压箝位单元包括：一第一二极管以及一齐纳二极管。上述第一二极管包括一第一阳极端以及一第一阴极端，其中第一阳极端是耦接至上述开关元件的上述栅极端。上述齐纳二极管包括一齐纳阳极端以及一齐纳阴极端，其中上述齐纳阳极端是耦接至上述开关元件的上述源极端，上述齐纳阴极端是耦接至上述第一阴极端。上述第一电压是由上述低电压电平减去存储于上述第一电容的上述电容电压所决定，其中上述电容电压是等于上述高电压电平减去上述齐纳二极管的一齐纳反向崩溃电压以及上述第一二极管的一第一顺向导通电压之和。上述第二电压是由上述齐纳二极管的上述齐纳反向崩溃电压以及上述第一二极管的上述顺向导通电压之和所决定。

根据本发明的又一实施例，上述电压箝位单元包括：一齐纳二极管以及一第一二极管。上述齐纳二极管包括一齐纳阳极端以及一齐纳阴极端，其中齐纳阳极端是耦接至上述开关元件的上述栅极端。上述第一二极管包括一第一阳极端以及一第一阴极端，其中上述第一阳极端是耦接至上述开关元件的上述源极端，上述第一阴极端是耦接至上述齐纳阴极端。上述第一电压是由上述齐纳二极管的一齐纳反向崩溃电压以及上述第一二极管的一第一顺向导通电压所决定，上述第二电压是等于上述高电压电平。

根据本发明的又一实施例，上述隔离单向导通元件包括一隔离二极管。上述隔离二极管包括一阳极端以及一阴极端，其中上述阳极端是耦接至上述控制节点，上述阴极端是耦接至上述第三内部节点。

根据本发明的又一实施例，上述波形转换电路还包括一磁珠。上述磁珠耦接于上述第一电容以及上述第一节点，其中上述磁珠用以消除交流噪声。

根据本发明的一实施例，上述电压箝位单元以及上述开关元件是封装在一起。

以下的实施例将参考附图，以利详细说明。

附图说明

图1是显示根据本发明的一实施例所述的栅极驱动电路的方框图；

图2是显示根据本发明的一实施例所述的波形转换电路的功能；

图3是显示根据本发明的另一实施例所述的栅极驱动电路的方框图；

图4是显示根据本发明的另一实施例所述的栅极驱动电路的方框图；

图5是显示根据本发明的另一实施例所述的栅极驱动电路的方框图；

图6是显示根据本发明的另一实施例所述的栅极驱动电路的方框图；

图7是显示根据本发明的另一实施例所述的栅极驱动电路的方框图；

图8是显示根据本发明的另一实施例所述的栅极驱动电路的方框图；

图9是显示根据本发明的另一实施例所述的栅极驱动电路的方框图；

图10是显示根据本发明的另一实施例所述的栅极驱动电路的方框图；

图11是显示根据本发明的另一实施例所述的栅极驱动电路的方框图；

图12是显示根据本发明的另一实施例所述的栅极驱动电路的方框图；

图13是显示根据本发明的另一实施例所述的栅极驱动电路的方框图；

图14是显示根据本发明的另一实施例所述的栅极驱动电路的方框图；

图15是显示根据本发明的一实施例所述的图14的波形转换电路120的功能；

图16是显示根据本发明的另一实施例所述的栅极驱动电路的方框图；

图17是显示根据本发明的另一实施例所述的栅极驱动电路的方框图；

图18是显示根据本发明的另一实施例所述的栅极驱动电路的方框图；

图19是显示根据本发明的另一实施例所述的栅极驱动电路的方框图；

图20是显示根据本发明的另一实施例所述的栅极驱动电路的方框图；

图21是显示根据本发明的另一实施例所述的栅极驱动电路的方框图；

图22是显示根据本发明的另一实施例所述的栅极驱动电路的方框图；

图23是显示根据本发明的另一实施例所述的栅极驱动电路的方框图；以及

图24是显示根据本发明的另一实施例所述的栅极驱动电路的方框图。

附图标记说明：

10 开关元件

100 栅极驱动电路

110 控制器

120 波形转换电路

121 并联电路

122 电压箝位单元

123 单向导通元件

124 隔离单向导通元件

210 启动脉冲

220 关闭脉冲

G 栅极端

S 源极端

D 漏极端

R1 第一电阻

R2 第二电阻

R3 第三电阻

C1 第一电容

CP 寄生电容

S1 第一开关

S2 第二开关

SC 控制信号

SD 驱动信号

VC 电容电压

VH 高电压电平

VL 低电压电平

VN 第一电压

VP 第二电压

VPO 过冲电压

VNO 下冲电压

VFL 限制顺向导通电压

Vth 阈值电压

NR 参考节点

Z1 第一齐纳二极管

NA1 第一阳极端

NC1 第一阴极端

VF1 顺向导通电压

VR1 第一反向崩溃电压

Z2 第二齐纳二极管

NA2 第二阳极端

NC2 第二阴极端

VF2 第二顺向导通电压

VR2 第二反向崩溃电压

Z3 第三齐纳二极管

Z4 第四齐纳二极管

NA3 第三阳极端

NC3 第三阴极端

NA4 第四阳极端

NC4 第四阴极端

VF3 第三顺向导通电压

VR3 第三反向崩溃电压

VF4 第四顺向导通电压

VR4 第四反向崩溃电压

D5 第五二极管

NA5 第五阳极端

NC5 第五阴极端

VF5 第五顺向导通电压

D6 第六二极管

VF6 第六顺向导通电压

D7 第七二极管

VF7 第七顺向导通电压

D8 第八二极管

NA8 第八阳极端

NC8 第八阴极端

VF8 第八顺向导通电压

Z9 第九齐纳二极管

NA9 第九阳极端

NC9 第九阴极端

VR9 第九反向崩溃电压

Z10 第十齐纳二极管

NA10 第十阳极端

NC10 第十阴极端

VR10 第十反向崩溃电压

D11 第十一二极管

NA11 第十一阳极端

NC11 第十一阴极端

VF11 第十一顺向导通电压

DL 限制二极管

NAL 限制阳极端

NCL 限制阴极端

R3 第三电阻

Q1 PNP晶体管

NI1 第一内部节点

NI2 第二内部节点

NI3 第三内部节点

E 射极端

B 基极端

C 集极端

DI 隔离二极管

A 阳极端

C 阴极端

BC 磁珠

具体实施方式

以下说明为本发明的实施例。其目的是要举例说明本发明一般性的原则，不应视为本发明的限制，本发明的范围当以权利要求所界定者电平。

值得注意的是，以下所公开的内容可提供多个用以实践本发明的不同特点的实施例或范例。以下所述的特殊的元件范例与安排仅用以简单扼要地阐述本发明的构思，并非用以限定本发明的范围。此外，以下说明书可能在多个范例中重复使用相同的元件符号或文字。然而，重复使用的目的仅为了提供简化并清楚的说明，并非用以限定多个以下所讨论的实施例以及/或配置之间的关系。此外，以下说明书所述的一个特征连接至、耦接至以及/或形成于另一特征之上等的描述，实际可包含多个不同的实施例，包括该等特征直接接触，或者包含其它额外的特征形成于该等特征之间等等，使得该等特征并非直接接触。

图1是显示根据本发明的一实施例所述的栅极驱动电路的方框图。如图1所示，栅极驱动电路100用以导通以及关断开关元件10，其中开关元件10包括栅极端G、源极端S以及漏极端D。根据本发明的一实施例，开关元件10为常闭型晶体管。根据本发明的另一实施例，开关元件10是唯一常闭型氮化镓场效晶体管。

栅极驱动电路100包括控制器110以及波形转换电路120。控制器110接收高电压电平VH以及低电压电平VL的供电，且包括第一开关S1以及第二开关S2。第一开关S1以及第二开关S2交替地导通以及关断，并以控制信号SC产生启动脉冲以及关闭脉冲。为了简化说明的目的，控制器110是简化为第一开关S1以及第二开关S2。

控制信号SC的启动脉冲以及关闭脉冲是经由包含第一电阻R1以及第一电容C1的并联电路121，而施加于开关元件10的栅极端G。由于高电压电平VH是超过开关元件10的崩溃电压，当控制信号SC的启动脉冲经由并联电路121施加于开关元件10的栅极端G时，耦接于开关元件10的栅极端G以及源极端S的电压箝位单元122是用以箝制栅极端G以及源极端S之间的电压。换句话说，由于电压箝位单元122以及开关元件10的源极端S皆耦接至参考节点NR的低电压电平VL，当控制信号SC的启动脉冲施加于开关元件10的栅极端G时，电压箝位单元122用以将第一节点N1的驱动信号SD箝制在低于开关元件10的崩溃电压。根据本发明的一实施例，如图1所示，第一节点N1是耦接至开关元件10的栅极端G。

当控制信号SC的关闭脉冲通过并联电路121而施加于开关元件10的栅极端G时，电压箝位单元122用以箝制存储于第一电容C1的电容电压VC。根据本发明的一实施例，参考节点NR的低电压电平VL是等于接地电平，因此第一节点N1的驱动信号SD是等于电容电压VC的负数。根据本发明的一实施例，常闭型氮化镓场效晶体管需要负偏压将其关断，当开关元件10为常闭型氮化镓场效晶体管时，第一电容C1结合电压箝位单元122能够妥善地关断开关元件10。

图2是显示根据本发明的一实施例所述的波形转换电路120的功能。如图2所示，在此控制信号SC是以电压范围在高电压电平VH以及参考节点NR的低电压电平VL之间的方波为例。

当波形转换电路120接收到控制信号SC的启动脉冲210时，电压箝位单元122将第一节点N1的驱动信号SD箝制于电压箝位单元122的第二电压VP。第一电阻R1用以箝制自控制信号SC经电压箝位单元122流至参考节点NR的低电压电平VL的电流。

过充电压VPO可由第一电容C1以及沿着控制信号SC经过第一电容C1至电压箝位单元122的路径的寄生电阻所决定。根据本发明的一实施例，过充电压VPO最高达高电压电平VH。根据本发明的一实施例，驱动信号SD的过充电压VPO用以快速地导通开关元件10，而第一节点N1的驱动信号SD接着箝制于第二电压VP以将开关元件10的传导损耗维持在很低的状态。

当波形转换电路120接收到控制信号SC的关闭脉冲220时，低电压电平VL施加于第一电容C1的一端。由于当控制信号SC为高电压电平VH时电容电压VC已经存储于第一电容C1中，当低电压电平VL施加于第一电容C1时，第一节点N1的驱动信号SD为负电压，并且第一节点N1的驱动信号SD被箝制为电压箝位单元122的第一电压VN。

同样的，下冲电压VNO也是由第一电容C1以及沿着控制信号SC经第一电容C1至电压箝位单元122的路径的寄生电阻所决定。根据本发明的一实施例，第一节点N1的驱动信号SD的下冲电压VNO用以快速地关断开关元件10，并且第一节点N1的驱动信号SD随后箝制于第一电压VN以将开关元件10的漏电损耗维持在很低的状态。根据本发明的一实施例，第一电压VN是低于参考节点NR的低电压电平VL，且用以避免开关元件10因噪声干扰而导通。

根据本发明的一应用实施例，高电压电平VH为12V、低电压电平VL为0V、开关元件10的临界电压为1V以及开关元件10的栅极端至源极端的正常操作电压范围为-5V～7V。因此，第二电压VP是箝制于6V附近以维持开关元件10的导通电阻够低，并且第一电压VN是箝制于-1V以确保开关元件10完全关断。

图3是显示根据本发明的另一实施例所述的栅极驱动电路的方框图。如图3所示，电压箝位单元122包括第一齐纳二极管Z1。第一齐纳二极管Z1包括第一阳极端NA1以及第一阴极端NC1，当电流自第一阳极端NA1经第一齐纳二极管Z1至第一阴极端NC1时，第一齐纳二极管Z1的跨压是定义为第一顺向导通电压VF1。根据本发明的一实施例，当电流自第一阴极端NC1经第一齐纳二极管Z1流至第一阳极端NA1，第一齐纳二极管Z1的跨压是定义为第一反向崩溃电压VR1。

根据本发明的一实施例，当波形转换电路120接收的控制信号SC位于高电压电平VH时，第一节点N1的驱动信号SD最终将箝制于第一齐纳二极管Z1的第一反向崩溃电压VR1。根据本发明的一实施例，当波形转换电路120接收的控制信号SC位于低电压电平VL时，第一节点N1的驱动信号SD箝制于低电压电平VL减去第一齐纳二极管Z1的第一顺向导通电压VF1。

根据本发明的一实施例，第一顺向导通电压VF1为0.7V、第一反向崩溃电压VR1为6V、高电压电平VH为12V以及低电压电平VL为0V。当控制信号SC为12V时，驱动信号SD箝制于6V，当控制信号SC为0V时，驱动信号SD箝制于-0.7V。因此，当开关元件10以常闭型氮化镓场效晶体管为例，开关元件10的导通电阻可因驱动信号SD为6V而维持在很低的状态，并且开关元件10可因驱动信号SD为-0.7V而完全关断。

图4是显示根据本发明的另一实施例所述的栅极驱动电路的方框图。比较图4的电压箝位单元122以及图3的电压箝位单元122，第二齐纳二极管Z2的第二阳极端NA2是耦接至并联电路121，且低电压电平VL施加于第二齐纳二极管Z2的第二阴极端NC2。根据本发明的一实施例，当波形转换电路120接收的控制信号SC位于高电压电平VH时，驱动信号SD是由第二齐纳二极管Z2的第二顺向导通电压VF2所决定。根据本发明的另一实施例，当波形转换电路120接收的控制信号SC位于低电压电平VL时，驱动信号SD最终箝制于低电压电平VL减去第二齐纳二极管Z2的第二反向崩溃电压VR2。

图5是显示根据本发明的另一实施例所述的栅极驱动电路的方框图。如图5所示，电压箝位单元122包括第三齐纳二极管Z3以及第四齐纳二极管Z4。第三齐纳二极管Z3的第三阴极端NC3耦接至第四齐纳二极管Z4的第四阴极端NC4，第三阳极端NA3耦接至开关元件10的栅极端G，并且第四阳极端NA4耦接至开关元件10的源极端S。

根据本发明的一实施例，当波形转换电路120接收的控制信号SC位于高电压电平VH时，驱动信号SD箝制于第三齐纳二极管Z3的第三顺向导通电压VF3以及第四齐纳二极管Z4的第四反向崩溃电压VR4之和。根据本发明的另一实施例，当波形转换电路120接收的控制信号SC位于低电压电平VL时，驱动信号SD随之箝位在低电压电平VL减去第三齐纳二极管Z3的第三反向崩溃电压VR3以及第四齐纳二极管Z4的第四顺向导通电压VF4之和。

图6是显示根据本发明的另一实施例所述的栅极驱动电路的方框图。如图6所示，电压箝位单元122包括具有第五顺向导通电压VF5的第五二极管D5，第五二极管D5的第五阳极端NA5耦接至开关元件10的栅极端G，第五二极管D5的第五阴极端NC5耦接至开关元件10的栅极端S。根据本发明的一实施例，当波形转换电路120接收的控制信号SC位于高电压电平VH时，驱动信号SD是由第五二极管D5的第五顺向导通电压VF5所决定。

根据本发明的另一实施例，当波形转换电路120接收的控制信号SC位于低电压电平VL时，由于第五二极管D5在反向偏压时为开路状态，因此驱动信号SD是等于存储于第一电容C1的电容电压VC。再者，电容电压VC是等于高电压电平VH减去第五顺向导通电压VF5。

图7是显示根据本发明的另一实施例所述的栅极驱动电路的方框图。如图7所示，电压箝位单元122包括第六二极管D6以及第七二极管D7，其中第六二极管D6具有第六顺向导通电压VF6，第七二极管D7具有第七顺向导通电压VF7。

根据本发明的一实施例，当波形转换电路120接收的控制信号SC位于高电压电平VH时，驱动信号SD是由第六二极管D6的第六顺向导通电压VF6所决定。根据本发明的另一实施例，当波形转换电路120接收的控制信号SC位于低电压电平VL时，驱动信号SD箝制于低电压电平VL减去第七顺向导通电压VF7。

图8是显示根据本发明的另一实施例所述的栅极驱动电路的方框图。如图8所示，电压箝位单元122包括第八二极管D8以及第九齐纳二极管Z9，其中第八二极管D8具有第八顺向导通电压VF8，第九齐纳二极管Z9具有第九顺向导通电压VF9以及第九反向崩溃电压VR9。第八二极管D8的第八阴极端NC8耦接至第九二极管Z9的第九阴极端NC9，第八阳极端NA8是耦接至开关元件10的栅极端G，第九阳极端NA9是耦接至开关元件10的源极端S。

根据本发明的一实施例，当波形转换电路120接收的控制信号SC位于高电压电平VH时，驱动信号SD是箝制于一箝制电压，其中该箝制电压等于第八二极管D8的第八顺向导通电压VF8以及第九齐纳二极管Z9的第九反向崩溃电压VR9。因此，第一电容C1所存储的电容电压VC等于高电压电平VH减去该箝制电压。根据本发明的另一实施例，当波形转换电路120接收的控制信号SC位于低电压电平VL时，由于第八二极管D8在反向偏压时为开路状态，因此驱动信号SD是等于低电压电平VL减去电容电压VC。

图9是显示根据本发明的另一实施例所述的栅极驱动电路的方框图。如图9所示，电压箝位单元122包括第十齐纳二极管Z10以及第十一二极管D11。第十齐纳二极管Z10的第十阴极端NC10是耦接至第十一二极管D11的第十一阴极端NC11，第十阳极端NA10是耦接至开关元件10的栅极端G，第十一阳极端NA11是耦接至开关元件10的源极端S。

根据本发明的一实施例，当波形转换电路120接收的控制信号SC位于高电压电平VH时，由于第十一二极管D11在反向偏压时为开路状态，驱动信号SD是等于高电压电平VH。根据本发明的另一实施例，当波形转换电路120接收的控制信号SC是位于低电压电平VL时，驱动信号SD随之箝制于低电压电平VL减去第十齐纳二极管Z10的第十反向崩溃电压VR10以及第十一二极管D11的第十一顺向导通电压VF11。

图10是显示根据本发明的另一实施例所述的栅极驱动电路的方框图。如图10所示，并联电路122包括第一电阻R1、第二电阻R2以及第一电容C1，其中第二电阻R2是与相互并联的第一电阻R1以及第一电容C1串联。

当波形转换电路120接收的控制信号SC是位于高电压电平VH，第一电阻R1以及第二电阻R2的总阻抗用以箝制自高电压电平VH经过电压箝位单元122而流至低电压电平VL的电流。再者，第二电阻R2以及第一电容C1用以决定过冲电压VPO以及下冲电压VNO。

图11是显示根据本发明的另一实施例所述的栅极驱动电路的方框图。如图11所示，并联电路121包括第一电阻R1、第二电阻R2以及第一电容C1，其中相互串联的第二电阻R2以及第一电容C1是与第一电阻R1并联。

当波形转换电路120接收的控制信号SC是位于高电压电平VH时，第一电阻R1的阻抗用以箝制自高电压电平VH经过电压箝位单元122而流至低电压电平VL的电流。再者，第二电阻R2以及第一电容C1用以决定过冲电压VPO以及下冲电压VNO。

图12是显示根据本发明的另一实施例所述的栅极驱动电路的方框图。如图12所示，并联电路包括第一电阻R1、第二电阻R2以及第一电容C1，其中相互串联的第二电阻R2以及第一电容C1是与第一电阻R1并联。控制器110的第一开关S1是耦接至并联电路121的一端，第二开关S2是耦接至相互串联的第二电阻R2以及第一电容C1之间。

当波形转换电路120接收的控制信号SC位于高电压电平VH时，第一电阻R1的阻抗用以箝制自高电压电平VH流经电压箝位单元122而至低电压电平VL的电流。再者，过冲电压VPO是由第二电阻R2以及第一电容C1所决定，而下冲电压VNO是由第一电容C1以及沿着第二开关S2至电压箝位单元122的路径的寄生电阻所决定。

图13是显示根据本发明的另一实施例所述的栅极驱动电路的方框图。如图13所示，并联电路121包括第一电阻R1、第二电阻R2以及第一电容C1，其中第二电阻R2是耦接至相互并联的第一电阻R1以及第一电容C1串联。控制器110的第一开关S1是耦接至第二电阻R2，第二开关S2是耦接至第二电阻R2以及相互并联的第一电阻R1以及第一电容C1之间。

当波形转换电路120接收的控制信号SC是位于高电压电平VH时，第一电阻R1以及第二电阻R2的总阻抗用以箝制自高电压电平VH流经电压箝位单元122而至低电压电平VL的电流。再者，过冲电压VPO是由第二电阻R2以及第一电容C1所决定，而下冲电压VNO是由第一电容C1以及沿着第二开关S2至电压箝位单元122的路径的寄生电阻所决定。

图14是显示根据本发明的另一实施例所述的栅极驱动电路的方框图。与图1相比，图14的并联电路121包括第一电阻R1、第一电容C1以及单向导通元件123。如图14所示，第一电阻R1、第一电容C1以及单向导通元件123皆为并联，且耦接于控制节点NC以及开关元件10的栅极端G之间。

根据本发明的一实施例，当开关元件10的栅极端G的电压超过控制信号SC达到单向导通元件123的限制顺向导通电压VFL时，单向导通元件123导通，并且将开关元件10的栅极端G的电压放电至控制节点NC。

根据本发明的另一实施例，当开关元件10的栅极端G的电压不超过控制信号SC时，单向导通元件123为不导通，其中单向导通元件123的行为将于下文中更进一步详细叙述。

图15是显示根据本发明的一实施例所述的图14的波形转换电路120的功能。如图14所示，控制节点NC的控制信号SC在此是以方波为例，其中控制信号SC的范围是由高电压电平VH至低电压电平VL之间。过冲电压VPO、第二电压VP、下冲电压VNO以及第一电压VN是与图2相同，在此不再重复赘述。

当控制信号SC为低电压电平VL且驱动信号SD为第一电压电平VN时，驱动信号SD会产生震荡，使得驱动信号SD超过开关元件10的阈值电压Vth。根据本发明的一实施例，驱动信号SD的震荡为噪声经开关元件10的栅极端至漏极端间的寄生电容耦合所致。

即使位于低电压电平VL的控制信号SC是用以不导通开关元件10，当开关元件10预计要被不导通时，位于第一电压VN的驱动信号SD的震荡现象依然会导通开关元件10。因此，当驱动信号SD的震荡现象超过了开关元件10的阈值电压Vth时，开关元件10就会被误导通。

单向导通元件123用以箝制位于第一电压VN的驱动信号SD的震荡现象，使其远低于开关元件10的阈值电压Vth。当位于第一电压VN的驱动信号SD的震荡现象超过了限制顺向导通电压VFL时，单向导通元件123会导通，而将驱动信号SD予以箝制，使其远离开关元件10的阈值电压Vth。

图16是显示根据本发明的另一实施例所述的栅极驱动电路的方框图。如图16所示，单向导通元件123包括限制二极管DL。限制二极管DL包括限制阳极端NAL以及限制阴极端NCL。限制二极管DL的限制阳极端NAL是耦接至开关元件10的栅极端G，限制阴极端NCL是耦接至控制节点NC。第一电压VN是由限制二极管DL的限制顺向导通电压VFL所箝制。根据本发明的一实施例，限制顺向导通电压VFL是低于开关元件10的阈值电压Vth。

根据本发明的另一实施例，限制二极管DL为萧特基二极管。根据本发明的其他实施例，限制二极管DL可为任何种类的二极管，其中该二极管的顺向导通电压是低于开关元件10的阈值电压Vth。

图17是显示根据本发明的另一实施例所述的栅极驱动电路的方框图。与图14相比，图17的第二电阻R2是与第一电容C1串接。根据本发明的一实施例，第二电阻R2以及第一电容C1是用以决定图15所示的过冲电压VPO以及下冲电压VNO。

图18是显示根据本发明的另一实施例所述的栅极驱动电路的方框图。与图14相比，图18的第三电阻R3是与单向导通元件123相串接。

根据本发明的一实施例，第三电阻R3用以降低单向导通元件123将开关元件10的栅极端G放电的速度，进而保护开关元件10的栅极端G被下冲(undershooting)。根据本发明的另一实施例，图18的第二电阻R2也可与图18的第一电容C1串接。

图19是显示根据本发明的另一实施例所述的栅极驱动电路的方框图。将图19与图14相比，第一电容C1是由单向导通元件123的寄生电容CP所实现。换句话说，图14的第一电容C1是由电容性元件所实现，而单向导通元件123的寄生电容CP是作为图14的第一电容C1的用。根据本发明的一实施例，单向导通元件123可为图16所示的限制二极管DL。

图20是显示根据本发明的另一实施例所述的栅极驱动电路的方框图。如图20所示，第三电阻R3是与单向导通元件123串接。根据本发明的一实施例，单向导通元件123可为图16所示的限制二极管DL。

图21是显示根据本发明的另一实施例所述的栅极驱动电路的方框图。如图21所示，并联电路121包括第一电阻R1、第一电容C1、第二电阻R2、第三电阻R3、隔离单向导通元件124以及PNP晶体管Q1。

第一电阻R1是耦接于第三内部节点NI3以及第一节点N1之间。第一电容C1是耦接于第一内部节点NI1以及第一节点N1之间。第二电阻R2是耦接于第一内部节点NI1以及第二内部节点NI2之间。第三电阻R3是耦接于第二内部节点NI2以及第三内部节点NI3之间。

当控制器110将高电压电平VH提供至控制节点NC时，隔离单向导通元件124单方向的将控制节点NC的高电压电平VH提供至第三节点NI3。PNP晶体管Q1包括射极端E、基极端B以及集极端C，其中射极端E是耦接至第二内部节点NI2，基极端B是耦接至控制节点NC，集极端C是耦接至参考节点NR。

根据本发明的一实施例，当控制器110将高电压电平VH提供至控制节点NC时，隔离单向导通元件124是将高电压电平VH提供至第三内部节点NI3。图21的第二电阻R2以及第三电阻R3是作为图11的第二电阻R2的用。第一电容C1是通过隔离单向导通元件124、第二电阻R2以及第三电阻R3，而被充电至高电压电平VH。

根据本发明的另一实施例，当控制器110将低电压电平VL提供至控制节点NC时，隔离单向导通元件124为不导通，PNP晶体管Q1为导通。第一电容C1因而通过第二电阻R2以及PNP晶体管Q1，而被放电至低电压电平VL。

图22是显示根据本发明的另一实施例所述的栅极驱动电路的方框图。如图22所示，隔离单向导通元件124包括隔离二极管DI。隔离二极管DI包括阳极端A以及阴极端C，其中阳极端A是耦接至控制节点NC，因极端C是耦接至第三内部节点NI3。

根据本发明的另一实施例，隔离二极管DI为萧特基二极管。根据本发明的其他实施例，隔离二极管DI可为任何能够单方向的将控制节点NC耦接至第三内部节点NI3的二极管。

图23是显示根据本发明的另一实施例所述的栅极驱动电路的方框图。如图23所示，并联电路121还包括磁珠(bead core)BC。磁珠BC耦接于第一电容C1以及第一节点N1之间。根据本发明的一实施例，磁珠BC用以消除交流(AC)噪声。

图24是显示根据本发明的另一实施例所述的栅极驱动电路的方框图。如图24所示，电压箝位单元122以及开关元件10是封装在一起，栅极驱动电路100只包括控制器110以及并联电路121。

如图3至图24所示，波形转换电路的各种实施例皆已详细说明。设计用来驱动以硅工艺制作的金属氧化物半导体场效晶体管的控制器，通过将图3至图24所示的波形转换电路耦接于该控制器以及常闭氮化镓晶体管的开关元件之间，就算常闭氮化镓晶体管的崩溃电压小于以硅工艺制作的金属氧化物半导体场效晶体管，控制器也能够不经任何修改直接驱动常闭氮化镓晶体管的开关元件。

以上所述为实施例的概述特征。所属技术领域中技术人员应可以轻而易举地利用本发明为基础设计或调整以实行相同的目的和/或实现此处介绍的实施例的相同优点。所属技术领域中技术人员也应了解相同的配置不应背离本发明的构思与范围，在不背离本发明的构思与范围下他们可做出各种改变、取代和交替。说明性的方法仅表示示范性的步骤，但这些步骤并不一定要以所表示的顺序执行。可另外加入、取代、改变顺序和/或消除步骤以视情况而作调整，并与所公开的实施例构思和范围一致。

Claims (29)

1.一种波形转换电路，用以通过将一控制节点的一控制信号转换至一第一节点的一驱动信号，其中上述控制信号为自一高电压电平至一参考节点的一低电压电平，上述波形转换电路包括：

一第一电阻，耦接于一控制器以及上述控制节点以及上述第一节点之间；

一单向导通元件，单方向地将第一节点放电至控制节点；以及

一电压箝位单元，耦接于上述第一节点以及上述参考节点之间，其中上述电压箝位单元用以箝制上述驱动信号。

2.如权利要求1所述的波形转换电路，还包括：

一第一电容，耦接于控制器以及上述控制节点以及上述第一节点之间。

3.如权利要求2所述的波形转换电路，还包括：

一第二电阻，耦接于上述控制节点以及上述第一电容之间。

4.如权利要求2所述的波形转换电路，还包括：

一第三电阻，耦接于上述单向导通元件以及上述控制节点之间。

5.如权利要求2所述的波形转换电路，其中上述第一电容是由上述单向导通元件的寄生电容所实现。

6.如权利要求2所述的波形转换电路，其中一第一电压是转换自上述控制信号的上述低电压电平，一第二电压是转换自上述控制信号的上述高电压电平，其中一驱动电压的范围是自上述第二电压至上述第一电压。

7.如权利要求6所述的波形转换电路，其中上述第二电压是不大于上述高电压电平。

8.如权利要求6所述的波形转换电路，如权利要求6所述的波形转换电路，其中上述单向导通元件包括：

一限制二极管，包括一限制阳极端以及一限制阴极端，其中上述限制阳极端耦接至上述第一节点，上述限制阴极端耦接至上述控制节点，其中上述第一电压是由上述限制二极管的一限制顺向导通电压所箝制。

9.一栅极驱动电路，通过将一驱动电压施加至一开关元件的一栅极端而使得上述开关元件导通以及关断，其中上述开关元件包括上述栅极端、一漏极端以及耦接至一参考节点的一源极端，上述栅极驱动电路包括：

一控制器，由一高电压电平以及一低电压电平供电而于一控制节点产生一控制信号，其中上述控制信号的范围为上述高电压电平至上述参考节点的上述低电压电平；以及

一波形转换电路，将上述控制信号转换成一驱动信号，其中上述波形转换电路包括：

一第一电阻，耦接于上述控制节点以及上述开关元件的上述栅极端之间；

一单向导通元件，单方向地将上述开关元件的上述栅极端放电至上述控制节点；以及

一电压箝位单元，耦接于上述开关元件的上述栅极端以及上述源极端之间，且用以箝位上述驱动信号。

10.如权利要求9所述的栅极驱动电路，其中上述波形转换电路还包括：

一第一电容，耦接于上述控制节点以及上述开关元件的上述栅极端之间。

11.如权利要求10所述的栅极驱动电路，其中上述波形转换电路还包括：

一第二电阻，耦接于上述控制节点以及上述第一电容之间。

12.如权利要求10所述的栅极驱动电路，其中上述第一电容是由上述单向导通元件的寄生电容所实现。

13.如权利要求10所述的栅极驱动电路，其中上述波形转换电路还包括：

一第三电阻，耦接于上述单向导通元件以及上述控制节点之间。

14.如权利要求10所述的栅极驱动电路，其中上述一第一电压是转换自上述控制信号的上述低电压电平，一第二电压是转换自上述控制信号的上述高电压电平。

15.如权利要求14所述的栅极驱动电路，其中上述波形转换电路将上述控制信号转换成一驱动信号，其中上述驱动信号的范围为自上述第二电压至上述第一电压。

16.如权利要求15所述的栅极驱动电路，其中上述第二电压不大于上述高电压电平。

17.如权利要求15所述的栅极驱动电路，其中上述单向导通元件包括：

一限制二极管，包括一限制阳极端以及一限制阴极端，其中上述限制阳极端耦接至上述第一节点，上述限制阴极端耦接至一控制节点，其中上述第一电压是由上述限制二极管的一限制顺向导通电压所箝制。

18.一种波形转换电路，用以将一控制节点的一控制信号转换至一第一节点的一驱动信号，其中上述控制信号的范围是自一高电压电平至一参考节点的一低电压电平，上述波形转换电路包括：

一第一电阻，耦接于一第三内部节点以及上述第一节点；

一第一电容，耦接于一第一内部节点以及上述第一节点之间；

一第二电阻，耦接于上述第一内部节点以及一第二内部节点之间；

一第三电阻，耦接于上述第二内部节点以及一第三内部节点之间；

一隔离单向导通元件，单方向的将上述控制节点的上述高电压电平提供至上述第三内部节点；

一PNP晶体管，包括一射极端、一基极端以及一集极端，其中上述射极端是耦接至上述第二内部节点，上述基极端是耦接至上述控制节点，上述集极端是耦接至上述参考节点；以及

一电压箝位单元，耦接于上述第一节点以及上述参考节点之间，其中上述电压箝位单元是用以箝位上述驱动信号。

19.如权利要求18所述的波形转换电路，其中一第一电压是转换自上述控制信号的上述低电压电平，一第二电压是转换自上述控制信号的上述高电压电平，其中一驱动电压的范围是自上述第二电压至上述第一电压。

20.如权利要求19所述的波形转换电路，其中当上述控制节点是位于上述高电压电平时，上述隔离单向导通元件是导通，并通过第二电阻以及第三电阻而对上述第一电容进行充电，其中上述第二电压是产生于上述第一节点。

21.如权利要求19所述的波形转换电路，其中当上述控制节点是位于上述低电压电平时，上述第一电容是通过上述第二电阻以及上述PNP晶体管放电至上述低电压电平。

22.如权利要求18所述的波形转换电路，其中上述隔离单向导通元件包括：

一隔离二极管，包括一阳极端以及一阴极端，其中上述阳极端是耦接至上述控制节点，上述阴极端是耦接至上述第三内部节点。

23.如权利要求18所述的波形转换电路，还包括：

一磁珠，耦接于上述第一电容以及上述第一节点，其中上述磁珠用以消除交流噪声。

24.一种栅极驱动电路，用以施加一驱动信号至一开关元件的一栅极端而使得上述开关元件导通以及不导通，其中上述开关元件包括上述栅极端、一漏极端以及耦接至一参考节点的一源极端，上述栅极驱动电路包括：

一控制器，由一高电压电平以及一低电压电平所供电而于一控制节点产生一控制信号，其中上述控制信号的范围是自上述高电压电平至上述参考节点的上述低电压电平；以及

一波形转换电路，将上述控制信号转换至上述驱动信号，其中上述波形转换电路包括：

一第一电阻，耦接于一第三内部节点以及一第一节点之间；

一第一电容，耦接于一第一内部节点以及上述第一节点之间；

一第二电阻，耦接于上述第一内部节点以及一第二内部节点之间；

一第三电阻，耦接于上述第二内部节点以及上述第三内部节点之间；

一隔离单向导通元件，单方向的将上述控制节点的上述高电压电平提供至上述第三内部节点；

一PNP晶体管，包括一射极端、一基极端以及一集极端，其中上述射极端是耦接至上述第二内部节点，上述基极端是耦接至上述控制节点，上述集极端是耦接至上述参考节点；以及

一电压箝位单元，耦接于上述第一节点以及上述参考节点之间，其中上述电压箝位单元用以箝位上述驱动信号。

25.如权利要求24所述的栅极驱动电路，其中一第一电压是转换自上述控制信号的上述低电压电平，一第二电压是转换自上述控制信号的上述高电压电平，其中一驱动电压的范围是自上述第二电压至上述第一电压，其中上述第二电压是不大于上述高电压电平。

26.如权利要求25所述的栅极驱动电路，其中当上述控制节点是位于上述高电压电平时，上述隔离单向导通元件是导通，并通过上述第二电阻以及上述第三电阻而对上述第一电容充电，第二电压是产生于上述第一节点。

27.如权利要求25所述的栅极驱动电路，其中当上述控制节点是位于上述低电压电平时，上述第一电容通过上述第二电阻以及上述PNP晶体管而放电至上述低电压电平。

28.如权利要求25所述的栅极驱动电路，其中上述隔离单向导通元件包括：

一隔离二极管，包括一阳极端以及一阴极端，其中上述阳极端是耦接至上述控制节点，上述阴极端是耦接至上述第三内部节点。

29.如权利要求24所述的栅极驱动电路，还包括：

一磁珠，耦接于上述第一电容以及上述第一节点，其中上述磁珠用以消除交流噪声。

Images