CN107592015A - 波形转换电路以及栅极驱动电路 - Google Patents

波形转换电路以及栅极驱动电路 Download PDF

Info

Publication number
CN107592015A
CN107592015A CN201710339308.2A CN201710339308A CN107592015A CN 107592015 A CN107592015 A CN 107592015A CN 201710339308 A CN201710339308 A CN 201710339308A CN 107592015 A CN107592015 A CN 107592015A
Authority
CN
China
Prior art keywords
mentioned
voltage
coupled
diode
cathode terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710339308.2A
Other languages
English (en)
Inventor
庄博钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delta Electronics Inc
Delta Optoelectronics Inc
Original Assignee
Delta Optoelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Delta Optoelectronics Inc filed Critical Delta Optoelectronics Inc
Priority to CN202010022434.7A priority Critical patent/CN111211691B/zh
Publication of CN107592015A publication Critical patent/CN107592015A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/325—Means for protecting converters other than automatic disconnection with means for allowing continuous operation despite a fault, i.e. fault tolerant converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

一种波形转换电路以及栅极驱动电路，其中，波形转换电路用以将来自控制器的控制信号施加至开关元件的栅极端而将开关元件导通以及关断，开关元件具有栅极端、漏极端以及源极端。波形转换电路包括：并联电路以及电压箝位单元。并联电路包括第一电容以及第一电阻，且耦接于控制器以及开关元件的栅极端之间。电压箝位单元耦接于开关元件的栅极端以及源极端之间，且用以箝制栅极端以及源极端之间的跨压。

Description

波形转换电路以及栅极驱动电路
技术领域
本发明涉及用以驱动开关元件的栅极端的栅极驱动电路。
背景技术
氮化镓元件与现存的硅元件相比极具潜力，且如预期地实际使用。标准的氮化镓场效晶体管为常开型(normally-on)元件，因此需要负电源将其关断。另一方面，常闭型氮化镓场效晶体管难以生产，而常闭型氮化镓场效晶体管具有约为+1V的临界电压，该临界电压与现存的硅金氧半场校晶体管的临界电压相比非常低。这是常闭型氮化镓场效晶体管的第一个问题。
再者，因常闭型氮化镓场效电晶耐压较低，当高电压施加于常闭型氮化镓场效晶体管的栅极端时，常闭型氮化镓场效晶体管很容易损毁，使得常闭型氮化镓场效晶体管无法采用一般的驱动集成电路来使用。这是常闭型形氮化镓场效晶体管的第两个问题。由于这两个问题，硅金氧半场校晶体管(如，绝缘栅双极晶体管(Insulated Gate BipolarTransistor,IGBT))的栅极驱动电路不能直接用来驱动常闭型氮化镓场效晶体管。也就是，常闭型氮化镓场效晶体管需要独特的栅极驱动电路。
关于第一个问题，当将足够小于约+1V的临界电压的电压(最好的方式是低于0V的负电压)施加于常闭型氮化镓场效晶体管的栅极端时，常闭型氮化镓场效晶体管的关断时间会缩短。因此，用负电压来驱动常闭型氮化镓场效晶体管是较洽当的设计。然而，尽管实现用负电压来关断常闭型氮化镓场效晶体管需要负电压源，但负电压源的设计往往是不受电子产品设计者较欢迎的。
关于第二问题，当将足够大于临界电压的一电压施加于常闭型氮化镓场效晶体管的栅极端时，常闭型氮化镓场效晶体管的导通时间会被缩短。更确切地说，缩短导通时间需要瞬间大电流，并且产生如此的大电流最好的实现方式是利用较高的电压。然而，却不能直接将用于硅金氧半场效晶体管的高电压(如，10V)施加于常闭型氮化镓场效晶体管的栅极端，原因是高电压会损坏常闭型氮化镓场效晶体管。
因此，极需波形转换电路用来将硅金氧半场效晶体管的栅极驱动电压转换成适用于常闭型氮化镓场效晶体管的栅极驱动电压，而且不会降低切换速度，并且该波形转换电路能够适用于任何类型的晶体管。
发明内容
为了解决上述问题，本发明提供一波形转换电路用以将适用于硅金氧半场效晶体管(Si MOSFET)的栅极驱动电压转换至常闭型氮化镓场效晶体管(GaN FET)，而且不会降低切换速度亦不须提供额外负电压源来关断常闭型氮化镓场效晶体管。
有鉴于此，本发明提出一种波形转换电路，用以将来自一控制器的一控制信号施加至一开关元件的一栅极端，藉此将上述开关元件导通以及关断，其中上述开关元件具有上述栅极端、一漏极端以及一源极端。上述波形转换电路包括：一并联电路以及一电压箝位单元。上述并联电路包括一第一电容以及一第一电阻，其中上述并联电路耦接于上述控制器以及上述开关元件的上述栅极端之间。上述电压箝位单元耦接于上述开关元件的上述栅极端以及上述源极端之间，且用以箝制上述栅极端以及上述源极端之间的跨压。
根据本发明的一实施例，上述控制信号的范围是自一高电压电平至一低电压电平，一第一电压是转换自上述控制信号的上述低电压电平，一第二电压是转换自上述控制信号的上述高电压电平。
根据本发明的一实施例，波形转换电路将上述控制信号转换至一驱动信号，上述驱动信号的范围是自上述第二电压至上述第一电压。
根据本发明的一实施例，上述第一电压是不大于上述低电压电平。
根据本发明的一实施例，上述第二电压是不大于上述高电压电平。
根据本发明的一实施例，上述电压箝位单元包括：一齐纳二极管。上述齐纳二极管包括一阳极端以及一阴极端，其中上述阳极端耦接至上述开关元件的上述源极端，上述阴极端耦接至上述开关元件的上述栅极端，其中上述第一电压是由上述齐纳二极管的一顺向导通电压所决定，上述第二电压是由上述齐纳二极管的一反向崩溃电压所决定。
根据本发明的另一实施例，上述电压箝位单元包括：一齐纳二极管。上述齐纳二极管包括一阳极端以及一阴极端，其中上述阳极端是耦接至上述开关元件的上述栅极端，上述阴极端是耦接至上述开关元件的上述源极端，其中上述第一电压是由上述齐纳二极管的一反向崩溃电压所决定，上述第二电压是由上述齐纳二极管的一顺向导通电压所决定。
根据本发明的又一实施例，上述电压箝位单元包括：一二极管。上述二极管包括一阳极端以及一阴极端，其中上述阳极端是耦接至上述开关元件的上述栅极端，上述阴极端是耦接至上述开关元件的上述源极端，其中上述第二电压是由上述二极管的一顺向导通电压所决定。
根据本发明的又一实施例，上述电压箝位单元包括：一第一齐纳二极管以及一第二齐纳二极管。上述第一齐纳二极管包括一第一阳极端以及一第一阴极端，其中上述第一阳极端是耦接至上述开关元件的上述栅极端。上述第二齐纳二极管包括一第二阳极端以及一第二阴极端，其中上述第二阴极端是耦接至上述第一阴极端，上述第二阳极端是耦接至上述开关元件的上述源极端。上述第一电压是由上述第二齐纳二极管的一第二顺向导通电压以及上述第一齐纳二极管的一第一反向崩溃电压的和所决定，上述第二电压是由上述第一齐纳二极管的一第一顺向导通电压以及上述第二齐纳二极管的一第二反向崩溃电压的和所决定。
根据本发明的又一实施例，上述电压箝位单元包括：一第一二极管以及一第二二极管。上述第一二极管包括一第一阳极端以及一第一阴极端，其中第一阴极端是耦接至上述开关元件的上述栅极端，上述第一阳极端是耦接至上述开关元件的上述源极端。上述第二二极管包括一第二阳极端以及一第二阴极端，其中上述第二阳极端是耦接至上述开关元件的上述栅极端，上述第二阴极端是耦接至上述开关元件的上述源极端。上述第一电压是由上述第一二极管的一第一顺向导通电压所决定，上述第二电压是由上述第二二极管的一第二顺向导通电压所决定。
根据本发明的又一实施例，上述电压箝位单元包括：一第一二极管以及一齐纳二极管。上述第一二极管包括一第一阳极端以及一第一阴极端，其中第一阳极端是耦接至上述开关元件的上述栅极端。上述齐纳二极管包括一齐纳阳极端以及一齐纳阴极端，其中上述齐纳阳极端是耦接至上述开关元件的上述源极端，上述齐纳阴极端是耦接至上述第一阴极端。上述第一电压是由上述低电压电平减去储存于上述第一电容的上述电容电压所决定，其中上述电容电压是等于上述高电压电平减去上述齐纳二极管的一齐纳反向崩溃电压以及上述第一二极管的一第一顺向导通电压的和。上述第二电压是由上述齐纳二极管的上述齐纳反向崩溃电压以及上述第一二极管的上述顺向导通电压的和所决定。
根据本发明的又一实施例，上述电压箝位单元包括：一齐纳二极管以及一第一二极管。上述齐纳二极管包括一齐纳阳极端以及一齐纳阴极端，其中齐纳阳极端是耦接至上述开关元件的上述栅极端。上述第一二极管包括一第一阳极端以及一第一阴极端，其中上述第一阳极端是耦接至上述开关元件的上述源极端，上述第一阴极端是耦接至上述齐纳阴极端。上述第一电压是由上述齐纳二极管的一齐纳反向崩溃电压以及上述第一二极管的一第一顺向导通电压所决定，上述第二电压是等于上述高电压电平。
根据本发明的一实施例，上述电压箝位单元以及上述开关元件是封装在一起。
本发明更提出一种波形转换电路，用以将范围自一高电压电平至一参考节点的一低电压电平的一控制信号转换至一驱动信号。上述波形转换电路包括：一并联电路以及一电压箝位单元。上述并联电路包括一第一电容以及一第一电阻且用以接收上述控制信号而于一第一节点产生上述驱动信号。上述电压箝位单元耦接于上述第一节点以及上述参考节点之间，其中上述电压箝位单元用以箝位上述驱动信号。
根据本发明的一实施例，一第一电压是转换自上述控制信号的上述低电压电平，一第二电压是转换自上述控制信号的上述高电压电平，其中上述驱动信号的范围为上述第二电压至上述第一电压。
根据本发明的一实施例，上述第一电压是不大于上述低电压电平。
根据本发明的一实施例，上述第二电压是不大于上述高电压电平。
根据本发明的一实施例，上述电压箝位单元包括：一齐纳二极管。上述齐纳二极管包括一阳极端以及一阴极端，其中上述阳极端耦接至上述参考节点，上述阴极端耦接至上述第一节点，其中上述第一电压是由上述齐纳二极管的一顺向导通电压所决定，上述第二电压是由上述齐纳二极管的一反向崩溃电压所决定。
根据本发明的另一实施例，上述电压箝位单元包括：一齐纳二极管。上述齐纳二极管包括一阳极端以及一阴极端，其中上述阳极端是耦接至上述第一节点，上述阴极端是耦接至上述参考节点，其中上述第一电压是由上述齐纳二极管的一反向崩溃电压所决定，上述第二电压是由上述齐纳二极管的一顺向导通电压所决定。
根据本发明的又一实施例，上述电压箝位单元包括：一二极管。上述二极管包括一阳极端以及一阴极端，其中上述阳极端是耦接至上述第一节点，上述阴极端是耦接至上述参考节点，其中上述第二电压是由上述二极管的一顺向导通电压所决定。
根据本发明的又一实施例，上述电压箝位单元包括：一第一齐纳二极管以及一第二齐纳二极管。上述第一齐纳二极管包括一第一阳极端以及一第一阴极端，其中上述第一阳极端是耦接至上述第一节点。上述第二齐纳二极管包括一第二阳极端以及一第二阴极端，其中上述第二阴极端是耦接至上述第一阴阳极端，上述第二阳极端是耦接至上述参考节点。上述第一电压是由上述第二齐纳二极管的一第二顺向导通电压以及上述第一齐纳二极管的一第一反向崩溃电压的和所决定，上述第二电压是由上述第一齐纳二极管的一第一顺向导通电压以及上述第二齐纳二极管的一第二反向崩溃电压的和所决定。
根据本发明的又一实施例，上述电压箝位单元包括：一第一二极管以及一第二二极管。上述第一二极管包括一第一阳极端以及一第一阴极端，其中第一阴极端是耦接至上述第一节点，上述第一阳极端是耦接至上述参考节点。上述第二二极管包括一第二阳极端以及一第二阴极端，其中上述第二阳极端是耦接至上述第一节点，上述第二阴极端是耦接至上述参考节点。上述第一电压是由上述第一二极管的一第一顺向导通电压所决定，上述第二电压是由上述第二二极管的一第二顺向导通电压所决定。
根据本发明的又一实施例，上述电压箝位单元包括：一第一二极管以及一齐纳二极管。上述第一二极管，包括一第一阳极端以及一第一阴极端，其中第一阳极端是耦接至上述第一节点。上述齐纳二极管包括一齐纳阳极端以及一齐纳阴极端，其中上述齐纳阳极端是耦接至上述参考节点，上述齐纳阴极端是耦接至上述第一阴极端。上述第一电压是由上述低电压电平减去储存于上述第一电容的一电容电压所决定，其中上述电容电压是等于上述高电压电平减去上述齐纳二极管的一齐纳反向崩溃电压以及上述第一二极管的一第一顺向导通电压的和。上述第二电压是由上述齐纳二极管的上述齐纳反向崩溃电压以及上述第一二极管的上述顺向导通电压的和所决定。
根据本发明的又一实施例，上述电压箝位单元包括：一齐纳二极管以及一第一二极管。上述齐纳二极管包括一齐纳阳极端以及一齐纳阴极端，其中齐纳阳极端是耦接至上述开关元件的上述栅极端。上述第一二极管包括一第一阳极端以及一第一阴极端，其中上述第一阳极端是耦接至上述参考节点，上述第一阴极端是耦接至上述齐纳阴极端。上述第一电压是由上述齐纳二极管的一齐纳反向崩溃电压以及上述第一二极管的一第一顺向导通电压所决定，上述第二电压是等于上述高电压电平。
本发明更提出一栅极驱动电路，通过将一驱动电压施加至一开关元件的一栅极端而使得上述开关元件导通以及关断，其中上述开关元件包括上述栅极端、一漏极端以及耦接至一参考节点的一源极端。上述栅极驱动电路包括：一控制器以及一波形转换电路。上述控制器由一高电压电平以及一低电压电平供电而产生一控制信号，其中上述控制信号的范围为上述高电压电平至上述参考节点的上述低电压电平。上述波形转换电路接收上述控制信号而产生上述驱动信号，其中上述波形转换电路包括：一并联电路以及一电压箝位单元。上述并联电路包括一第一电阻以及一第一电容，其中上述并联电路耦接于上述控制器以及上述开关元件的上述栅极端之间。上述电压箝位单元耦接于上述开关元件的上述栅极端以及上述源极端之间，且用以箝位上述驱动信号。
根据本发明的一实施例，一第一电压是转换自上述控制信号的上述低电压电平，一第二电压是转换自上述控制信号的上述高电压电平。
根据本发明的一实施例，上述波形转换电路将范围自上述高电压电平至上述低电压电平的上述控制信号转换至范围自上述第二电压至上述第一电压的上述驱动信号。
根据本发明的一实施例，上述第一电压是不大于上述低电压电平。
根据本发明的一实施例，上述第二电压是不大于上述高电压电平。
根据本发明的一实施例，上述电压箝位单元包括：一齐纳二极管。上述齐纳二极管包括一阳极端以及一阴极端，其中上述阳极端耦接至上述开关元件的上述源极端，上述阴极端耦接至上述开关元件的上述栅极端，其中上述第一电压是由上述齐纳二极管的一顺向导通电压所决定，上述第二电压是由上述齐纳二极管的一反向崩溃电压所决定。
根据本发明的另一实施例，上述电压箝位单元包括：一齐纳二极管。上述齐纳二极管包括一阳极端以及一阴极端，其中上述阳极端是耦接至上述开关元件的上述栅极端，上述阴极端是耦接至上述开关元件的上述源极端，其中上述第一电压是由上述齐纳二极管的一反向崩溃电压所决定，上述第二电压是由上述齐纳二极管的一顺向导通电压所决定。
根据本发明的又一实施例，上述电压箝位单元包括：一二极管。上述二极管包括一阳极端以及一阴极端，其中上述阳极端是耦接至上述开关元件的上述栅极端，上述阴极端是耦接至上述开关元件的上述源极端，其中上述第二电压是由上述二极管的一顺向导通电压所决定。
根据本发明的又一实施例，上述电压箝位单元包括：一第一齐纳二极管以及一第二齐纳二极管。上述第一齐纳二极管包括一第一阳极端以及一第一阴极端，其中上述第一阳极端是耦接至上述开关元件的上述栅极端。上述第二齐纳二极管包括一第二阳极端以及一第二阴极端，其中上述第二阴极端是耦接至上述第一阴极端，上述第二阳极端是耦接至上述开关元件的上述源极端。上述第一电压是由上述第二齐纳二极管的一第二顺向导通电压以及上述第一齐纳二极管的一第一反向崩溃电压的和所决定，上述第二电压是由上述第一齐纳二极管的一第一顺向导通电压以及上述第二齐纳二极管的一第二反向崩溃电压的和所决定。
根据本发明的又一实施例，上述电压箝位单元包括：一第一二极管以及一第二二极管。上述第一二极管包括一第一阳极端以及一第一阴极端，其中第一阴极端是耦接至上述开关元件的上述栅极端，上述第一阳极端是耦接至上述开关元件的上述源极端。上述第二二极管包括一第二阳极端以及一第二阴极端，其中上述第二阳极端是耦接至上述开关元件的上述栅极端，上述第二阴极端是耦接至上述开关元件的上述源极端。上述第一电压是由上述第一二极管的一第一顺向导通电压所决定，上述第二电压是由上述第二二极管的一第二顺向导通电压所决定。
根据本发明的又一实施例，上述电压箝位单元包括：一第一二极管以及一齐纳二极管。上述第一二极管包括一第一阳极端以及一第一阴极端，其中第一阳极端是耦接至上述开关元件的上述栅极端。上述齐纳二极管，包括一齐纳阳极端以及一齐纳阴极端，其中上述齐纳阳极端是耦接至上述开关元件的上述源极端，上述齐纳阴极端是耦接至上述第一阴极端。上述第一电压是由上述低电压电平减去储存于上述第一电容的上述电容电压所决定，其中上述电容电压是等于上述高电压电平减去上述齐纳二极管的一齐纳反向崩溃电压以及上述第一二极管的一第一顺向导通电压的和。上述第二电压是由上述齐纳二极管的上述齐纳反向崩溃电压以及上述第一二极管的上述顺向导通电压的和所决定。
根据本发明的又一实施例，上述电压箝位单元包括：一齐纳二极管以及一第一二极管。上述齐纳二极管包括一齐纳阳极端以及一齐纳阴极端，其中齐纳阳极端是耦接至上述开关元件的上述栅极端。上述第一二极管，包括一第一阳极端以及一第一阴极端，其中上述第一阳极端是耦接至上述开关元件的上述源极端，上述第一阴极端是耦接至上述齐纳阴极端。上述第一电压是由上述齐纳二极管的一齐纳反向崩溃电压以及上述第一二极管的一第一顺向导通电压所决定，上述第二电压是等于上述高电压电平。
根据本发明的一实施例，上述电压箝位单元以及上述开关元件是封装在一起。
以下的实施例将参考附图，以利详细说明。
附图说明
图1是显示根据本发明的一实施例所述的栅极驱动电路的方框图；
图2是显示根据本发明的一实施例所述的波形转换电路120的功能；
图3是显示根据本发明的另一实施例所述的栅极驱动电路的方框图；
图4是显示根据本发明的又一实施例所述的栅极驱动电路的方框图；
图5是显示根据本发明的又一实施例所述的栅极驱动电路的方框图；
图6是显示根据本发明的又一实施例所述的栅极驱动电路的方框图；
图7是显示根据本发明的又一实施例所述的栅极驱动电路的方框图；
图8是显示根据本发明的又一实施例所述的栅极驱动电路的方框图；
图9是显示根据本发明的又一实施例所述的栅极驱动电路的方框图；
图10是显示根据本发明的又一实施例所述的栅极驱动电路的方框图；
图11是显示根据本发明的又一实施例所述的栅极驱动电路的方框图；
图12是显示根据本发明的又一实施例所述的栅极驱动电路的方框图；
图13是显示根据本发明的又一实施例所述的栅极驱动电路的方框图；以及
图14是显示根据本发明的又一实施例所述的栅极驱动电路的方框图。
附图标记说明：
10 开关元件
100 栅极驱动电路
110 控制器
120 波形转换电路
121 并联电路
122 电压箝位单元
210 启动脉冲
220 关闭脉冲
G 栅极端
S 源极端
D 漏极端
R1 第一电阻
R2 第二电阻
C1 第一电容
S1 第一开关
S2 第二开关
SC 控制信号
SD 驱动信号
VC 电容电压
VH 高电压电平
VL 低电压电平
VN 第一电压
VP 第二电压
VPO 过冲电压
VNO 下冲电压
Z1 第一齐纳二极管
NA1 第一阳极端
NC1 第一阴极端
VF1 顺向导通电压
VR1 第一反向崩溃电压
Z2 第二齐纳二极管
NA2 第二阳极端
NC2 第二阴极端
VF2 第二顺向导通电压
VR2 第二反向崩溃电压
Z3 第三齐纳二极管
Z4 第四齐纳二极管
NA3 第三阳极端
NC3 第三阴极端
NA4 第四阳极端
NC4 第四阴极端
VF3 第三顺向导通电压
VR3 第三反向崩溃电压
VF4 第四顺向导通电压
VR4 第四反向崩溃电压
D5 第五二极管
NA5 第五阳极端
NC5 第五阴极端
VF5 第五顺向导通电压
D6 第六二极管
VF6 第六顺向导通电压
D7 第七二极管
VF7 第七顺向导通电压
D8 第八二极管
NA8 第八阳极端
NC8 第八阴极端
VF8 第八顺向导通电压
Z9 第九齐纳二极管
NA9 第九阳极端
NC9 第九阴极端
VR9 第九反向崩溃电压
Z10 第十齐纳二极管
NA10 第十阳极端
NC10 第十阴极端
VR10 第十反向崩溃电压
D11 第十一二极管
NA11 第十一阳极端
NC11 第十一阴极端
VF11 第十一顺向导通电压
具体实施方式
以下说明为本发明的实施例。其目的是要举例说明本发明一般性的原则，不应视为本发明的限制，本发明的范围当以权利要求所界定者为准。
值得注意的是，以下所公开的内容可提供多个用以实践本发明的不同特点的实施例或范例。以下所述的特殊的元件范例与安排仅用以简单扼要地阐述本发明的构思，并非用以限定本发明的范围。此外，以下说明书可能在多个范例中重复使用相同的元件符号或文字。然而，重复使用的目的仅为了提供简化并清楚的说明，并非用以限定多个以下所讨论的实施例以及/或配置的间的关系。此外，以下说明书所述的一个特征连接至、耦接至以及/或形成于另一特征的上等的描述，实际可包含多个不同的实施例，包括所述特征直接接触，或者包含其它额外的特征形成于所述特征的间等等，使得所述特征并非直接接触。
图1是显示根据本发明的一实施例所述的栅极驱动电路的方框图。如图1所示，栅极驱动电路100用以导通以及关断开关元件10，其中开关元件10包括栅极端G、源极端S以及漏极端D。根据本发明的一实施例，开关元件10为常闭型晶体管。根据本发明的另一实施例，开关元件10是唯一常闭型氮化镓场效晶体管。
栅极驱动电路100包括控制器110以及波形转换电路120。控制器110接收高电压电平VH以及低电压电平VL的供电，且包括第一开关S1以及第二开关S2。第一开关S1以及第二开关S2交替地导通以及关断，并以控制信号SC产生启动脉冲以及关闭脉冲。为了简化说明的目的，控制器110是简化为第一开关S1以及第二开关S2。
控制信号SC的启动脉冲以及关闭脉冲是经由包含第一电阻R1以及第一电容C1的并联电路121，而施加于开关元件10的栅极端G。由于高电压电平VH是超过开关元件10的崩溃电压，当控制信号SC的启动脉冲经由并联电路121施加于开关元件10的栅极端G时，耦接于开关元件10的栅极端G以及源极端S的电压箝位单元122是用以箝制栅极端G以及源极端S之间的电压。也就是，由于电压箝位单元122以及开关元件10的源极端S皆耦接至低电压电平VL，当控制信号SC的启动脉冲施加于开关元件10的栅极端G时，电压箝位单元122用以将驱动信号SD箝制在低于开关元件10的崩溃电压。
当控制信号SC的关闭脉冲通过并联电路121而施加于开关元件10的栅极端G时，电压箝位单元122用以箝制储存于第一电容C1的电容电压VC。根据本发明的一实施例，低电压电平VL是等于接地电平，因此驱动信号SD是等于电容电压VC的负数。根据本发明的一实施例，常闭型氮化镓场效晶体管需要负偏压将其关断，当开关元件10为常闭型氮化镓场效晶体管时，第一电容C1结合电压箝位单元122能够妥善地关断开关元件10。
图2是显示根据本发明的一实施例所述的波形转换电路120的功能。如图2所示，在此控制信号SC是以电压范围在高电压电平VH以及低电压电平VL的间的方波为例。
当波形转换电路120接收到控制信号SC的启动脉冲210时，电压箝位单元122将驱动信号SD箝制于电压箝位单元122的第二电压VP。第一电阻R1用以箝制自控制信号SC经电压箝位单元122流至低电压电平VL的电流。
过充电压VPO可由第一电容C1以及沿着控制信号SC经过第一电容C1至电压箝位单元122的路径的寄生电阻所决定。根据本发明的一实施例，过充电压VPO最高达高电压电平VH。根据本发明的一实施例，驱动信号SD的过充电压VPO用以快速地导通开关元件10，而驱动信号SD接着箝制于第二电压VP以将开关元件10的传导损耗维持在很低的状态。
当波形转换电路120接收到控制信号SC的关闭脉冲220时，低电压电平VL施加于第一电容C1的一端。由于当控制信号SC为高电压电平VH时电容电压VC已经储存于第一电容C1中，当低电压电平VL施加于第一电容C1时，驱动信号SD为负电压，并且驱动信号SD被箝制为电压箝位单元122的第一电压VN。
同样的，下冲电压VNO也是由第一电容C1以及沿着控制信号SC经第一电容C1至电压箝位单元122的路径的寄生电阻所决定。根据本发明的一实施例，驱动信号SD的下冲电压VNO用以快速地关断开关元件10，并且驱动信号SD随后箝制于第一电压VN以将开关元件10的漏电损耗维持在很低的状态。根据本发明的一实施例，第一电压VN是低于低电压电平VL，且用以避免开关元件10因噪声干扰而导通。
根据本发明的一应用实施例，高电压电平VH为12V、低电压电平VL为0V、开关元件10的临界电压为1V以及开关元件10的栅极端至源极端的正常操作电压范围为-5V～7V。因此，第二电压VP是箝制于6V附近以维持开关元件10的导通电阻够低，并且第一电压VN是箝制于-1V以确保开关元件10完全关断。
图3是显示根据本发明的另一实施例所述的栅极驱动电路的方框图。如图3所示，电压箝位单元122包括第一齐纳二极管Z1。第一齐纳二极管Z1包括第一阳极端NA1以及第一阴极端NC1，当电流自第一阳极端NA1经第一齐纳二极管Z1至第一阴极端NC1时，第一齐纳二极管Z1的跨压是定义为第一顺向导通电压VF1。根据本发明的一实施例，当电流自第一阴极端NC1经第一齐纳二极管Z1流至第一阳极端NA1，第一齐纳二极管Z1的跨压是定义为第一反向崩溃电压VR1。
根据本发明的一实施例，当波形转换电路120接收的控制信号SC位于高电压电平VH时，驱动信号SD最终将箝制于第一齐纳二极管Z1的第一反向崩溃电压VR1。根据本发明的一实施例，当波形转换电路120接收的控制信号SC位于低电压电平VL时，驱动信号SD箝制于低电压电平VL减去第一齐纳二极管Z1的第一顺向导通电压VF1。
根据本发明的一实施例，第一顺向导通电压VF1为0.7V、第一反向崩溃电压VR1为6V、高电压电平VH为12V以及低电压电平VL为0V。当控制信号SC为12V时，驱动信号SD箝制于6V，当控制信号SC为0V时，驱动信号SD箝制于-0.7V。因此，当开关元件10以常闭型氮化镓场效晶体管为例，开关元件10的导通电阻可因驱动信号SD为6V而维持在很低的状态，并且开关元件10可因驱动信号SD为-0.7V而完全关断。
图4是显示根据本发明的又一实施例所述的栅极驱动电路的方框图。比较图4的电压箝位单元122以及图3的电压箝位单元122，第二齐纳二极管Z2的第二阳极端NA2是耦接至并联电路121，且低电压电平VL施加于第二齐纳二极管Z2的第二阴极端NC2。根据本发明的一实施例，当波形转换电路120接收的控制信号SC位于高电压电平VH时，驱动信号SD是由第二齐纳二极管Z2的第二顺向导通电压VF2所决定。根据本发明的另一实施例，当波形转换电路120接收的控制信号SC位于低电压电平VL时，驱动信号SD最终箝制于低电压电平VL减去第二齐纳二极管Z2的第二反向崩溃电压VR2。
图5是显示根据本发明的又一实施例所述的栅极驱动电路的方框图。如图5所示，电压箝位单元122包括第三齐纳二极管Z3以及第四齐纳二极管Z4。第三齐纳二极管Z3的第三阴极端NC3耦接至第四齐纳二极管Z4的第四阴极端NC4，第三阳极端NA3耦接至开关元件10的栅极端G，并且第四阳极端NA4耦接至开关元件10的源极端S。
根据本发明的一实施例，当波形转换电路120接收的控制信号SC位于高电压电平VH时，驱动信号SD箝制于第三齐纳二极管Z3的第三顺向导通电压VF3以及第四齐纳二极管Z4的第四反向崩溃电压VR4的和。根据本发明的另一实施例，当波形转换电路120接收的控制信号SC位于低电压电平VL时，驱动信号SD随的箝位在低电压电平VL减去第三齐纳二极管Z3的第三反向崩溃电压VR3以及第四齐纳二极管Z4的第四顺向导通电压VF4的和。
图6是显示根据本发明的又一实施例所述的栅极驱动电路的方框图。如图6所示，电压箝位单元122包括具有第五顺向导通电压VF5的第五二极管D5，第五二极管D5的第五阳极端NA5耦接至开关元件10的栅极端G，第五二极管D5的第五阴极端NC5耦接至开关元件10的栅极端S。根据本发明的一实施例，当波形转换电路120接收的控制信号SC位于高电压电平VH时，驱动信号SD是由第五二极管D5的第五顺向导通电压VF5所决定。
根据本发明的另一实施例，当波形转换电路120接收的控制信号SC位于低电压电平VL时，由于第五二极管D5在反向偏压时为开路状态，因此驱动信号SD是等于储存于第一电容C1的电容电压VC。再者，电容电压VC是等于高电压电平VH减去第五顺向导通电压VF5。
图7是显示根据本发明的又一实施例所述的栅极驱动电路的方框图。如图7所示，电压箝位单元122包括第六二极管D6以及第七二极管D7，其中第六二极管D6具有第六顺向导通电压VF6，第七二极管D7具有第七顺向导通电压VF7。
根据本发明的一实施例，当波形转换电路120接收的控制信号SC位于高电压电平VH时，驱动信号SD是由第六二极管D6的第六顺向导通电压VF6所决定。根据本发明的另一实施例，当波形转换电路120接收的控制信号SC位于低电压电平VL时，驱动信号SD箝制于低电压电平VL减去第七顺向导通电压VF7。
图8是显示根据本发明的又一实施例所述的栅极驱动电路的方框图。如图8所示，电压箝位单元122包括第八二极管D8以及第九齐纳二极管Z9，其中第八二极管D8具有第八顺向导通电压VF8，第九齐纳二极管Z9具有第九顺向导通电压VF9以及第九反向崩溃电压VR9。第八二极管D8的第八阴极端NC8耦接至第九二极管Z9的第九阴极端NC9，第八阳极端NA8是耦接至开关元件10的栅极端G，第九阳极端NA9是耦接至开关元件10的源极端S。
根据本发明的一实施例，当波形转换电路120接收的控制信号SC位于高电压电平VH时，驱动信号SD是箝制于一箝制电压，其中该箝制电压等于第八二极管D8的第八顺向导通电压VF8以及第九齐纳二极管Z9的第九反向崩溃电压VR9。因此，第一电容C1所储存的电容电压VC等于高电压电平VH减去该箝制电压。根据本发明的另一实施例，当波形转换电路120接收的控制信号SC位于低电压电平VL时，由于第八二极管D8在反向偏压时为开路状态，因此驱动信号SD是等于低电压电平VL减去电容电压VC。
图9是显示根据本发明的又一实施例所述的栅极驱动电路的方框图。如图9所示，电压箝位单元122包括第十齐纳二极管Z10以及第十一二极管D11。第十齐纳二极管Z10的第十阴极端NC10是耦接至第十一二极管D11的第十一阴极端NC11，第十阳极端NA10是耦接至开关元件10的栅极端G，第十一阳极端NA11是耦接至开关元件10的源极端S。
根据本发明的一实施例，当波形转换电路120接收的控制信号SC位于高电压电平VH时，由于第十一二极管D11在反向偏压时为开路状态，驱动信号SD是等于高电压电平VH。根据本发明的另一实施例，当波形转换电路120接收的控制信号SC是位于低电压电平VL时，驱动信号SD随的箝制于低电压电平VL减去第十齐纳二极管Z10的第十反向崩溃电压VR10以及第十一二极管D11的第十一顺向导通电压VF11。
图10是显示根据本发明的又一实施例所述的栅极驱动电路的方框图。如图10所示，并联电路122包括第一电阻R1、第二电阻R2以及第一电容C1，其中第二电阻R2是与相互并联的第一电阻R1以及第一电容C1串联。
当波形转换电路120接收的控制信号SC是位于高电压电平VH，第一电阻R1以及第二电阻R2的总阻抗用以箝制自高电压电平VH经过电压箝位单元122而流至低电压电平VL的电流。再者，第二电阻R2以及第一电容C1用以决定过冲电压VPO以及下冲电压VNO。
图11是显示根据本发明的又一实施例所述的栅极驱动电路的方框图。如图11所示，并联电路121包括第一电阻R1、第二电阻R2以及第一电容C1，其中相互串联的第二电阻R2以及第一电容C1是与第一电阻R1并联。
当波形转换电路120接收的控制信号SC是位于高电压电平VH时，第一电阻R1的阻抗用以箝制自高电压电平VH经过电压箝位单元122而流至低电压电平VL的电流。再者，第二电阻R2以及第一电容C1用以决定过冲电压VPO以及下冲电压VNO。
图12是显示根据本发明的又一实施例所述的栅极驱动电路的方框图。如图12所示，并联电路包括第一电阻R1、第二电阻R2以及第一电容C1，其中相互串联的第二电阻R2以及第一电容C1是与第一电阻R1并联。控制器110的第一开关S1是耦接至并联电路121的一端，第二开关S2是耦接至相互串联的第二电阻R2以及第一电容C1之间。
当波形转换电路120接收的控制信号SC位于高电压电平VH时，第一电阻R1的阻抗用以箝制自高电压电平VH流经电压箝位单元122而至低电压电平VL的电流。再者，过冲电压VPO是由第二电阻R2以及第一电容C1所决定，而下冲电压VNO是由第一电容C1以及沿着第二开关S2至电压箝位单元122的路径的寄生电阻所决定。
图13是显示根据本发明的又一实施例所述的栅极驱动电路的方框图。如图13所示，并联电路121包括第一电阻R1、第二电阻R2以及第一电容C1，其中第二电阻R2是耦接至相互并联的第一电阻R1以及第一电容C1串联。控制器110的第一开关S1是耦接至第二电阻R2，第二开关S2是耦接至第二电阻R2以及相互并联的第一电阻R1以及第一电容C1之间。
当波形转换电路120接收的控制信号SC是位于高电压电平VH时，第一电阻R1以及第二电阻R2的总阻抗用以箝制自高电压电平VH流经电压箝位单元122而至低电压电平VL的电流。再者，过冲电压VPO是由第二电阻R2以及第一电容C1所决定，而下冲电压VNO是由第一电容C1以及沿着第二开关S2至电压箝位单元122的路径的寄生电阻所决定。
图14是显示根据本发明的又一实施例所述的栅极驱动电路的方框图。如图14所示，电压箝位单元122以及开关元件10是封装在一起，使得栅极驱动电路100仅包括控制器110以及并联电路121。
如第3-14图所示，波形转换电路的各种实施例皆已详细说明。就算常闭型氮化镓场效晶体管的崩溃电压低于硅金氧半场效晶体管的崩溃电压，原先设计来驱动硅金氧半场效晶体管的控制器能够通过将第3-14图所示的波形转换电路插入至控制器以及开关元件之间，而驱动常闭型氮化镓场效晶体管，且不需修改控制器。
以上所述为实施例的概述特征。所属技术领域中技术人员应可以轻而易举地利用本发明为基础设计或调整以实行相同的目的和/或实现此处介绍的实施例的相同优点。所属技术领域中技术人员也应了解相同的配置不应背离本发明的构思与范围，在不背离本发明的构思与范围下他们可做出各种改变、取代和交替。说明性的方法仅表示示范性的步骤，但这些步骤并不一定要以所表示的顺序执行。可另外加入、取代、改变顺序和/或消除步骤以视情况而作调整，并与所公开的实施例构思和范围一致。

Claims (37)

1.一种波形转换电路，用以通过将来自一控制器的一控制信号施加至一开关元件的一栅极端而将上述开关元件导通以及关断，其中上述开关元件具有上述栅极端、一漏极端以及一源极端，上述波形转换电路包括：
一并联电路，包括一第一电容以及一第一电阻，其中上述并联电路耦接于上述控制器以及上述开关元件的上述栅极端之间；以及
一电压箝位单元，耦接于上述开关元件的上述栅极端以及上述源极端之间，且用以箝制上述栅极端以及上述源极端之间的跨压。
2.如权利要求1所述的波形转换电路，其中上述控制信号的范围是自一高电压电平至一低电压电平，一第一电压是转换自上述控制信号的上述低电压电平，一第二电压是转换自上述控制信号的上述高电压电平。
3.如权利要求2所述的波形转换电路，其中波形转换电路将上述控制信号转换至一驱动信号，其中上述驱动信号的范围是自上述第二电压至上述第一电压。
4.如权利要求3所述的波形转换电路，其中上述第一电压是不大于上述低电压电平。
5.如权利要求3所述的波形转换电路，其中上述第二电压是不大于上述高电压电平。
6.如权利要求2所述的波形转换电路，其中上述电压箝位单元包括：
一齐纳二极管，包括一阳极端以及一阴极端，其中上述阳极端耦接至上述开关元件的上述源极端，上述阴极端耦接至上述开关元件的上述栅极端，其中上述第一电压是由上述齐纳二极管的一顺向导通电压所决定，上述第二电压是由上述齐纳二极管的一反向崩溃电压所决定。
7.如权利要求2所述的波形转换电路，其中上述电压箝位单元包括：
一齐纳二极管，包括一阳极端以及一阴极端，其中上述阳极端是耦接至上述开关元件的上述栅极端，上述阴极端是耦接至上述开关元件的上述源极端，其中上述第一电压是由上述齐纳二极管的一反向崩溃电压所决定，上述第二电压是由上述齐纳二极管的一顺向导通电压所决定。
8.如权利要求2所述的波形转换电路，其中上述电压箝位单元包括：
一二极管，包括一阳极端以及一阴极端，其中上述阳极端是耦接至上述开关元件的上述栅极端，上述阴极端是耦接至上述开关元件的上述源极端，其中上述第二电压是由上述二极管的一顺向导通电压所决定。
9.如权利要求2所述的波形转换电路，其中上述电压箝位单元包括：
一第一齐纳二极管，包括一第一阳极端以及一第一阴极端，其中上述第一阳极端是耦接至上述开关元件的上述栅极端；以及
一第二齐纳二极管，包括一第二阳极端以及一第二阴极端，其中上述第二阴极端是耦接至上述第一阴极端，上述第二阳极端是耦接至上述开关元件的上述源极端；
其中上述第一电压是由上述第二齐纳二极管的一第二顺向导通电压以及上述第一齐纳二极管的一第一反向崩溃电压的和所决定；
其中上述第二电压是由上述第一齐纳二极管的一第一顺向导通电压以及上述第二齐纳二极管的一第二反向崩溃电压的和所决定。
10.如权利要求2所述的波形转换电路，其中上述电压箝位单元包括：
一第一二极管，包括一第一阳极端以及一第一阴极端，其中第一阴极端是耦接至上述开关元件的上述栅极端，上述第一阳极端是耦接至上述开关元件的上述源极端；以及
一第二二极管，包括一第二阳极端以及一第二阴极端，其中上述第二阳极端是耦接至上述开关元件的上述栅极端，上述第二阴极端是耦接至上述开关元件的上述源极端；
其中上述第一电压是由上述第一二极管的一第一顺向导通电压所决定，上述第二电压是由上述第二二极管的一第二顺向导通电压所决定。
11.如权利要求2所述的波形转换电路，其中上述电压箝位单元包括：
一第一二极管，包括一第一阳极端以及一第一阴极端，其中第一阳极端是耦接至上述开关元件的上述栅极端；以及
一齐纳二极管，包括一齐纳阳极端以及一齐纳阴极端，其中上述齐纳阳极端是耦接至上述开关元件的上述源极端，上述齐纳阴极端是耦接至上述第一阴极端；
其中上述第一电压是由上述低电压电平减去储存于上述第一电容的上述电容电压所决定，其中上述电容电压是等于上述高电压电平减去上述齐纳二极管的一齐纳反向崩溃电压以及上述第一二极管的一第一顺向导通电压的和；
其中上述第二电压是由上述齐纳二极管的上述齐纳反向崩溃电压以及上述第一二极管的上述顺向导通电压的和所决定。
12.如权利要求2所述的波形转换电路，其中上述电压箝位单元包括：
一齐纳二极管，包括一齐纳阳极端以及一齐纳阴极端，其中齐纳阳极端是耦接至上述开关元件的上述栅极端；以及
一第一二极管，包括一第一阳极端以及一第一阴极端，其中上述第一阳极端是耦接至上述开关元件的上述源极端，上述第一阴极端是耦接至上述齐纳阴极端；
其中上述第一电压是由上述齐纳二极管的一齐纳反向崩溃电压以及上述第一二极管的一第一顺向导通电压所决定；
其中上述第二电压是等于上述高电压电平。
13.如权利要求2所述的波形转换电路，其中上述电压箝位单元以及上述开关元件是封装在一起。
14.一种波形转换电路，用以将范围自一高电压电平至一参考节点的一低电压电平的一控制信号转换至一驱动信号，上述波形转换电路包括：
一并联电路，包括一第一电容以及一第一电阻且用以接收上述控制信号而于一第一节点产生上述驱动信号；以及
一电压箝位单元，耦接于上述第一节点以及上述参考节点之间，其中上述电压箝位单元用以箝位上述驱动信号。
15.如权利要求14所述的波形转换电路，其中一第一电压是转换自上述控制信号的上述低电压电平，一第二电压是转换自上述控制信号的上述高电压电平，其中上述驱动信号的范围为上述第二电压至上述第一电压。
16.如权利要求15所述的波形转换电路，其中上述第一电压是不大于上述低电压电平。
17.如权利要求16所述的波形转换电路，其中上述第二电压是不大于上述高电压电平。
18.如权利要求15所述的波形转换电路，其中上述电压箝位单元包括：
一齐纳二极管，包括一阳极端以及一阴极端，其中上述阳极端耦接至上述参考节点，上述阴极端耦接至上述第一节点，其中上述第一电压是由上述齐纳二极管的一顺向导通电压所决定，上述第二电压是由上述齐纳二极管的一反向崩溃电压所决定。
19.如权利要求15所述的波形转换电路，其中上述电压箝位单元包括：
一齐纳二极管，包括一阳极端以及一阴极端，其中上述阳极端是耦接至上述第一节点，上述阴极端是耦接至上述参考节点，其中上述第一电压是由上述齐纳二极管的一反向崩溃电压所决定，上述第二电压是由上述齐纳二极管的一顺向导通电压所决定。
20.如权利要求15所述的波形转换电路，其中上述电压箝位单元包括：
一二极管，包括一阳极端以及一阴极端，其中上述阳极端是耦接至上述第一节点，上述阴极端是耦接至上述参考节点，其中上述第二电压是由上述二极管的一顺向导通电压所决定。
21.如权利要求15所述的波形转换电路，其中上述电压箝位单元包括：
一第一齐纳二极管，包括一第一阳极端以及一第一阴极端，其中上述第一阳极端是耦接至上述第一节点；以及
一第二齐纳二极管，包括一第二阳极端以及一第二阴极端，其中上述第二阴极端是耦接至上述第一阴极端，上述第二阳极端是耦接至上述参考节点；
其中上述第一电压是由上述第二齐纳二极管的一第二顺向导通电压以及上述第一齐纳二极管的一第一反向崩溃电压的和所决定；
其中上述第二电压是由上述第一齐纳二极管的一第一顺向导通电压以及上述第二齐纳二极管的一第二反向崩溃电压的和所决定。
22.如权利要求15所述的波形转换电路，其中上述电压箝位单元包括：
一第一二极管，包括一第一阳极端以及一第一阴极端，其中第一阴极端是耦接至上述第一节点，上述第一阳极端是耦接至上述参考节点；以及
一第二二极管，包括一第二阳极端以及一第二阴极端，其中上述第二阳极端是耦接至上述第一节点，上述第二阴极端是耦接至上述参考节点；
其中上述第一电压是由上述第一二极管的一第一顺向导通电压所决定，上述第二电压是由上述第二二极管的一第二顺向导通电压所决定。
23.如权利要求15所述的波形转换电路，其中上述电压箝位单元包括：
一第一二极管，包括一第一阳极端以及一第一阴极端，其中第一阳极端是耦接至上述第一节点；以及
一齐纳二极管，包括一齐纳阳极端以及一齐纳阴极端，其中上述齐纳阳极端是耦接至上述参考节点，上述齐纳阴极端是耦接至上述第一阴极端；
其中上述第一电压是由上述低电压电平减去储存于上述第一电容的一电容电压所决定，其中上述电容电压是等于上述高电压电平减去上述齐纳二极管的一齐纳反向崩溃电压以及上述第一二极管的一第一顺向导通电压的和；
其中上述第二电压是由上述齐纳二极管的上述齐纳反向崩溃电压以及上述第一二极管的上述顺向导通电压的和所决定。
24.如权利要求15所述的波形转换电路，其中上述电压箝位单元包括：
一齐纳二极管，包括一齐纳阳极端以及一齐纳阴极端，其中齐纳阳极端是耦接至上述开关元件的上述栅极端；以及
一第一二极管，包括一第一阳极端以及一第一阴极端，其中上述第一阳极端是耦接至上述参考节点，上述第一阴极端是耦接至上述齐纳阴极端；
其中上述第一电压是由上述齐纳二极管的一齐纳反向崩溃电压以及上述第一二极管的一第一顺向导通电压所决定；
其中上述第二电压是等于上述高电压电平。
25.一栅极驱动电路，通过将一驱动电压施加至一开关元件的一栅极端而使得上述开关元件导通以及关断，其中上述开关元件包括上述栅极端、一漏极端以及耦接至一参考节点的一源极端，上述栅极驱动电路包括：
一控制器，由一高电压电平以及一低电压电平供电而产生一控制信号，其中上述控制信号的范围为上述高电压电平至上述参考节点的上述低电压电平；以及
一波形转换电路，接收上述控制信号而产生上述驱动信号，其中上述波形转换电路包括：
一并联电路，包括一第一电阻以及一第一电容，其中上述并联电路耦接于上述控制器以及上述开关元件的上述栅极端之间；以及
一电压箝位单元，耦接于上述开关元件的上述栅极端以及上述源极端的间，且用以箝位上述驱动信号。
26.如权利要求25所述的栅极驱动电路，其中一第一电压是转换自上述控制信号的上述低电压电平，一第二电压是转换自上述控制信号的上述高电压电平。
27.如权利要求25所述的栅极驱动电路，其中上述波形转换电路将范围自上述高电压电平至上述低电压电平的上述控制信号转换至范围自上述第二电压至上述第一电压的上述驱动信号。
28.如权利要求27所述的栅极驱动电路，其中上述第一电压是不大于上述低电压电平。
29.如权利要求27所述的栅极驱动电路，其中上述第二电压是不大于上述高电压电平。
30.如权利要求26所述的栅极驱动电路，其中上述电压箝位单元包括：
一齐纳二极管，包括一阳极端以及一阴极端，其中上述阳极端耦接至上述开关元件的上述源极端，上述阴极端耦接至上述开关元件的上述栅极端，其中上述第一电压是由上述齐纳二极管的一顺向导通电压所决定，上述第二电压是由上述齐纳二极管的一反向崩溃电压所决定。
31.如权利要求26所述的栅极驱动电路，其中上述电压箝位单元包括：
一齐纳二极管，包括一阳极端以及一阴极端，其中上述阳极端是耦接至上述开关元件的上述栅极端，上述阴极端是耦接至上述开关元件的上述源极端，其中上述第一电压是由上述齐纳二极管的一反向崩溃电压所决定，上述第二电压是由上述齐纳二极管的一顺向导通电压所决定。
32.如权利要求26所述的栅极驱动电路，其中上述电压箝位单元包括：
一二极管，包括一阳极端以及一阴极端，其中上述阳极端是耦接至上述开关元件的上述栅极端，上述阴极端是耦接至上述开关元件的上述源极端，其中上述第二电压是由上述二极管的一顺向导通电压所决定。
33.如权利要求26所述的栅极驱动电路，其中上述电压箝位单元包括：
一第一齐纳二极管，包括一第一阳极端以及一第一阴极端，其中上述第一阳极端是耦接至上述开关元件的上述栅极端；以及
一第二齐纳二极管，包括一第二阳极端以及一第二阴极端，其中上述第二阴极端是耦接至上述第一阴极端，上述第二阳极端是耦接至上述开关元件的上述源极端；
其中上述第一电压是由上述第二齐纳二极管的一第二顺向导通电压以及上述第一齐纳二极管的一第一反向崩溃电压的和所决定；
其中上述第二电压是由上述第一齐纳二极管的一第一顺向导通电压以及上述第二齐纳二极管的一第二反向崩溃电压的和所决定。
34.如权利要求26所述的栅极驱动电路，其中上述电压箝位单元包括：
一第一二极管，包括一第一阳极端以及一第一阴极端，其中第一阴极端是耦接至上述开关元件的上述栅极端，上述第一阳极端是耦接至上述开关元件的上述源极端；以及
一第二二极管，包括一第二阳极端以及一第二阴极端，其中上述第二阳极端是耦接至上述开关元件的上述栅极端，上述第二阴极端是耦接至上述开关元件的上述源极端；
其中上述第一电压是由上述第一二极管的一第一顺向导通电压所决定，上述第二电压是由上述第二二极管的一第二顺向导通电压所决定。
35.如权利要求26所述的栅极驱动电路，其中上述电压箝位单元包括：
一第一二极管，包括一第一阳极端以及一第一阴极端，其中第一阳极端是耦接至上述开关元件的上述栅极端；以及
一齐纳二极管，包括一齐纳阳极端以及一齐纳阴极端，其中上述齐纳阳极端是耦接至上述开关元件的上述源极端，上述齐纳阴极端是耦接至上述第一阴极端；
其中上述第一电压是由上述低电压电平减去储存于上述第一电容的上述电容电压所决定，其中上述电容电压是等于上述高电压电平减去上述齐纳二极管的一齐纳反向崩溃电压以及上述第一二极管的一第一顺向导通电压的和；
其中上述第二电压是由上述齐纳二极管的上述齐纳反向崩溃电压以及上述第一二极管的上述顺向导通电压的和所决定。
36.如权利要求26所述的栅极驱动电路，其中上述电压箝位单元包括：
一齐纳二极管，包括一齐纳阳极端以及一齐纳阴极端，其中齐纳阳极端是耦接至上述开关元件的上述栅极端；以及
一第一二极管，包括一第一阳极端以及一第一阴极端，其中上述第一阳极端是耦接至上述开关元件的上述源极端，上述第一阴极端是耦接至上述齐纳阴极端；
其中上述第一电压是由上述齐纳二极管的一齐纳反向崩溃电压以及上述第一二极管的一第一顺向导通电压所决定；
其中上述第二电压是等于上述高电压电平。
37.如权利要求26所述的栅极驱动电路，其中上述电压箝位单元以及上述开关元件是封装在一起。
CN201710339308.2A 2016-07-06 2017-05-15 波形转换电路以及栅极驱动电路 Pending CN107592015A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010022434.7A CN111211691B (zh) 2016-07-06 2017-05-15 波形转换电路以及栅极驱动电路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/203,468 2016-07-06
US15/203,468 US10348286B2 (en) 2016-07-06 2016-07-06 Waveform conversion circuit for gate driver

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202010022434.7A Division CN111211691B (zh) 2016-07-06 2017-05-15 波形转换电路以及栅极驱动电路

Publications (1)

Publication Number Publication Date
CN107592015A true CN107592015A (zh) 2018-01-16

Family

ID=60892799

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010022434.7A Active CN111211691B (zh) 2016-07-06 2017-05-15 波形转换电路以及栅极驱动电路
CN201710339308.2A Pending CN107592015A (zh) 2016-07-06 2017-05-15 波形转换电路以及栅极驱动电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202010022434.7A Active CN111211691B (zh) 2016-07-06 2017-05-15 波形转换电路以及栅极驱动电路

Country Status (3)

Country Link
US (2) US10348286B2 (zh)
CN (2) CN111211691B (zh)
TW (1) TWI633754B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111969989A (zh) * 2019-05-20 2020-11-20 台达电子工业股份有限公司 波形转换电路以及栅极驱动电路
CN112466241A (zh) * 2019-09-06 2021-03-09 深圳芯能半导体技术有限公司 基于双输出通道驱动ic的栅极驱动装置
CN112466242A (zh) * 2019-09-06 2021-03-09 深圳芯能半导体技术有限公司 基于单输出通道驱动ic的栅极驱动装置
CN112468119A (zh) * 2019-09-06 2021-03-09 深圳芯能半导体技术有限公司 P型氮化镓器件的驱动装置
CN112636734A (zh) * 2019-10-08 2021-04-09 台达电子工业股份有限公司 栅极驱动电路
CN113162592A (zh) * 2020-01-22 2021-07-23 台达电子工业股份有限公司 栅极驱动电路以及电力电路

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10826484B2 (en) 2016-07-06 2020-11-03 Delta Electronics, Inc. Waveform conversion circuit for gate driver
US10608520B2 (en) * 2017-02-17 2020-03-31 Panasonic Intellectual Property Management Co., Ltd. Switch circuit
JP6985600B2 (ja) * 2018-01-25 2021-12-22 富士通株式会社 波形成形回路、半導体装置及びスイッチング電源装置
JP6993572B2 (ja) * 2018-01-25 2022-01-13 富士通株式会社 電子回路、半導体装置及びスイッチング電源装置
US10784768B2 (en) 2018-02-09 2020-09-22 Delta Electronics, Inc. Conversion circuit and conversion circuitry
US11309887B2 (en) 2018-02-09 2022-04-19 Delta Electronics, Inc. Conversion circuit
US10734882B2 (en) * 2018-02-09 2020-08-04 Delta Electronics, Inc. Conversion circuit
US10784770B2 (en) 2018-02-09 2020-09-22 Delta Electronics, Inc. Conversion circuit
WO2019167446A1 (ja) 2018-02-28 2019-09-06 パナソニックＩｐマネジメント株式会社 スイッチング回路
JP7060793B2 (ja) * 2018-03-20 2022-04-27 富士通株式会社 波形整形回路、半導体装置及びスイッチング電源装置
US11677396B2 (en) 2020-12-16 2023-06-13 Gan Systems Inc. Hybrid power stage and gate driver circuit
TWI752794B (zh) 2021-01-12 2022-01-11 宏汭精測科技股份有限公司 可調電位之閘極驅動電路及裝置
TWI752793B (zh) * 2021-01-12 2022-01-11 宏汭精測科技股份有限公司 部分脈衝電位可調之閘極驅動電路及裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6094087A (en) * 1997-07-30 2000-07-25 Lucent Technologies Inc. Gate drive circuit for isolated gate devices and method of operation thereof
US20040263219A1 (en) * 2003-06-30 2004-12-30 Kiminori Ozaki Drive circuit and drive method
JP2008235952A (ja) * 2007-03-16 2008-10-02 Furukawa Electric Co Ltd:The デプレッション型スイッチング素子の駆動回路
JP2010051165A (ja) * 2008-07-24 2010-03-04 Panasonic Corp 半導体装置のゲート駆動回路及びそれを用いた電力変換装置
CN105939151A (zh) * 2015-03-02 2016-09-14 英飞凌科技奥地利有限公司 电子电路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55134539A (en) 1979-04-09 1980-10-20 Agency Of Ind Science & Technol Logic level converting circuit
US4949213A (en) * 1988-11-16 1990-08-14 Fuji Electric Co., Ltd. Drive circuit for use with voltage-drive semiconductor device
US5602724A (en) * 1996-04-23 1997-02-11 Power Integrations, Inc. Low-cost, high-voltage, flyback power supply
JP3689197B2 (ja) * 1996-09-06 2005-08-31 三菱電機株式会社 レベルシフト回路
US7019551B1 (en) * 2001-12-27 2006-03-28 Advanced Micro Devices, Inc. Output buffer with slew rate control and a selection circuit
US6759907B2 (en) * 2002-01-25 2004-07-06 Centellax, Inc. Distributed level-shifting network for cascading broadband amplifiers
DE10236532C1 (de) * 2002-08-09 2003-08-14 Semikron Elektronik Gmbh Schaltungsanordnung zur Ansteuerung von Leistungstransistoren
US7449896B2 (en) * 2005-07-29 2008-11-11 Ixys Corporation Current sensor using level shift circuit
US7538581B2 (en) 2006-08-01 2009-05-26 Supertex, Inc. Fast AC coupled level translator
US8120383B2 (en) * 2007-11-07 2012-02-21 Avaya Inc. Voltage level translation
GB0912745D0 (en) * 2009-07-22 2009-08-26 Wolfson Microelectronics Plc Improvements relating to DC-DC converters
JP5786281B2 (ja) * 2010-05-19 2015-09-30 サンケン電気株式会社 駆動回路
US8817863B2 (en) * 2011-02-09 2014-08-26 Rambus Inc. Linear equalizer with passive network and embedded level shifter
JP2013013044A (ja) * 2011-05-31 2013-01-17 Sanken Electric Co Ltd ゲートドライブ回路
WO2013128859A1 (ja) * 2012-03-01 2013-09-06 旭化成エレクトロニクス株式会社 電源接続回路
TWI439022B (zh) * 2012-03-07 2014-05-21 Holtek Semiconductor Inc 具電壓箝位功能的閘極驅動電路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6094087A (en) * 1997-07-30 2000-07-25 Lucent Technologies Inc. Gate drive circuit for isolated gate devices and method of operation thereof
US20040263219A1 (en) * 2003-06-30 2004-12-30 Kiminori Ozaki Drive circuit and drive method
JP2008235952A (ja) * 2007-03-16 2008-10-02 Furukawa Electric Co Ltd:The デプレッション型スイッチング素子の駆動回路
JP2010051165A (ja) * 2008-07-24 2010-03-04 Panasonic Corp 半導体装置のゲート駆動回路及びそれを用いた電力変換装置
CN105939151A (zh) * 2015-03-02 2016-09-14 英飞凌科技奥地利有限公司 电子电路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111969989A (zh) * 2019-05-20 2020-11-20 台达电子工业股份有限公司 波形转换电路以及栅极驱动电路
CN112466241A (zh) * 2019-09-06 2021-03-09 深圳芯能半导体技术有限公司 基于双输出通道驱动ic的栅极驱动装置
CN112466242A (zh) * 2019-09-06 2021-03-09 深圳芯能半导体技术有限公司 基于单输出通道驱动ic的栅极驱动装置
CN112468119A (zh) * 2019-09-06 2021-03-09 深圳芯能半导体技术有限公司 P型氮化镓器件的驱动装置
CN112636734A (zh) * 2019-10-08 2021-04-09 台达电子工业股份有限公司 栅极驱动电路
CN113162592A (zh) * 2020-01-22 2021-07-23 台达电子工业股份有限公司 栅极驱动电路以及电力电路
CN113162591A (zh) * 2020-01-22 2021-07-23 台达电子工业股份有限公司 栅极驱动电路
CN113162591B (zh) * 2020-01-22 2024-02-27 碇基半导体股份有限公司 栅极驱动电路

Also Published As

Publication number Publication date
US20180013413A1 (en) 2018-01-11
CN111211691B (zh) 2022-03-11
TW201803271A (zh) 2018-01-16
TWI633754B (zh) 2018-08-21
US10348286B2 (en) 2019-07-09
CN111211691A (zh) 2020-05-29
US10498324B2 (en) 2019-12-03
US20190280685A1 (en) 2019-09-12

Similar Documents

Publication Publication Date Title
CN107592015A (zh) 波形转换电路以及栅极驱动电路
CN110011522A (zh) 波形转换电路以及栅极驱动电路
CN113162591B (zh) 栅极驱动电路
DE102012212348B4 (de) Ansteuerschaltung mit einstellbarer totzeit
CN111566918A (zh) 多电平升压转换器
CN107491134B (zh) 驱动级电路
CN105359410B (zh) 栅极驱动电路以及用于控制功率晶体管的方法
CN105992440A (zh) Led驱动器的控制电路及方法
CN105811765A (zh) 一种用于在线测量功率晶体管导通压降的电压钳位电路
CN108696108B (zh) 监测电流的装置和方法及电力转换系统
CN108011624A (zh) 模拟多路复用器
CN220455457U (zh) 一种氮化镓晶体管的测试系统
CN109787193A (zh) 电力转换装置
JP6185032B2 (ja) 半導体装置と、それを用いたインバータ、コンバータおよび電力変換装置
CN209693094U (zh) 信号整合电路和信号监控电路
EP3806333A1 (en) Gate-driving circuit
CN109391258A (zh) 基于低压管的电平位移电路
TWI702798B (zh) 波形轉換電路以及閘極驅動電路
CN107276564A (zh) 一种驱动电路及汽车
CN214795086U (zh) 输出电压可调的igbt测试电源电路
Chaulagain et al. Forced redundant states of 5-level single-phase diode-clamped multilevel inverters
CN209543700U (zh) 串联型稳压电源故障分析仪
CN108075623A (zh) 钳位控制电路
JP6314823B2 (ja) 開閉用スイッチング素子の駆動回路及び開閉用スイッチング素子の駆動装置
Manikandan et al. Simple Gate Driver Circuit for Higher Level Inverters

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination