CN105939151A - 电子电路 - Google Patents

电子电路 Download PDF

Info

Publication number
CN105939151A
CN105939151A CN201610101922.0A CN201610101922A CN105939151A CN 105939151 A CN105939151 A CN 105939151A CN 201610101922 A CN201610101922 A CN 201610101922A CN 105939151 A CN105939151 A CN 105939151A
Authority
CN
China
Prior art keywords
outfan
node
transistor device
circuit
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610101922.0A
Other languages
English (en)
Other versions
CN105939151B (zh
Inventor
S·坎普尔
M-A·库奇埃克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN105939151A publication Critical patent/CN105939151A/zh
Application granted granted Critical
Publication of CN105939151B publication Critical patent/CN105939151B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

本公开涉及电子电路。具体地，根据实施例，一种方法包括：通过驱动器来驱动晶体管器件，驱动器具有通过电容器耦合至晶体管的控制节点的输出端；以及通过整流器电路限制晶体管器件的控制节点和第一负载节点之间的一个极性的电压的幅度。

Description

电子电路
本申请要求2015年3月2日提交的美国临时申请第62/127,063号的权益，其内容以引用的方式引入本申请。
技术领域
本公开总体上涉及电子电路，具体地涉及包括晶体管器件和对应驱动电路的电子电路。
背景技术
高压开关晶体管(诸如功率MOSFET、结型场效应晶体管(JFET)和氮化镓(GaN)高电子迁移率晶体管(HEMT))通常被用作高压和大功率设备(诸如开关模式电源、电机控制器以及高压和大功率开关电路)中的半导体开关。这些器件中的一些(诸如GaN HEMT)具有在非常大的电压下操作而不使器件击穿或受到损伤的能力。
在许多应用中，通过特殊的驱动电路来驱动高压开关晶体管，驱动电路产生适合于特定应用和被驱动的开关晶体管的具体技术的开关电压。例如，被称为高压电源节点的高侧开关晶体管通常包括将地参考逻辑输入电平转换为驱动信号的电平位移电路，其中驱动信号被适当地称为高压电源并具有导通和截止高侧开关晶体管的电压电平。
指定高压开关晶体管系统的性能的几个参数包括导通时间、截止时间、阻挡电压、导通阻抗和功耗。在利用高压开关晶体管的系统的设计中，通常在这些参数之间存在折中。例如，在具有非常高的阻挡电压和低导通阻抗的高压开关晶体管中，通常具有对应的高输入电容，当以实现快速导通和截止时间的方式驱动高压开关晶体管时，导致较高的功耗。
发明内容
一个实施例涉及一种电子电路。该电子电路包括：晶体管器件，包括控制节点和第一负载节点；驱动器，具有被配置为接收输入信号的输入端和被配置为基于输入信号提供驱动信号的至少一个输出端。电容器耦合在至少一个输出端和晶体管器件的控制节点之间，并且整流器电路连接在晶体管器件的第一负载节点和控制节点之间。
一个实施例涉及一种驱动电路。该驱动电路包括：输出端，包括被配置为连接至晶体管器件的栅极节点的第一节点和被配置为连接至晶体管器件的第一负载节点的第二节点；以及驱动器，具有被配置为接收输入信号的输入端和被配置为基于输入信号提供驱动信号的至少一个输出端。电容器耦合在驱动器的至少一个输出端和第一输出节点之间，并且整流器电路连接在第二输出节点和第一输出节点之间。
一个实施例涉及一种方法。该方法包括：通过驱动器来驱动晶体管器件，驱动器具有通过电容器耦合至晶体管的控制节点的输出端，其中驱动器被配置为基于输入信号在输出端处提供驱动信号；以及通过整流器电路限制晶体管器件的控制节点与第一负载节点之间一个极性的电压的幅度。
附图说明
以下参照附图解释示例。附图用于示出特定的原理，使得仅示出理解这些原理所需的方面。附图不需要按比例绘制。在附图中，相同的参考标号表示类似的部件。
图1A和图1B示出了包括晶体管器件和驱动电路的电子电路的两个实施例；
图2示出了驱动电路中的驱动器的操作的一种方式的定时图；
图3示出了驱动电路中的整流器电路的一个实施例；
图4示出了驱动电路中的整流器电路的一个实施例；
图5示出了驱动电路中的整流器电路的一个实施例；
图6示出了包括晶体管器件和驱动电路的电子电路的另一实施例；
图7示出了具有传统的驱动电路的电子电路的操作的一种方式以及图1和图6所示电子电路中的一种电子电路的操作的一种方式的定时图；
图8示出了由传统驱动电路驱动的晶体管器件的漏极-源极电压和漏极-源极电流以及由图1和图6所示驱动电路中的一个所驱动的晶体管器件的漏极-源极电压和漏极-源极电流的定时图；以及
图9示出了示例性方法的框图。
具体实施方式
在以下描述中参照附图。附图形成说明的一部分并且通过示例示出了可实践本发明的具体实施例。应该理解，本文所描述的各个实施例的特征可以相互组合，除非另有明确指定。
图1A示出了电子电路的一个实施例。该电子电路包括晶体管器件1和被配置为驱动晶体管器件1的驱动电路。驱动电路连接至晶体管器件1的控制节点G和第一负载节点S。
根据一个实施例，晶体管器件1是GaN GIT(氮化镓栅极注入晶体管)。GaN GIT是基于GaN的常关型晶体管器件，更具体为常关型HEMT(高电子迁移率晶体管)。在这种类型的晶体管器件中，控制节点G被称为栅极节点，以及第一负载节点S被称为源极节点。GIT是压控晶体管器件。即，GIT根据栅极节点G和源极节点S之间的栅极-源极电压VGS的电压电平而导通或截止。p型GIT(其是具有p掺杂栅电极的GIT)在栅极-源极电压VGS高于正阈值电压时导通，并且在栅极-源极电压VGS低于该阈值电压时截止。即，当栅极-源极电压VGS为零或负时，GIT处于截止状态。在导通状态下，稳定的电流可以流入栅极节点G以保持导通状态和/或降低导通电阻。为了以下解释的目的，假设晶体管器件是具有p掺杂栅电极的GaN GIT。然而，应该理解，即使参照GaN晶体管描述了各个实施例，但本文所公开的本发明的实施例可以利用具有较宽带隙特性的所有类型的晶体管器件，包括但不限于碳化硅晶体管和增强模式GaN晶体管。
参照图1A，驱动电路包括驱动器3，其具有被配置为接收输入信号SIN的输入端IN和被配置为基于输入信号SIN提供输出信号SOUT的输出端OUT。电容器2耦合在输出端OUT和晶体管器件1的控制节点G之间。此外，第一电阻器51与电容器2并联连接。可选地，第二电阻器52(如虚线所示)连接在驱动器3的输出端OUT与电容器2之间。
参照图1A，驱动电路包括连接在晶体管器件1的控制节点G和第一负载节点S之间的整流器电路4。整流器电路4(也可以称为钳位电路)被配置为当栅极-源极电压VGS具有一个极性时限制(钳位)栅极-源极电压VGS的幅度。根据一个实施例，整流器电路4被配置为钳位负栅极-源极电压VGS。整流器电路4可以与晶体管器件1集成(整体集成或者集成在同一IC封装件中)，或者可以在晶体管器件1外实现。
驱动器3接收第一驱动电位VCC2和第二驱动电位GND2。参照图2(其示出了输入信号SIN和输出信号SOUT的定时图)，驱动器3可以被配置为基于输入信号SIN在输出端OUT处提供第一电源电位VCC2和第二电源电位GND2中的一个。参照图2，输入信号SIN可以具有两个不同的信号电平中的一个，即第一信号电平(以下还称为导通电平)和第二信号电平(以下还称为截止电平)。根据一个实施例，驱动器3被配置为当输入信号SIN具有导通电平时在输出端OUT处提供第一驱动电位VCC2以及在输入信号SIN具有截止电平时在输出端OUT处提供第二驱动电位GND2。在图1A所示的实施例中，第二电源电位GND2对应于晶体管器件1的源极节点S处的电位。该第二驱动电位GND2在下文还被称为地电位。如以下进一步详细解释的，驱动器3在输入信号SIN具有导通电平时导通晶体管器件1，使得在输出端OUT处提供第一驱动电位VCC2，并且当输入信号SIN具有截止电平时，驱动器3截止晶体管器件1，使得在输出端OUT处提供第二驱动电位(地电位)GND2。应该进一步理解，在本发明的可选实施例中，晶体管器件1的源极和驱动器3的第二驱动电位可以耦合至除低电位之外的其他电位。例如，本发明的实施例可以应用于典型的半桥结构的高侧开关。在这种实施例中，晶体管器件1的源极和驱动器3的第二驱动电位的参考电位可以耦合至非地电位。
图1B示出了图1A的电子电路的可选实施例。图1B的实施例类似于图1A的实施例，除了电阻器51与可选电阻器52和电容器2的串联组合并联耦合。
图3至图5示出了如何可以实施整流器电路(钳位电路)4的不同实施例。根据图3，整流器电路4包括一个双极二极管41。在该实施例中，双极二极管41的阴极连接至整流器电路4的第一电路节点N1，并且阳极连接至整流器电路4的第二电路节点N2。参照图1A和图1B，整流器电路4的第一电路节点N1连接至栅极节点G，并且第二电路节点N2连接至源极节点S。该整流器电路4的钳位电压对应于双极二极管41的正向电压。“钳位电压”是第二节点N2和第一电路节点N1之间的电压V41的最大电压电平。该钳位电压V41限定了栅极节点G处的电位能够落到源极节点S处的电位以下的何种程度。即，钳位电压V41限定栅极-源极电压VGS为负的程度。
图4示出了整流器电路4的另一实施例。在该实施例中，整流器电路4包括多个串联的双极二极管41、42、4n。在该实施例中，通过串联的双极二极管的正向电压的总和来限定钳位电压V41。在图4所示实施例中，具有三个串联的双极二极管。然而，这仅仅是一个示例，任何数量的双极二极管可以串联以适当地调整钳位电压V41。
图5示出了整流器电路4的另一实施例。在该实施例中，整流器电路4包括以背对背结构连接的双极二极管41和稳压二极管43。在该实施例中，通过双极二极管41的正向电压加上稳压二极管43的齐纳电压来给出钳位电压V41。应该理解，图3、图4和图5的整流器电路仅仅是可以在示例性电路中使用的许多可能的示例性整流器电路的示例。
图6示出了具有晶体管器件1和用于驱动晶体管器件1的驱动电路的电子电路的另一实施例。在该实施例中，驱动器3具有第一输出端OUT+和第二输出端OUT-。驱动器3被配置为基于在第一输入端IN+处接收到的输入信号SIN在第一输出端OUT+处提供第一驱动信号SOUT1以及在第二输出端OUT-处提供第二驱动信号SOUT2。第一输出端OUT+和第二输出端OUT-中的每一个均耦合至电容器2。可选地，第二电阻器52连接在第一输出端OUT+和电容器2之间，并且第三电阻器53连接在第二输出端OUT-和电容器2之间。电容器61(连接在驱动器3分别接收第一驱动电位VCC2和第二驱动电位GND2的那些终端之间)是可选的，并且可以帮助稳定驱动电位。
参照图6，驱动器3进一步接收第一电源电位VCC1和第二电源电位GND1。这些电源电位VCC1、GND1可用的那些电路节点之间的电容器62是可选的。电源电压(其是第一电源电位VCC1和第二电源电位GND1之间的电压)为驱动器3内的电路装置供电。
根据一个实施例，驱动器3被配置为当输入信号SIN具有第一电平(导通电平)时在第一输出端OUT+处提供第一驱动电位VCC2。在该操作模式下，第二输出OUT-是高欧姆的。当输入信号SIN具有第二电平(截止电平)时，驱动器3在第二输出端OUT-处提供第二驱动电位GND2而第一输出端OUT+是高欧姆的。在可选实施例中，第二驱动电位GND2和晶体管1的源极电位GND3可以参照除地之外的其他电位。
根据一个实施例，驱动器3是可从慕尼黑的英飞凌科技公司得到的型号为1EDI60N12AF的集成驱动器。例如，电源电压为5V，驱动电压(第一电源电位VCC2和第二电源电位GND2之间的电压)为15V，稳定驱动电压的电容器61的电容为1微法(μF)，以及稳定电源电压的电容器62的电容为100纳法(nF)。例如，第一电阻器51的电阻R51在几百欧姆和几千欧姆之间，诸如1千欧姆(kΩ)。可选的第二电阻器52和可选的电阻器53的电阻R52、R53分别在几欧姆的范围内。例如，R52为4.7欧姆(Ω)且R53为3.3欧姆(Ω)。电容器2的电容C2可以在几微法的范围内。例如，C2为3.3微法(μF)。在可选实施例中，可以使用其他驱动电路和部件值。
下面参照图7解释图1和图6所示电子电路的操作的一种方式。图7示出了栅极-源极电压VGS和输入信号SIN的定时图。当输入信号SIN切换到导通电平使得驱动器3分别在输出端OUT(图1A和图1B)和第一输出端OUT+(图6)处提供第一驱动电位VCC2时，电容器2在栅极节点G处提供电位的快速增加以快速地导通晶体管器件1。参照上述内容，在导通状态下，稳定的栅极电流IG可流入GIT的栅极节点。经由第一电阻器51和可选的第二电阻器52，由驱动器3向栅极节点G提供该栅极电流IG。在晶体管器件1的稳定导通状态下，通过VCC2-V51来给出栅极-源极电压VGS的电压电平，其中V51＝R51·IG，其中R51是第一电阻器51的电阻且IG是栅极电流IG。根据一个实施例，R51>>R52，使得可选的第二电阻器52对导通状态下的栅极-源极电压VGS的电压电平不具有显著的影响。该可选的电阻器52限定栅极节点G处的电位的上升沿，而该斜率随着电阻器52的电阻的增加而下降。例如，第一电源电位VCC2、电阻R51和栅极电流IG被设计为使得导通状态下的栅极-源极电压VGS的电压电平为几伏特，例如在4V和6V之间。
当输入信号SIN切换到截止电平以使驱动器3分别在输出端OUT(图1A和图1B)和第二输出端OUT-(图6)处提供第二驱动电位GND2时，栅极-源极电压VGS变为负，使得晶体管器件截止。图7以实线示出了不包括整流器电路的传统电路中的栅极-源极电压VGS，以及以虚线示出了根据图1和图6的电子电路中的一个电子电路的栅极-源极电压VGS。在两种情况下，在导通状态期间，电容器2被充电至V51ON＝R51·IG。
作为第一近似，在传统电路中，截止状态开始时的栅极-源极电压VGS为–V51ON。在图7中用实线示出了这种情况。在截止状态期间，没有栅极电流进入晶体管器件1。在该截止状态期间，第一电阻器51逐渐对电容器2进行放电，使得栅极电位缓慢增加(负栅极-源极电压VGS的电压电平缓慢降低)。在图7中，VNf表示紧邻在晶体管器件1再次导通之前的栅极-源极电压VGS的电压电平。该电平电压VNf取决于晶体管器件1的截止状态的持续时间。该持续时间在图7中表示为tbreak。电平电压VNf影响在晶体管器件1导通时发生的损失，其中电平电压VNf越高，损失越大。由于VNf取决于截止状态的持续时间，所以晶体管器件导通时的切换损失(在不具有整流器电路4的传统电路中)是占空比的函数，这是非常不期望的。
此外，GaN HEMT能够通过内部通道在反向上传导电流。在图1和图6所示的晶体管器件中，反向流动的电流IDS是具有与图1和图6所示方向相反的电流流动方向的电流。在反向上操作时晶体管器件1两端的压降取决于晶体管器件的(正)阈值电压与截止状态下施加在栅极节点G和源极节点S之间的(负)栅极-源极电压VGS之间的差，其中栅极-源极电压VGS越为负，反向上的传导损失越大。根据栅极-源极电压VGS的负电平的幅度，压降(漏极-源极电压)VDS可以达到几伏特，这会导致显著的损失。例如，可以在同步整流器应用中采用晶体管器件1，其中晶体管器件在导通晶体管器件1之前以反向传导模式来操作。在反向传导模式中的高压降下，即使在反向上操作晶体管器件可能具有相对较短的死区时间(例如，100ns)，这也会对总的损失具有非常大的影响。因此，期望提供负栅极-源极电压，使得栅极-源极电压足够负来防止晶体管器件的伪导通，但是不会在反向操作期间导致显著的切换损失和传导损失。这通过在电路中使用整流器电路3来实现。
在图7中以点划线来示出具有整流器电路4的电子系统的行为。在这种情况下，通过整流器电路4来限制栅极-源极电压VGS的负电压电平。即，在截止时间的开始处，整流器电路4部分地使电容器2放电。在截止时间期间，第一电阻器51可以进一步使电容器放电。然而，通过将栅极-源极电压VGS的负电压电平钳位到显著低于传统系统中的电平，即使在较长的截止状态期间，栅极-源极电压VGS的变化也显著低于传统系统中的变化。因此，导通晶体管器件时发生的损失不会显著变化，并且较少地取决于占空比。
根据一个实施例，整流器电路41的钳位电压在-0.5V和-1.5V之间。根据一个实施例，晶体管器件1具有600V的电压阻挡能力以及大约70毫欧姆的最大导通阻抗。
图8示出了图1和图6所示电子电路的一个电子电路中的晶体管器件1的一种操作方式的定时图。为了解释的目的，假设晶体管器件1的漏极-源极路径D-S与负载Z串联连接，其中具有晶体管器件和负载Z的串联电路连接在负载电源电压可用的负载电源端之间。图8示出了根据图1和图6的电子系统的一个电子系统以及不具有整流器电路4的传统电路中的晶体管器件1的漏极-源极电流IDS和漏极-源极电压VDS的定时图。在图8中，曲线101示出了根据图1和图6的一个系统中的漏极-源极电流，以及曲线102示出了根据图1和图6的一个系统中的漏极-源极电压。为了比较，曲线201示出了传统系统中的漏极-源极电流，以及曲线202示出了传统系统中的漏极-源极电压。从图8可以看出，通过整流器电路4钳位栅极-源极电压VGS使得与传统系统相比在晶体管器件1的切换中更快地增加漏极-源极电流，从而更快地降低漏极-源极电压。
图9示出了示例性方法300的框图。在一个实施例中，驱动器电路接收输入信号(步骤302)。驱动器电路具有耦合至晶体管器件的控制节点的输出端，并且例如可以使用上述示例性系统来实施。接下来，驱动器电路基于所接收的输入信号驱动晶体管(步骤304)。在步骤306中，使用整流器电路来限制晶体管器件的控制节点和第一负载节点之间的一个极性的电压的幅度。例如，可以使用图3、图4或图5的电路来实施这种整流器。
这里总结了本发明的实施例。可以根据这里提交的说明书和权利要求的总体来理解其他实施例。一个总体方面包括一种电子电路，具有：晶体管器件，包括控制节点和第一负载节点；驱动器，具有被配置为接收输入信号的输入端和被配置为基于输入信号提供驱动信号的至少一个输出端；电容器，耦合在至少一个输出端和晶体管器件的控制节点之间；以及整流器电路，连接在第一负载节点和晶体管器件的控制节点之间。
实施方式可以包括以下特征中的一个或多个。在该电子电路中，晶体管器件具有宽带隙特性。在一些实施例中，晶体管器件是GaN器件，其例如可以使用GaN器件(诸如GaN GIT器件)来实施，并且控制节点是栅极节点且第一负载节点是源极节点。该电子电路可进一步包括与电容器并联连接的第一电阻器，并且可以可选地包括耦合在至少一个输出端和第一电阻器之间的第二电阻器。在另一实施例中，该电子电路还包括第一电阻器和第二电阻器，使得第二电阻器与电容器串联耦合以形成串联电路，并且第一电阻器与该串联电路并联耦合。在一些实施例中，整流器电路包括至少一个双极二极管、串联连接的多个双极二极管或者具有背对背连接的双极二极管和稳压二极管的串联电路。在一些实施例中，整流器与晶体管器件集成。
在一个实施例中，驱动器包括：第一输出端，被配置为基于输入信号提供第一驱动信号；以及第二输出端，被配置为基于输入信号提供第二驱动信号，其中第一输出端和第二输出端中的每一个均耦合至电容器。该电子电路可进一步包括连接在第一输出端和电容器之间的第二电阻器。在一些实施例中，该电子电路包括连接在第二输出端和电容器之间的第三电阻器。
在一些实施例中，驱动器的参考端和参考端耦合至参考节点。该参考节点可以是地节点或另一节点。
另一方面包括一种驱动电路，其具有：输出端，包括被配置为连接至晶体管器件的栅极节点的第一输出节点和被配置为连接至晶体管器件的第一负载节点的第二输出节点；驱动器，具有被配置为接收输入信号的输入端和被配置为基于输入信号提供驱动信号的至少一个输出端；电容器，耦合在驱动器的至少一个输出端与第一输出节点之间；以及整流器电路，连接在第二输出节点和第一输出节点之间。
实施方式可以包括以下特征中的一个或多个。驱动电路还包括与电容器并联连接的第一电阻器。整流器电路可以包括至少一个双极二极管、串联连接的多个双极二极管或者具有背对背连接的双极二极管和稳压二极管的串联电路。驱动器可以包括被配置为基于输入信号提供第一驱动信号的第一输出端和被配置为基于输入信号提供第二驱动信号的第二输出端，其中第一输出端和第二输出端中的每一个都耦合至电容器。在一些实施例中，驱动电路还包括连接在第一输出端和电容器之间的第二电阻器。驱动电路还可以包括连接在第二输出端和电容器之间的第三电阻器。
又一方面包括一种方法，包括：通过驱动器来驱动晶体管器件，驱动器具有通过电阻器耦合至晶体管器件的控制节点的输出端；以及通过整流器电路限制晶体管器件的控制节点和第一负载节点之间的一个极性的电压的幅度。驱动器被配置为基于输入信号在输出端处提供驱动信号。
实施方式可以包括以下特征中的一个或多个。在该方法中，晶体管器件具有宽带隙特性。例如，晶体管器件可以是GaN器件。在一些实施例中，GaN器件可以是GaN GIT器件。在一个实施例中，一个极性的电压是控制节点和第一负载节点之间的负电压。
尽管公开了本发明的各个示例性实施例，但本领域技术人员可以在不背离本发明的精神和范围的情况下进行实现本发明的一些优点的各种改变和修改。本领域技术人员应该明白，可以适当地替换执行相同功能的其他部件。应该提及，参照具体附图解释的特征可以与其他附图的特征组合，即使这种情况没有被明确提及。此外，本发明的方法可以使用适当的处理器指令以所有软件实施方式来实现，或者以使用硬件逻辑和软件逻辑的组合的混合实施来实现以实现相同的结果。对本发明概念的这种修改被所附权利要求覆盖。
诸如“下”、“下方”、“上方”、“上”等的空间相对术语是为了容易描述来解释一个元件相对于第二元件的定位。除了与附图所示不同定向之外，这些术语用于包括器件的不同定向。此外，诸如“第一”、“第二”等的术语也用于描述各种元件、区域、部分等，同样不用于限制。类似的参考标号在说明书中表示类似的元件。
如本文所使用的，术语“具有”、“包括”等是开放性的术语，其包括所提元件或特征的存在，但是不排除附加的元件或特征。定冠词“一个”和“该”用于包括多个以及单个，除非另有明确指定。
通过上述变化和应用的范围，应该理解，本发明不限于前述内容也不受附图的限制。相反，本发明仅通过权利要求及其等效物来限制。

Claims (29)

1.一种电子电路，包括：
晶体管器件，包括控制节点和第一负载节点；
驱动器，具有被配置为接收输入信号的输入端和被配置为基于所述输入信号提供驱动信号的至少一个输出端；
电容器，耦合在所述至少一个输出端和所述晶体管器件的所述控制节点之间；以及
整流器电路，连接在所述晶体管器件的所述第一负载节点和所述控制节点之间。
2.根据权利要求1所述的电子电路，其中所述整流器电路与所述晶体管器件集成。
3.根据权利要求1所述的电子电路，其中所述晶体管器件具有宽带隙特性。
4.根据权利要求3所述的电子电路，其中所述晶体管器件是GaN器件，所述控制节点是栅极节点且所述第一负载节点是源极节点。
5.根据权利要求4所述的电子电路，其中所述GaN器件是GaNGIT器件。
6.根据权利要求1所述的电子电路，还包括与所述电容器并联连接的第一电阻器。
7.根据权利要求6所述的电子电路，还包括耦合在所述至少一个输出端和所述第一电阻器之间的第二电阻器。
8.根据权利要求1所述的电子电路，还包括第一电阻器和第二电阻器，所述第二电阻器与所述电容器串联耦合以形成串联电路，并且所述第一电阻器与所述串联电路并联耦合。
9.根据权利要求1所述的电子电路，其中所述整流器电路包括至少一个双极二极管。
10.根据权利要求1所述的电子电路，其中所述整流器电路包括串联连接的多个双极二极管。
11.根据权利要求1所述的电子电路，其中所述整流器电路包括具有背对背连接的双极二极管和稳压二极管的串联电路。
12.根据权利要求1所述的电子电路，
其中所述驱动器包括被配置为基于所述输入信号提供第一驱动信号的第一输出端和被配置为基于所述输入信号提供第二驱动信号的第二输出端，
其中所述第一输出端和所述第二输出端中的每一个均耦合至所述电容器。
13.根据权利要求12所述的电子电路，还包括连接在所述第一输出端和所述电容器之间的第二电阻器。
14.根据权利要求12所述的电子电路，还包括连接在所述第二输出端和所述电容器之间的第三电阻器。
15.根据权利要求1所述的电子电路，其中所述驱动器的参考端和参考端耦合至参考节点。
16.根据权利要求15所述的电子电路，其中所述参考节点是地节点。
17.一种驱动电路，包括：
输出端，包括被配置为连接至晶体管器件的栅极节点的第一输出节点和被配置为连接至所述晶体管器件的第一负载节点的第二输出节点；
驱动器，具有被配置为接收输入信号的输入端和被配置为基于所述输入信号提供驱动信号的至少一个输出端；
电容器，耦合在所述驱动器的至少一个输出端和所述第一输出节点之间；以及
整流器电路，连接在所述第二输出节点和所述第一输出节点之间。
18.根据权利要求17所述的驱动电路，还包括：
第一电阻器，与所述电容器并联连接。
19.根据权利要求17所述的驱动电路，其中所述整流器电路包括至少一个双极二极管。
20.根据权利要求17所述的驱动电路，其中所述整流器电路包括串联连接的多个双极二极管。
21.根据权利要求17所述的驱动电路，其中所述整流器电路包括具有背对背连接的双极二极管和稳压二极管的串联电路。
22.根据权利要求17所述的驱动电路，
其中所述驱动器包括被配置为基于所述输入信号提供第一驱动信号的第一输出端和被配置为基于所述输入信号提供第二驱动信号的第二输出端，
其中所述第一输出端和所述第二输出端中的每一个均耦合至所述电容器。
23.根据权利要求22所述的驱动电路，还包括：
第二电阻器，连接在所述第一输出端和所述电容器之间。
24.根据权利要求22所述的驱动电路，还包括：
第三电阻器，连接在所述第二输出端和所述电容器之间。
25.一种方法，包括：
通过驱动器来驱动晶体管器件，所述驱动器具有通过电容器耦合至所述晶体管器件的控制节点的输出端，其中所述驱动器被配置为基于输入信号在所述输出端处提供驱动信号，以及
通过整流器电路限制所述晶体管器件的控制节点和第一负载节点之间的一个极性的电压的幅度。
26.根据权利要求25所述的方法，其中所述晶体管器件具有宽带隙特性。
27.根据权利要求26所述的方法，其中所述晶体管器件是GaN器件。
28.根据权利要求27所述的方法，其中所述GaN器件是GaN GIT器件。
29.根据权利要求25所述的方法，其中所述一个极性的电压是所述控制节点和所述第一负载节点之间的负电压。
CN201610101922.0A 2015-03-02 2016-02-24 电子电路 Active CN105939151B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562127063P 2015-03-02 2015-03-02
US62/127,063 2015-03-02
US14/990,354 2016-01-07
US14/990,354 US9755639B2 (en) 2015-03-02 2016-01-07 Device and method for an electronic circuit having a driver and rectifier

Publications (2)

Publication Number Publication Date
CN105939151A true CN105939151A (zh) 2016-09-14
CN105939151B CN105939151B (zh) 2019-12-13

Family

ID=56738534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610101922.0A Active CN105939151B (zh) 2015-03-02 2016-02-24 电子电路

Country Status (3)

Country Link
US (1) US9755639B2 (zh)
CN (1) CN105939151B (zh)
DE (1) DE102016101907B4 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107592015A (zh) * 2016-07-06 2018-01-16 台达电子工业股份有限公司 波形转换电路以及栅极驱动电路
CN111262566A (zh) * 2020-03-13 2020-06-09 珠海格力电器股份有限公司 一种防止误导通的开关驱动电路及电器设备
CN112567612A (zh) * 2018-10-26 2021-03-26 欧姆龙株式会社 开关元件的驱动电路和开关电路
WO2024149324A1 (zh) * 2023-01-13 2024-07-18 北京大学 晶体管器件

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016181597A1 (ja) * 2015-05-13 2016-11-17 パナソニックＩｐマネジメント株式会社 駆動回路、スイッチング制御回路およびスイッチング装置
US10826484B2 (en) 2016-07-06 2020-11-03 Delta Electronics, Inc. Waveform conversion circuit for gate driver
US10374591B2 (en) 2017-01-03 2019-08-06 General Electric Company Systems and methods for a gate drive circuit
WO2018150789A1 (ja) * 2017-02-17 2018-08-23 パナソニックＩｐマネジメント株式会社 スイッチ回路
TWI686040B (zh) * 2018-01-05 2020-02-21 台達電子工業股份有限公司 波形轉換電路以及閘極驅動電路
WO2019167446A1 (ja) * 2018-02-28 2019-09-06 パナソニックＩｐマネジメント株式会社 スイッチング回路
JP6988764B2 (ja) * 2018-10-26 2022-01-05 オムロン株式会社 スイッチング素子の駆動回路及びスイッチング回路
US11463082B2 (en) * 2020-01-22 2022-10-04 Delta Electronics, Inc. Waveform conversion circuit for gate-driving circuit
JPWO2022009492A1 (zh) * 2020-07-07 2022-01-13
JP2022059297A (ja) * 2020-10-01 2022-04-13 オムロン株式会社 スイッチング素子の駆動回路及びスイッチング回路
US11677396B2 (en) 2020-12-16 2023-06-13 Gan Systems Inc. Hybrid power stage and gate driver circuit
TWI752794B (zh) * 2021-01-12 2022-01-11 宏汭精測科技股份有限公司 可調電位之閘極驅動電路及裝置
TWI752793B (zh) * 2021-01-12 2022-01-11 宏汭精測科技股份有限公司 部分脈衝電位可調之閘極驅動電路及裝置
US11936383B2 (en) * 2021-12-01 2024-03-19 Tagore Technology, Inc. Bias-less dynamic miller clamp

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1497514A (zh) * 2002-10-03 2004-05-19 精工爱普生株式会社 电子电路及其驱动方法、电光装置及其驱动方法，电子仪器
US20040263219A1 (en) * 2003-06-30 2004-12-30 Kiminori Ozaki Drive circuit and drive method
CN102810973A (zh) * 2011-05-31 2012-12-05 三垦电气株式会社 栅极驱动电路
CN103490759A (zh) * 2013-08-22 2014-01-01 杭州汉风电气有限公司 电子继电器及其控制方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997030574A2 (en) * 1996-02-12 1997-08-28 Philips Electronics N.V. Switched-mode power supply with compensation for varying input voltage
US6094087A (en) * 1997-07-30 2000-07-25 Lucent Technologies Inc. Gate drive circuit for isolated gate devices and method of operation thereof
KR100684794B1 (ko) * 2005-08-11 2007-02-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 게이트 구동 장치
JP4531075B2 (ja) 2007-05-16 2010-08-25 株式会社日立製作所 半導体回路
US7714548B1 (en) * 2007-11-08 2010-05-11 Wittenbreder Jr Ernest Henry Adaptive switch timing circuits for zero voltage switching power converters
US8637360B2 (en) 2010-04-23 2014-01-28 Intersil Americas Inc. Power devices with integrated protection devices: structures and methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1497514A (zh) * 2002-10-03 2004-05-19 精工爱普生株式会社 电子电路及其驱动方法、电光装置及其驱动方法，电子仪器
US20040263219A1 (en) * 2003-06-30 2004-12-30 Kiminori Ozaki Drive circuit and drive method
CN102810973A (zh) * 2011-05-31 2012-12-05 三垦电气株式会社 栅极驱动电路
CN103490759A (zh) * 2013-08-22 2014-01-01 杭州汉风电气有限公司 电子继电器及其控制方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107592015A (zh) * 2016-07-06 2018-01-16 台达电子工业股份有限公司 波形转换电路以及栅极驱动电路
CN112567612A (zh) * 2018-10-26 2021-03-26 欧姆龙株式会社 开关元件的驱动电路和开关电路
CN112567612B (zh) * 2018-10-26 2024-02-13 欧姆龙株式会社 开关元件的驱动电路和开关电路
CN111262566A (zh) * 2020-03-13 2020-06-09 珠海格力电器股份有限公司 一种防止误导通的开关驱动电路及电器设备
WO2024149324A1 (zh) * 2023-01-13 2024-07-18 北京大学 晶体管器件

Also Published As

Publication number Publication date
US9755639B2 (en) 2017-09-05
US20160261266A1 (en) 2016-09-08
DE102016101907A1 (de) 2016-09-08
DE102016101907B4 (de) 2023-01-26
CN105939151B (zh) 2019-12-13

Similar Documents

Publication Publication Date Title
CN105939151A (zh) 电子电路
JP6705936B2 (ja) 回路を動作させる方法及び回路
US8847235B2 (en) Cascoded semiconductor devices
CN102165694B (zh) 电感负载功率开关电路
TWI505626B (zh) Semiconductor switch and power conversion device
US9455697B2 (en) Switch circuit with a first transistor device and a second transistor device connected in series
JP5263317B2 (ja) 半導体スイッチング素子の駆動回路
JP6203097B2 (ja) 半導体装置
CN107112988B (zh) 带有预防交叉导通电路的开关驱动器
CN103681666A (zh) 具有第一半导体器件并具有多个第二半导体器件的电路装置
US20200259486A1 (en) Efficient Switching Circuit
US8471606B2 (en) Driver circuit for a semiconductor power switch
WO2014128942A1 (ja) 半導体素子の駆動装置
US10469065B2 (en) Multi-level gate control for transistor devices
JP6572123B2 (ja) ゲート駆動回路
JP6184107B2 (ja) 中性点クランプ式電力変換装置
US10637459B2 (en) Driving circuit and an under-voltage lockout circuit of a power circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant