CN113162592A - 栅极驱动电路以及电力电路 - Google Patents

栅极驱动电路以及电力电路 Download PDF

Info

Publication number
CN113162592A
CN113162592A CN202110088919.0A CN202110088919A CN113162592A CN 113162592 A CN113162592 A CN 113162592A CN 202110088919 A CN202110088919 A CN 202110088919A CN 113162592 A CN113162592 A CN 113162592A
Authority
CN
China
Prior art keywords
terminal
coupled
node
driving
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110088919.0A
Other languages
English (en)
Inventor
庄博钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anchorage Semiconductor Co ltd
Original Assignee
Delta Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Delta Electronics Inc filed Critical Delta Electronics Inc
Publication of CN113162592A publication Critical patent/CN113162592A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H02H3/087—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current for dc applications
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/22—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for distribution gear, e.g. bus-bar systems; for switching devices
    • H02H7/222—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for distribution gear, e.g. bus-bar systems; for switching devices for switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H02H9/025—Current limitation using field effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)
  • Dc-Dc Converters (AREA)
  • Protection Of Static Devices (AREA)
  • Amplifiers (AREA)

Abstract

本发明在此提出一种栅极驱动电路用以导通以及关断开关元件，开关元件包括耦接至驱动节点的栅极端、耦接至功率节点的漏极端以及源极端。栅极驱动电路包括驱动开关以及电压控制电路。驱动开关包括耦接至控制节点的栅极端、耦接至功率节点的漏极端以及耦接至驱动节点的源极端。电压控制电路耦接于控制节点以及驱动节点之间。当正脉冲产生于控制节点时，电压控制电路具有延迟时间地将正脉冲提供至驱动节点。本发明还涉及一种电力电路。

Description

栅极驱动电路以及电力电路
技术领域
本发明涉及一种驱动开关元件的栅极驱动电路，特别涉及一种驱动开关元件的自驱动栅极驱动电路。
背景技术
在一个电力电路中，往往需要利用电荷泵将供应电压升压至更高的电压来驱动功率晶体管。图1显示一般的电力电路。如图1所示的电力电路100中，上桥驱动电路DRV1用以驱动第一功率晶体管110A，下桥驱动电路DRV2用以驱动第二功率晶体管110B。此外，升压电容CB以及升压二极管DB用以将供应电压VDD升压至升压电压VB，使得第一功率晶体管110A能够完全导通。因此，第一功率晶体管110A由输入电压VIN所供应，第二功率晶体管110B能够通过电感L以及电容C来驱动负载装置RL。
发明内容
本发明在此提出自驱动的栅极驱动电路，自驱动栅极驱动电路无需供应电压供电，也无需使用许多的晶体管，使得大幅降低功率损耗并节省成本。
有鉴于此，本发明提出一种栅极驱动电路，用以导通以及关断一开关元件，其中上述开关元件包括一栅极端、一漏极端以及一源极端，上述栅极端耦接至一驱动节点，上述漏极端耦接至一功率节点，其中上述栅极驱动电路包括一驱动开关以及一电压控制电路。上述驱动开关包括耦接至一控制节点的栅极端、耦接至上述功率节点的漏极端以及耦接至上述驱动节点的源极端。上述电压控制电路耦接于上述控制节点以及上述驱动节点之间，其中当一正脉冲产生于上述控制节点时，上述电压控制电路具有一延迟时间地将上述正脉冲提供至上述驱动节点。
根据本发明的一实施例，当上述正脉冲产生于上述控制节点时，上述控制节点的电压自一低电压电平上升至一供应电压，使得驱动开关导通而将上述功率节点的一功率电压提供至上述驱动节点，进而导通上述开关元件。
根据本发明的一实施例，当上述控制节点的电压达到上述供应电压时，上述驱动节点的一驱动电压依然在一低电压电平，使得上述驱动开关因上述控制节点至上述驱动节点的电压差而导通，进而导通上述开关元件。
根据本发明的一实施例，上述开关元件为一硅元件。
根据本发明的另一实施例，上述开关元件为一碳化硅元件。
根据本发明的另一实施例，上述开关元件为一氮化镓元件。
根据本发明的一实施例，上述驱动开关为一硅元件。
根据本发明的另一实施例，上述驱动开关为一碳化硅元件。
根据本发明的另一实施例，上述驱动开关为一氮化镓元件。
根据本发明的一实施例，上述电压控制电路包括一第一电阻。上述第一电阻耦接于上述控制节点以及上述驱动节点之间。
根据本发明的另一实施例，上述电压控制电路包括一晶体管。上述晶体管包括耦接至上述控制节点的控制端、耦接至上述控制节点的第一节点以及耦接至上述驱动节点的第二节点。
根据本发明的另一实施例，上述电压控制电路包括一第一二极管。上述第一二极管包括一第一阳极端以及一第一阴极端，其中上述第一阳极端耦接至上述控制节点，上述第一阴极端耦接至上述驱动节点。
根据本发明的另一实施例，上述电压控制电路包括一第二齐纳二极管。上述第二齐纳二极管包括一第二阳极端以及一第二阴极端，其中上述第二阳极端耦接至上述控制节点，上述第二阴极端耦接至上述驱动节点。
根据本发明的另一实施例，上述电压控制电路包括一第三齐纳二极管。上述第三齐纳二极管包括一第三阳极端以及一第三阴极端，其中上述第三阳极端耦接至上述驱动节点，上述第三阴极端耦接至上述控制节点。
根据本发明的另一实施例，上述电压控制电路包括一第四齐纳二极管以及一第五齐纳二极管。上述第四齐纳二极管包括一第四阳极端以及一第四阴极端，其中上述第四阴极端耦接至上述控制节点。上述第五齐纳二极管包括一第五阳极端以及一第五阴极端，其中上述第五阳极端耦接至上述第四阳极端，上述第五阴极端耦接至上述驱动节点。
根据本发明的另一实施例，上述电压控制电路包括一第六齐纳二极管以及一第七齐纳二极管。上述第六齐纳二极管包括一第六阳极端以及一第六阴极端，其中上述第六阳极端耦接至上述控制节点，上述第六阴极端耦接至上述驱动节点。上述第七齐纳二极管包括一第七阳极端以及一第七阴极端，其中上述第七阳极端耦接至上述驱动节点，上述第七阴极端耦接至上述控制节点。
根据本发明的另一实施例，上述电压控制电路包括一第八齐纳二极管以及一第九齐纳二极管。上述第八齐纳二极管包括一第八阳极端以及一第八阴极端，其中上述第八阳极端耦接至上述控制节点，上述第八阴极端耦接至上述驱动节点。上述第九齐纳二极管包括一第九阳极端以及一第九阴极端，其中上述第九阳极端耦接至上述驱动节点，上述第九阴极端耦接至上述控制节点。
根据本发明的另一实施例，上述电压控制电路包括一电流控制电阻、一第一晶体管、一第二晶体管、一第三晶体管以及一反向二极管。上述电流控制电阻耦接至上述控制节点。上述第一晶体管包括耦接至上述电流控制电阻的控制端、耦接至上述电流控制电阻的第一端以及第二端。上述第二晶体管包括耦接至上述第一晶体管的第二端的控制端、耦接至上述第一晶体管的第二端的第一端以及第二端。上述第三晶体管包括耦接至上述第二晶体管的第二端的控制端、耦接至上述第二晶体管的第二端的第一端以及耦接至上述驱动节点的第二端。上述反向二极管包括一反向阳极端以及一反向阴极端，其中上述反向阳极端耦接至上述驱动节点，上述反向阴极端耦接至上述控制节点。
根据本发明的另一实施例，上述电压控制电路包括一第十齐纳二极管以及一第十一齐纳二极管。上述第十齐纳二极管包括一第十阳极端以及一第十阴极端，其中上述第十阳极端耦接至上述控制节点。上述第十一齐纳二极管包括一第十一阳极端以及一第十一阴极端，其中上述第十一阳极端耦接至上述驱动节点，上述第十一阴极端耦接至上述第十阴极端。
根据本发明的另一实施例，上述电压控制电路包括一第十二齐纳二极管以及一第十三齐纳二极管。上述第十二齐纳二极管包括一第十二阳极端以及一第十二阴极端，其中上述第十二阳极端耦接至上述控制节点。上述第十三齐纳二极管包括一第十三阳极端以及一第十三阴极端，其中上述第十三阳极端耦接至上述第十二阴极端，上述第十三阴极端耦接至上述驱动节点。
根据本发明的另一实施例，上述电压控制电路包括一第二电阻以及一第一双向导通元件。上述第二电阻耦接至上述驱动节点。上述第一双向导通元件耦接于上述第二电阻以及上述控制节点之间。
根据本发明的另一实施例，上述电压控制电路包括一第三电阻以及一第二双向导通元件。上述第三电阻耦接至上述控制节点以及上述驱动节点之间。上述第二双向导通元件耦接于上述控制节点以及上述驱动节点之间。
根据本发明的另一实施例，上述电压控制电路包括一第三双向导通元件、一第四电阻以及一第四双向导通元件。上述第三双向导通元件耦接至上述控制节点。上述第四电阻耦接于上述第三双向导通元件以及上述驱动节点之间。上述第四双向导通元件耦接于上述第三双向导通元件以及上述驱动节点之间。
根据本发明的另一实施例，上述电压控制电路包括一第二电压驱动电路。上述第二电压驱动电路耦接于上述驱动节点以及上述开关元件的上述源极端之间，用以箝位上述开关元件的上述栅极端至上述源极端之间的跨压。
根据本发明的另一实施例，上述第二电压控制电路包括一第四晶体管。上述第四晶体管包括耦接至上述驱动节点的控制端、耦接至上述驱动节点的第一端以及耦接至上述开关元件的上述源极端的第二端。
根据本发明的另一实施例，上述第二电压控制电路包括一第十四二极管。上述第十四二极管包括一第十四阳极端以及一第十四阴极端，其中上述第十四阳极端耦接至上述驱动节点，上述第十四阴极端耦接至上述开关元件的上述源极端，其中上述开关元件的上述栅极端至上述源极端的跨压被箝位于上述第十四二极管的一第十四顺向导通电压。
根据本发明的另一实施例，上述第二电压控制电路包括一第十五齐纳二极管。上述第十五齐纳二极管包括一第十五阳极端以及一第十五阴极端，其中上述第十五阳极端耦接至上述驱动节点，上述第十五阴极端耦接至上述开关元件的上述源极端，其中上述开关元件的上述栅极端至上述源极端的跨压被箝位于上述第十五齐纳二极管的一第十五顺向导通电压。
根据本发明的另一实施例，上述第二电压控制电路包括一第十六齐纳二极管。上述第十六齐纳二极管包括一第十六阳极端以及一第十六阴极端，上述第十六阳极端耦接至上述开关元件的上述源极端，上述第十六阴极端耦接至上述驱动节点。上述开关元件的上述栅极端至上述源极端的跨压被箝位于上述第十六齐纳二极管的一第十六逆向导通电压。
根据本发明的另一实施例，上述第二电压控制电路包括一第十七齐纳二极管以及一第十八齐纳二极管。上述第十七齐纳二极管包括一第十七阳极端以及一第十七阴极端，上述第十七阴极端耦接至上述驱动节点。上述第十八齐纳二极管包括一第十八阳极端以及一第十八阴极端，上述第十八阳极端耦接至上述第十七阳极端，上述第十八阴极端耦接至上述开关元件的上述源极端。上述开关元件的上述栅极端至上述源极端的跨压被箝位于第十七齐纳二极管的一第十七反向导通电压以及一第十八齐纳二极管的一第十八顺向导通电压的总和。
根据本发明的另一实施例，上述第二电压控制电路包括一第十九二极管以及一第二十二极管。上述第十九二极管包括一第十九阳极端以及一第十九阴极端，上述第十九阳极端耦接至上述驱动节点，上述第十九阴极端耦接至上述开关元件的上述源极端。上述第二十二极管包括一第二十阳极端以及一第二十阴极端，上述第二十阳极端耦接至上述开关元件的上述源极端，上述第二十阴极端耦接至上述驱动节点。上述开关元件的上述栅极端至上述源极端的跨压被箝位于上述第十九二极管的一第十九顺向导通电压。
根据本发明的另一实施例，上述第二电压控制电路包括一第二十一齐纳二极管以及一第二十二齐纳二极管。上述第二十一齐纳二极管包括一第二十一阳极端以及一第二十一阴极端，上述第二十一阳极端耦接至上述驱动节点，上述第二十一阴极端耦接至上述开关元件的上述源极端。上述第二十二齐纳二极管包括一第二十二阳极端以及一第二十二阴极端，上述第二十二阳极端耦接至上述开关元件的上述源极端，上述第二十二阴极端耦接至上述驱动节点。
根据本发明的另一实施例，上述第二电压控制电路包括一第二十三二极管以及一第二十四齐纳二极管。上述第二十三二极管包括一第二十三阳极端以及一第二十三阴极端，上述第二十三阳极端耦接至上述驱动节点。上述第二十四齐纳二极管包括一第二十四阳极端以及一第二十四阴极端，上述第二十四阳极端耦接至上述开关元件的上述源极端，上述第二十四阴极端耦接至上述第二十三阴极端。上述开关元件的上述栅极端至上述源极端的跨压被箝位于上述第二十三二极管的一第二十三顺向导通电压以及上述第二十四齐纳二极管的一第二十四逆向导通电压。
根据本发明的另一实施例，上述第二电压控制电路包括一第二十五二极管以及一第二十六齐纳二极管。上述第二十五二极管包括一第二十五阳极端以及一第二十五阴极端，上述第二十五阳极端耦接至上述驱动节点。上述第二十六齐纳二极管包括一第二十六阳极端以及一第二十六阴极端，上述第二十六阳极端耦接至上述第二十五阴极端，上述第二十六阴极端耦接至上述开关元件的上述源极端。上述开关元件的上述栅极端至上述源极端的跨压被箝位于上述第二十五二极管的一第二十五顺向导通电压以及上述第二十六齐纳二极管的一第二十六顺向导通电压。
根据本发明的另一实施例，上述第二电压控制电路包括一第五电阻以及一第六双向导通元件。上述第五电阻耦接至上述开关元件的上述源极端。上述第六双向导通元件耦接于上述第五电阻以及上述驱动节点之间。
根据本发明的另一实施例，上述第二电压控制电路包括一第六电阻以及一第七双向导通元件。上述第六电阻耦接于上述驱动节点以及上述开关元件的上述源极端。上述第七双向导通元件耦接于上述驱动节点以及上述开关元件的上述源极端。
根据本发明的另一实施例，上述第二电压控制电路包括一一第七双向导通元件、一第七电阻以及一第八双向导通元件。上述第七双向导通元件耦接至上述驱动节点。上述第七电阻耦接于上述第七双向导通元件以及上述开关元件的上述源极端。上述第八双向导通元件耦接于上述第七双向导通元件以及上述开关元件的上述源极端之间。
本发明更提出一种电力电路，包括一开关元件以及一栅极驱动电路。上述开关元件包括耦接至一驱动节点的栅极端、耦接至一功率节点的漏极端以及耦接至一低电压电平的源极端。上述栅极驱动电路用以导通以及关断上述开关元件，其中上述栅极驱动电路包括一驱动开关以及一电压控制电路。上述驱动开关包括耦接至一控制节点的栅极端、耦接至上述功率节点的漏极端以及耦接至上述驱动节点的源极端。上述电压控制电路耦接于上述控制节点以及上述驱动节点之间，其中当上述正脉冲产生于上述控制节点时，上述电压控制电路具有一时间延迟地将上述正脉冲提供至上述驱动节点。
根据本发明的一实施例，当上述正脉冲产生于上述控制节点时，上述控制节点的电压自一低电压电平上升至一供应电压，使得上述驱动开关导通而将上述功率节点的一功率电压提供至上述驱动节点，进而导通上述开关元件。
根据本发明的一实施例，当上述控制节点的电压达到上述供应电压时，上述驱动节点的一驱动电压依然在一低电压电平，使得上述驱动开关因上述控制节点至上述驱动节点的电压差而导通，进而导通上述开关元件。
根据本发明的一实施例，上述开关元件为一硅元件。
根据本发明的另一实施例，上述开关元件为一碳化硅元件。
根据本发明的另一实施例，上述开关元件为一氮化镓元件。
根据本发明的一实施例，上述驱动开关为一硅元件。
根据本发明的另一实施例，上述驱动开关为一碳化硅元件。
根据本发明的另一实施例，上述驱动开关为一氮化镓元件。
根据本发明的一实施例，上述电压控制电路包括一第一电阻。上述第一电阻耦接于上述控制节点以及上述驱动节点之间。
根据本发明的另一实施例，上述电压控制电路包括一晶体管。上述晶体管包括耦接至上述控制节点的控制端、耦接至上述控制节点的第一节点以及耦接至上述驱动节点的第二节点。
根据本发明的另一实施例，上述电压控制电路包括一第一二极管。上述第一二极管包括一第一阳极端以及一第一阴极端，其中上述第一阳极端耦接至上述控制节点，上述第一阴极端耦接至上述驱动节点。
根据本发明的另一实施例，上述电压控制电路包括一第二齐纳二极管。上述第二齐纳二极管包括一第二阳极端以及一第二阴极端，其中上述第二阳极端耦接至上述控制节点，上述第二阴极端耦接至上述驱动节点。
根据本发明的另一实施例，上述电压控制电路包括一第三齐纳二极管。上述第三齐纳二极管包括一第三阳极端以及一第三阴极端，其中上述第三阳极端耦接至上述驱动节点，上述第三阴极端耦接至上述控制节点。
根据本发明的另一实施例，上述电压控制电路包括一第四齐纳二极管以及一第五齐纳二极管。上述第四齐纳二极管包括一第四阳极端以及一第四阴极端，其中上述第四阴极端耦接至上述控制节点。上述第五齐纳二极管包括一第五阳极端以及一第五阴极端，其中上述第五阳极端耦接至上述第四阳极端，上述第五阴极端耦接至上述驱动节点。
根据本发明的另一实施例，上述电压控制电路包括一第六齐纳二极管以及一第七齐纳二极管。上述第六齐纳二极管包括一第六阳极端以及一第六阴极端，其中上述第六阳极端耦接至上述控制节点，上述第六阴极端耦接至上述驱动节点。上述第七齐纳二极管包括一第七阳极端以及一第七阴极端，其中上述第七阳极端耦接至上述驱动节点，上述第七阴极端耦接至上述控制节点。
根据本发明的另一实施例，上述电压控制电路包括一第八齐纳二极管以及一第九齐纳二极管。上述第八齐纳二极管包括一第八阳极端以及一第八阴极端，其中上述第八阳极端耦接至上述控制节点，上述第八阴极端耦接至上述驱动节点。上述第九齐纳二极管包括一第九阳极端以及一第九阴极端，其中上述第九阳极端耦接至上述驱动节点，上述第九阴极端耦接至上述控制节点。
根据本发明的另一实施例，上述电压控制电路包括一电流控制电阻、一第一晶体管、一第二晶体管、一第三晶体管以及一反向二极管。上述电流控制电阻耦接至上述控制节点。上述第一晶体管包括耦接至上述电流控制电阻的控制端、耦接至上述电流控制电阻的第一端以及第二端。上述第二晶体管包括耦接至上述第一晶体管的第二端的控制端、耦接至上述第一晶体管的第二端的第一端以及第二端。上述第三晶体管包括耦接至上述第二晶体管的第二端的控制端、耦接至上述第二晶体管的第二端的第一端以及耦接至上述驱动节点的第二端。上述反向二极管包括一反向阳极端以及一反向阴极端，其中上述反向阳极端耦接至上述驱动节点，上述反向阴极端耦接至上述控制节点。
根据本发明的另一实施例，上述电压控制电路包括一第十齐纳二极管以及一第十一齐纳二极管。上述第十齐纳二极管包括一第十阳极端以及一第十阴极端，其中上述第十阳极端耦接至上述控制节点。上述第十一齐纳二极管包括一第十一阳极端以及一第十一阴极端，其中上述第十一阳极端耦接至上述驱动节点，上述第十一阴极端耦接至上述第十阴极端。
根据本发明的另一实施例，上述电压控制电路包括一第十二齐纳二极管以及一第十三齐纳二极管。上述第十二齐纳二极管包括一第十二阳极端以及一第十二阴极端，其中上述第十二阳极端耦接至上述控制节点。上述第十三齐纳二极管包括一第十三阳极端以及一第十三阴极端，其中上述第十三阳极端耦接至上述第十二阴极端，上述第十三阴极端耦接至上述驱动节点。
根据本发明的另一实施例，上述电压控制电路包括一第二电阻以及一第一双向导通元件。上述第二电阻耦接至上述驱动节点。上述第一双向导通元件耦接于上述第二电阻以及上述控制节点之间。
根据本发明的另一实施例，上述电压控制电路包括一第三电阻以及一第二双向导通元件。上述第三电阻耦接至上述控制节点以及上述驱动节点之间。上述第二双向导通元件耦接于上述控制节点以及上述驱动节点之间。
根据本发明的另一实施例，上述电压控制电路包括一第三双向导通元件、一第四电阻以及一第四双向导通元件。上述第三双向导通元件耦接至上述控制节点。上述第四电阻耦接于上述第三双向导通元件以及上述驱动节点之间。上述第四双向导通元件耦接于上述第三双向导通元件以及上述驱动节点之间。
根据本发明的另一实施例，上述电压控制电路包括一第二电压驱动电路。上述第二电压驱动电路耦接于上述驱动节点以及上述开关元件的上述源极端之间，用以箝位上述开关元件的上述栅极端至上述源极端之间的跨压。
根据本发明的另一实施例，上述第二电压控制电路包括一第四晶体管。上述第四晶体管包括耦接至上述驱动节点的控制端、耦接至上述驱动节点的第一端以及耦接至上述开关元件的上述源极端的第二端。
根据本发明的另一实施例，上述第二电压控制电路包括一第十四二极管。上述第十四二极管包括一第十四阳极端以及一第十四阴极端，其中上述第十四阳极端耦接至上述驱动节点，上述第十四阴极端耦接至上述开关元件的上述源极端，其中上述开关元件的上述栅极端至上述源极端的跨压被箝位于上述第十四二极管的一第十四顺向导通电压。
根据本发明的另一实施例，上述第二电压控制电路包括一第十五齐纳二极管。上述第十五齐纳二极管包括一第十五阳极端以及一第十五阴极端，其中上述第十五阳极端耦接至上述驱动节点，上述第十五阴极端耦接至上述开关元件的上述源极端，其中上述开关元件的上述栅极端至上述源极端的跨压被箝位于上述第十五齐纳二极管的一第十五顺向导通电压。
根据本发明的另一实施例，上述第二电压控制电路包括一第十六齐纳二极管。上述第十六齐纳二极管包括一第十六阳极端以及一第十六阴极端，上述第十六阳极端耦接至上述开关元件的上述源极端，上述第十六阴极端耦接至上述驱动节点。上述开关元件的上述栅极端至上述源极端的跨压被箝位于上述第十六齐纳二极管的一第十六逆向导通电压。
根据本发明的另一实施例，上述第二电压控制电路包括一第十七齐纳二极管以及一第十八齐纳二极管。上述第十七齐纳二极管包括一第十七阳极端以及一第十七阴极端，上述第十七阴极端耦接至上述驱动节点。上述第十八齐纳二极管包括一第十八阳极端以及一第十八阴极端，上述第十八阳极端耦接至上述第十七阳极端，上述第十八阴极端耦接至上述开关元件的上述源极端。上述开关元件的上述栅极端至上述源极端的跨压被箝位于第十七齐纳二极管的一第十七反向导通电压以及一第十八齐纳二极管的一第十八顺向导通电压的总和。
根据本发明的另一实施例，上述第二电压控制电路包括一第十九二极管以及一第二十二极管。上述第十九二极管包括一第十九阳极端以及一第十九阴极端，上述第十九阳极端耦接至上述驱动节点，上述第十九阴极端耦接至上述开关元件的上述源极端。上述第二十二极管包括一第二十阳极端以及一第二十阴极端，上述第二十阳极端耦接至上述开关元件的上述源极端，上述第二十阴极端耦接至上述驱动节点。上述开关元件的上述栅极端至上述源极端的跨压被箝位于上述第十九二极管的一第十九顺向导通电压。
根据本发明的另一实施例，上述第二电压控制电路包括一第二十一齐纳二极管以及一第二十二齐纳二极管。上述第二十一齐纳二极管包括一第二十一阳极端以及一第二十一阴极端，上述第二十一阳极端耦接至上述驱动节点，上述第二十一阴极端耦接至上述开关元件的上述源极端。上述第二十二齐纳二极管包括一第二十二阳极端以及一第二十二阴极端，上述第二十二阳极端耦接至上述开关元件的上述源极端，上述第二十二阴极端耦接至上述驱动节点。
根据本发明的另一实施例，上述第二电压控制电路包括一第二十三二极管以及一第二十四齐纳二极管。上述第二十三二极管包括一第二十三阳极端以及一第二十三阴极端，上述第二十三阳极端耦接至上述驱动节点。上述第二十四齐纳二极管包括一第二十四阳极端以及一第二十四阴极端，上述第二十四阳极端耦接至上述开关元件的上述源极端，上述第二十四阴极端耦接至上述第二十三阴极端。上述开关元件的上述栅极端至上述源极端的跨压被箝位于上述第二十三二极管的一第二十三顺向导通电压以及上述第二十四齐纳二极管的一第二十四逆向导通电压。
根据本发明的另一实施例，上述第二电压控制电路包括一第二十五二极管以及一第二十六齐纳二极管。上述第二十五二极管包括一第二十五阳极端以及一第二十五阴极端，上述第二十五阳极端耦接至上述驱动节点。上述第二十六齐纳二极管包括一第二十六阳极端以及一第二十六阴极端，上述第二十六阳极端耦接至上述第二十五阴极端，上述第二十六阴极端耦接至上述开关元件的上述源极端。上述开关元件的上述栅极端至上述源极端的跨压被箝位于上述第二十五二极管的一第二十五顺向导通电压以及上述第二十六齐纳二极管的一第二十六顺向导通电压。
根据本发明的另一实施例，上述第二电压控制电路包括一第五电阻以及一第六双向导通元件。上述第五电阻耦接至上述开关元件的上述源极端。上述第六双向导通元件耦接于上述第五电阻以及上述驱动节点之间。
根据本发明的另一实施例，上述第二电压控制电路包括一第六电阻以及一第七双向导通元件。上述第六电阻耦接于上述驱动节点以及上述开关元件的上述源极端。上述第七双向导通元件耦接于上述驱动节点以及上述开关元件的上述源极端。
根据本发明的另一实施例，上述第二电压控制电路包括一一第七双向导通元件、一第七电阻以及一第八双向导通元件。上述第七双向导通元件耦接至上述驱动节点。上述第七电阻耦接于上述第七双向导通元件以及上述开关元件的上述源极端。上述第八双向导通元件耦接于上述第七双向导通元件以及上述开关元件的上述源极端之间。
附图说明
图1显示常规的电力电路；
图2显示根据本发明的一实施例所述的电力电路的方框图；
图3显示根据本发明的另一实施例所述的电力电路的方框图；
图4显示根据本发明的另一实施例所述的电力电路的方框图；
图5显示根据本发明的一实施例所述的电压控制电路的方框图；
图6显示根据本发明的另一实施例所述的电压控制电路的方框图；
图7显示根据本发明的另一实施例所述的电压控制电路的方框图；
图8显示根据本发明的另一实施例所述的电压控制电路的方框图；
图9显示根据本发明的另一实施例所述的双向导通元件的方框图；
图10显示根据本发明的另一实施例所述的双向导通元件的方框图；
图11显示根据本发明的另一实施例所述的双向导通元件的方框图；
图12显示根据本发明的另一实施例所述的双向导通元件的方框图；
图13显示根据本发明的另一实施例所述的双向导通元件的方框图；
图14显示根据本发明的另一实施例所述的双向导通元件的方框图；
图15显示根据本发明的另一实施例所述的电压控制电路的方框图；
图16显示根据本发明的另一实施例所述的电压控制电路的方框图；
图17显示根据本发明的另一实施例所述的电压控制电路的方框图；
图18显示根据本发明的另一实施例所述的电压控制电路的方框图；
图19显示根据本发明的另一实施例所述的电压控制电路的方框图；
图20显示根据本发明的另一实施例所述的电力电路的方框图；
图21显示根据本发明的一实施例所述的第二电压控制电路的方框图；
图22显示根据本发明的另一实施例所述的第二电压控制电路的方框图；
图23显示根据本发明的另一实施例所述的第二电压控制电路的方框图；
图24显示根据本发明的一实施例所述的第五双向导通元件的方框图；
图25显示根据本发明的另一实施例所述的第五双向导通元件的方框图；
图26显示根据本发明的另一实施例所述的第五双向导通元件的方框图；
图27显示根据本发明的另一实施例所述的第五双向导通元件的方框图；
图28显示根据本发明的另一实施例所述的第五双向导通元件的方框图；
图29显示根据本发明的另一实施例所述的第二电压控制电路的方框图；
图30显示根据本发明的另一实施例所述的第二电压控制电路的方框图；
图31显示根据本发明的另一实施例所述的第二电压控制电路的方框图；
图32显示根据本发明的另一实施例所述的第二电压控制电路的方框图；以及
图33显示根据本发明的另一实施例所述的第二电压控制电路的方框图。
附图标记说明：
100,200,300,400,2000：电力电路
110A：第一功率晶体管
110B：第二功率晶体管
210,310,410,2010：开关元件
220,320,420,2020：栅极驱动电路
221：上桥晶体管
222：下桥晶体管
223：电荷泵
321-1～321-N：反相器
421,2021：驱动开关
422：电压控制电路
10：正脉冲
2022：第一电压驱动电路
2023：第二电压控制电路
ND：驱动节点
VD：驱动电压
VEXT：外部电压NH：上桥节点
VH：上桥电压
S：源极端
D：漏极端
G：栅极端
IP：功率电流
SC：控制信号
ST：触发信号
R1：第一电阻
T：晶体管
D1：第一二极管
A1：第一阳极端
C1：第一阴极端
BC：双向导通元件
BC1：第一双向导通元件
BC2：第二双向导通元件
BC3：第三双向导通元件
BC4：第四双向导通元件
BC5：第五双向导通元件
BC6：第六双向导通元件
BC7：第七双向导通元件
BC8：第八双向导通元件
Z2：第二齐纳二极管
A2：第二阳极端
C2：第二阴极端
Z3：第三齐纳二极管
A3：第三阳极端
C3：第三阴极端
Z4：第四齐纳二极管
Z5：第五齐纳二极管
A4：第四阳极端
C4：第四阴极端
A5：第五阳极端
C5：第五阴极端
D6：第六二极管
A6：第六阳极端
C6：第六阴极端
D7：第七二极管
A7：第七阳极端
C7：第七阴极端
Z8：第八齐纳二极管
A8：第八阳极端
C8：第八阴极端
Z9：第九齐纳二极管
A9：第九阳极端
C9：第九阴极端
T1：第一晶体管
T2：第二晶体管
T3：第三晶体管
T4：第四晶体管
RC：电流控制电阻
DR：反向二极管
AR：反向阳极端
CR：反向阴极端
R2：第二电阻
R3：第三电阻
R4：第四电阻
R5：第五电阻
R6：第六电阻
R7：第七电阻
D10：第十二极管
A10：第十阳极端
C10：第十阴极端
Z11：第十一齐纳二极管
A11：第十一阳极端
C11：第十一阴极端
D12：第十二二极管
A12：第十二阳极端
C12：第十二阴极端
Z13：第十三齐纳二极管
A13：第十三阳极端
C13：第十三阴极端
D14：第十四二极管
A14：第十四阳极端
C14：第十四阴极端
VF14：第十四顺向导通电压
Z15第十五齐纳二极管
A15第十五阳极端
C15第十五阴极端
VF15第十五顺向导通电压
VON5：第五导通电压
Z16：第十六齐纳二极管
A16：第十六阳极端
C16：第十六阴极端
VR16：第十六逆向导通电压
Z17：第十七齐纳二极管
A17：第十七阳极端
C17：第十七阴极端
VR17：第十七逆向导通电压
Z18：第十八齐纳二极管
A18：第十八阳极端
C18：第十八阴极端
VF18：第十八顺向导通电压
D19：第十九二极管
A19：第十九阳极端
C19：第十九阴极端
VF19：第十九顺向导通电压
D20：第二十二极管
A20：第二十阳极端
C20：第二十阴极端
Z21：第二十一齐纳二极管
A21：第二十一阳极端
C21：第二十一阴极端
VF21：第二十一顺向导通电压
Z22：第二十二齐纳二极管
A22：第二十二阳极端
C22：第二十二阴极端
D23：第二十三二极管
A23：第二十三阳极端
C23：第二十三阴极端
VF23：第二十三顺向导通电压
Z24：第二十四齐纳二极管
A24：第二十四阳极端
C24：第二十四阴极端
VR24：第二十四逆向导通电压
D25：第二十五二极管
A25：第二十五阳极端
C25：第二十五阴极端
VF25：第二十五顺向导通电压
Z26：第二十六齐纳二极管
A26：第二十六阳极端
C26：第二十六阴极端
VF26：第二十六顺向导通电压
DRV1：上桥驱动电路
DRV2：下桥驱动电路
CB：升压电容
DB：升压二极管
VDD：供应电压
VIN：输入电压
VB：升压电压
L：电感
C：电容
RL：负载装置
SL：逻辑信号
具体实施方式
以下说明为本发明的实施例。其目的是要举例说明本发明一般性的原则，不应视为本发明的限制，本发明的范围当以权利要求所界定者为准。
能理解的是，虽然在此可使用用语“第一”、“第二”、“第三”等来叙述各种元件、组成成分、区域、层、及/或部分，这些元件、组成成分、区域、层、及/或部分不应被这些用语限定，且这些用语仅是用来区别不同的元件、组成成分、区域、层、及/或部分。因此，以下讨论的一第一元件、组成成分、区域、层、及/或部分可在不偏离本公开一些实施例的教示的情况下被称为一第二元件、组成成分、区域、层、及/或部分。
值得注意的是，以下所公开的内容可提供多个用以实践本发明的不同特点的实施例或范例。以下所述的特殊的元件范例与安排仅用以简单扼要地阐述本发明的构思，并非用以限定本发明的范围。此外，以下说明书可能在多个范例中重复使用相同的元件符号或文字。然而，重复使用的目的仅为了提供简化并清楚的说明，并非用以限定多个以下所讨论的实施例以及/或配置之间的关系。此外，以下说明书所述的一个特征连接至、耦接至以及/或形成于另一特征之上等的描述，实际可包含多个不同的实施例，包括该等特征直接接触，或者包含其它额外的特征形成于该等特征之间等等，使得该等特征并非直接接触。
图2显示根据本发明的一实施例所述的电力电路的方框图。如图2所示，电力电路200包括开关元件210以及栅极驱动电路220。根据本发明的一实施例，开关元件210对应至第一开关元件110A。根据本发明的一实施例，栅极驱动电路220对应至图1的上桥驱动电路DRV1，开关元件210对应图1的第一开关元件110A。
开关元件210根据驱动节点ND的驱动电压VD，产生自外部电压VEXT流至开关元件210的源极端S的功率电流IP。根据本发明的一实施例，开关元件210为硅晶体管。根据本发明的另一实施例，开关元件210为碳化硅晶体管。根据本发明的另一实施例，开关元件210为氮化镓晶体管。
栅极驱动电路220包括上桥晶体管221、下桥晶体管222以及电荷泵223。上桥晶体管221根据上桥节点NH的上桥电压VH，而将供应电压VDD供电至驱动节点ND。下桥晶体管222耦接于驱动节点ND以及低电压电平之间，用以根据控制信号SC而将驱动电压VD下拉至低电压电平。根据本发明的一实施例，上桥晶体管221以及下桥晶体管222为常闭型晶体管。根据本发明的一些实施例，低电压电平可为设计者所选择的任何电压。在此仅将低电压电平以接地端作为说明解释，并未以任何形式限定于此。
电荷泵223由供应电压VDD所供电。为了完全导通上桥晶体管221，电荷泵223用以产生超过供应电压VDD的上桥电压VH，使得上桥晶体管221的栅极端至源极端的跨压至少超过阈值电压，而将供应电压VDD提供至驱动节点ND。
图3显示根据本发明的另一实施例所述的电力电路的方框图。如图3所示，电力电路300包括开关元件310以及栅极驱动电路320。根据本发明的一实施例，开关元件310对应至第二开关元件110B。根据本发明的一实施例，栅极驱动电路320对应图1的下桥驱动电路DRV2，开关元件310对应图1的第二开关元件110B。
开关元件310根据触发信号ST，产生自开关元件310的漏极端D流至低电压电平的功率电流IP。根据本发明的一实施例，开关元件310为硅晶体管。根据本发明的另一实施例，开关元件310为碳化硅晶体管。根据本发明的另一实施例，开关元件310为氮化镓晶体管。
栅极驱动电路320根据控制信号SC而产生触发信号ST，其中栅极驱动电路320包括复数个反相器321-1～321-N。反相器321-1～321-N的每一者是由供应电压VDD所供电。根据本发明的一实施例，N为偶数，使得触发信号ST以及控制信号SC为同相位。
如上所述，图1的第一开关元件110A以及第二开关元件110B的每一者由复数晶体管所驱动，且由供应电压VDD所供电。特别是上桥驱动电路DRV1需要电荷泵产生升压电压VB，以利完全导通第一开关元件110A。换句话说，即使转换逻辑信号SL的电压电平，第一开关元件110A以及第二开关元件110B的每一者皆需要提升逻辑信号SL的电流驱动能力的驱动电路，这将造成电路面积的耗费、成本上升以及功率损耗。
图4显示根据本发明的另一实施例所述的电力电路的方框图。如图4所示，电力电路400包括开关元件410以及栅极驱动电路420。开关元件410根据驱动节点ND的驱动电压VD而产生自功率节点NP流至开关元件410的源极端S的功率电流IP，其中开关元件410的漏极端D耦接至功率节点NP。
栅极驱动电路420包括驱动开关421以及电压控制电路422。驱动开关421包括耦接至控制节点NC的栅极端、耦接至功率节点NP的漏极端以及耦接至驱动节点ND的源极端。电压控制电路422耦接于控制节点NC以及驱动节点ND之间。根据本发明的一实施例，当控制信号SC于控制节点NC产生正脉冲10时，电压控制电路422具有时间延迟地将正脉冲10提供至驱动节点ND。
具体而言，当控制信号SC于控制节点NC产生正脉冲10时，控制节点NC的正脉冲10自低电压电平上升至供应电压VDD。由于电压控制电路422具有时间延迟地将正脉冲10提供至驱动节点ND，一旦控制信号SC自低电压电平上升至供应电压，驱动电压VD在低电压电平维持一段时间。因此，驱动开关421因控制节点NC至驱动节点ND之间的电位差而导通。
当驱动开关421导通时，驱动开关421将驱动电压VD上拉至供应电压VDD，进而导通开关元件410。当驱动电压VD达到供应电压VDD时，驱动开关421关断，进而保护驱动节点ND远离功率节点NP的功率电压VP。根据本发明的一实施例，正脉冲10的供应电压VDD小于功率电压VP。根据本发明的一实施例，由于栅极驱动电路420利用功率电压VP而驱动开关元件410，而无需额外的供应电压对栅极驱动电路420进行供电，栅极驱动电路420为无需供应电压的自驱动电路。
根据本发明的一实施例，驱动开关421为硅元件。根据本发明的另一实施例，驱动开关421为碳化硅元件。根据本发明的另一实施例，驱动开关421为氮化镓元件。
根据本发明的一实施例，开关元件410对应图2的开关装置210，图2的栅极驱动电路220可由栅极驱动电路420所取代。很明显的，栅极驱动电路420无需占电路面积的电荷泵223。此外，栅极驱动电路420无需由供应电压VDD供电，使得功率损耗能够进一步降低。
根据本发明的另一实施例，开关元件410对应至图3的开关元件310，图3的栅极驱动电路320可由栅极驱动电路420所替代。很明显的，与栅极驱动电路320相比，栅极驱动电路420的电路面积能够大幅度降低。此外，栅极驱动电路420无需由供应电压VDD供电，使得功率损耗能够进一步降低。
图5显示根据本发明的一实施例所述的电压控制电路的方框图。如图5所示，电压控制电路422包括第一电阻R1。第一电阻R1耦接于控制节点NC以及驱动节点ND之间。
根据本发明的一实施例，当控制信号SC于控制节点NC产生正脉冲10时，第一电阻R1以及开关元件10的栅极端G的寄生电阻会产生延迟时间，使得驱动电压VD对正脉冲10的反应会慢于控制节点NC的反应。
根据本发明的另一实施例，当控制信号SC于控制节点NC产生负脉冲(即，自供应电压VDD下降至低电压电平)时，驱动节点ND经第一电阻R1而放电至低电压电平。
图6显示根据本发明的另一实施例所述的电压控制电路的方框图。如图6所示，电压控制电路422包括晶体管T。晶体管T包括耦接至控制节点NC的控制端、耦接至控制节点NC的第一端以及耦接至驱动节点ND的第二端。
根据本发明的一实施例，当控制信号SC于控制节点NC产生正脉冲10时，晶体管T导通使得晶体管T的导通电阻以及开关元件10的栅极端G的寄生电容产生延迟时间。因此，驱动电压VD对正脉冲10的反应会慢于控制节点NC的反应。
根据本发明的另一实施例，当控制信号SC于控制节点NC产生负脉冲(即，自供应电压VDD下降至低电压电平)时，驱动节点ND通过晶体管T的漏电电流而放电至低电压电平。
图7显示根据本发明的另一实施例所述的电压控制电路的方框图。如图7所示，电压控制电路422包括第一二极管D1。第一二极管D1包括第一阳极端A1以及第一阴极端C1，第一阳极端A1耦接至控制节点NC，第一阴极端C1耦接至驱动节点ND。
根据本发明的一实施例，当控制信号SC于控制节点NC产生正脉冲10时，第一二极管D1需要反应时间才能导通，使得驱动开关421因控制节点NC至驱动节点ND之间的电位差而导通。
根据本发明的另一实施例，当控制信号SC于控制节点NC产生负脉冲(即，自供应电压VDD下降至低电压电平)时，驱动节点ND经由第一二极管D1的逆向漏电流而放电至低电压电平。
图8显示根据本发明的另一实施例所述的电压控制电路的方框图。如图8所示，电压控制电路422包括双向导通元件BC。双向导通元件BC耦接于控制节点NC以及驱动节点ND之间。
根据本发明的一实施例，当控制信号SC于控制节点NC产生正脉冲10时，双向导通元件BC需要反应时间才会导通，使得驱动开关421因控制节点NC以及驱动节点ND之间的电位差而导通。
根据本发明的另一实施例，当控制信号SC于控制节点NC产生负脉冲(即，自供应电压VDD下降至低电压电平)时，驱动节点ND经双向导通元件BC而放电至低电压电平。
图9显示根据本发明的另一实施例所述的双向导通元件的方框图。如图9所示，双向导通元件BC包括第二齐纳二极管Z2。第二齐纳二极管Z2包括第二阳极端A2以及第二阴极端C2，第二阳极端A2耦接至控制节点NC，第二阴极端C2耦接至驱动节点ND。
根据本发明的一实施例，当控制信号SC于控制节点NC产生正脉冲10时，第二齐纳二极管Z2需要反应时间才能导通，使得驱动开关421因控制节点NC至驱动节点ND之间的电位差而导通。
根据本发明的另一实施例，当控制信号SC于控制节点NC产生负脉冲(即，自供应电压VDD下降至低电压电平)时，驱动节点ND经由第二齐纳二极管Z2而放电至低电压电平。
图10显示根据本发明的另一实施例所述的双向导通元件的方框图。如图10所示，双向导通元件BC包括第三齐纳二极管Z3。第三齐纳二极管Z3包括第三阳极端A3以及第三阴极端C3，第三阳极端A3耦接至驱动节点ND，第三阴极端C3耦接至控制节点NC。
根据本发明的一实施例，当控制信号SC于控制节点NC产生正脉冲10时，第三齐纳二极管Z3需要反应时间才能导通，使得驱动开关421因控制节点NC至驱动节点ND之间的电压差而导通。
根据本发明的另一实施例，当控制信号SC于控制节点NC产生负脉冲(即，自供应电压VDD下降至低电压电平)时，驱动节点ND通过第三齐纳二极管Z3而放电至低电压电平。
图11显示根据本发明的另一实施例所述的双向导通元件的方框图。如图11所示，双向导通元件BC包括第四齐纳二极管Z4以及第五齐纳二极管Z5。第四齐纳二极管Z4包括第四阳极端A4以及第四阴极端C4，其中第四阴极端C4耦接至控制节点NC。第五齐纳二极管Z5包括第五阳极端A5以及第五阴极端C5，其中第五阳极端A5耦接至第四阳极端A4，第五阴极端C5耦接至驱动节点ND。
根据本发明的一实施例，当控制信号SC于控制节点NC产生正脉冲10时，第四齐纳二极管Z4以及第五齐纳二极管Z5需要反应时间才能导通，使得驱动开关421因控制节点NC至驱动节点ND之间的电压差而导通。
根据本发明的另一实施例，当控制信号SC于控制节点NC产生负脉冲(即，自供应电压VDD下降至低电压电平)时，驱动节点ND经第四齐纳二极管Z4以及第五齐纳二极管Z5而放电至低电压电平。
图12显示根据本发明的另一实施例所述的双向导通元件的方框图。如图12所示，双向导通元件BC包括第六二极管D6以及第七二极管D7。第六二极管D6包括第六阳极端A6以及第六阴极端C6，第六阳极端A6耦接至控制节点NC，第六阴极端C6耦接至驱动节点ND。第七二极管D7包括第七阳极端A7以及第七阴极端C7，第七阳极端A7耦接至控制节点NC，第七阴极端C7耦接至驱动节点ND。
根据本发明的一实施例，当控制信号SC于控制节点NC产生正脉冲10时，第六二极管D6需要反应时间才能导通，使得驱动开关421因控制节点NC至驱动节点ND之间的电压差而导通。
根据本发明的另一实施例，当控制信号SC于控制节点NC产生负脉冲(即，自供应电压VDD下降至低电压电平)时，驱动节点ND经第七二极管D7而放电至低电压电平。
图13显示根据本发明的另一实施例所述的双向导通元件的方框图。如图13所示，双向导通元件BC包括第八齐纳二极管Z8以及第九二极管D9。第八齐纳二极管Z8包括第八阳极端A8以及第八阴极端C8，第八阳极端A8耦接至控制节点NC，第八阴极端C8耦接至驱动节点ND。第九齐纳二极管Z9包括第九阳极端A9以及第九阴极端C9，第九阳极端A9耦接至驱动节点ND，第九阴极端C9耦接至控制节点NC。
根据本发明的一实施例，当控制信号于控制节点NC产生正脉冲10时，第八齐纳二极管Z8需要反应时间才能导通，使得驱动开关421因控制节点NC至驱动节点ND之间的电压差而导通。
根据本发明的另一实施例，当控制信号SC于控制节点NC产生负脉冲(即，自供应电压VDD下降至低电压电平)时，驱动节点ND经第九齐纳二极管Z9而放电至低电压电平。
图14显示根据本发明的另一实施例所述的双向导通元件的方框图。如图14所示，双向导通元件BC包括第一晶体管T1、第二晶体管T2、第三晶体管T3、电流控制电阻RC以及反向二极管DR。第一晶体管T1、第二晶体管T2以及第三晶体管T3的每一者为耦接为二极管形式的晶体管，且作为二极管使用。
第一晶体管T1包括耦接至电流控制电阻RC的控制端、耦接至电流控制电阻RC的第一端以及第二端。第二晶体管T2包括耦接至第一晶体管T1的第二端的控制端、耦接至第一晶体管T1的第二端的第一端以及第二端。第三晶体管T3包括耦接至第二晶体管T2的第二端的控制端、耦接至第二晶体管的第二端的第一端以及耦接至驱动节点ND的第二端。根据本发明的其他实施例，第一晶体管T1、第二晶体管T2以及第三晶体管T3的任一者可由二极管所替代。
电流控制电阻RC耦接于控制节点NC以及第一晶体管T1之间，用以控制流经第一晶体管T1、第二晶体管T2以及第三晶体管T3的电流。反向二极管DR包括反向阳极端AR以及反向阴极端CR，反向阳极端AR耦接至驱动节点ND，反向阴极端CR耦接至控制节点NC。
图15显示根据本发明的另一实施例所述的电压控制电路的方框图。如图15所示，电压控制电路422包括第二电阻以及第一双向导通元件BC1。第二电阻R2耦接至驱动节点ND。第一双向导通元件BC1耦接于控制节点NC以及第二电阻R2之间。根据本发明的一些实施例，第一双向导通元件BC1可利用图9-13所示的双向导通元件BC所实现。
图16显示根据本发明的另一实施例所述的电压控制电路的方框图。如图16所示，电压控制电路422包括第三电阻R3以及第二双向导通元件BC2。第三电阻R3耦接于控制节点NC以及驱动节点ND之间。第二双向导通元件BC2耦接于控制节点NC以及驱动节点ND之间。根据本发明的一些实施例，第二双向导通元件BC2可利用图9-14所示的双向导通元件BC所实现。
图17显示根据本发明的另一实施例所述的电压控制电路的方框图。如图17所示，电压控制电路422包括第三双向导通元件BC3、第四电阻R4以及第四双向导通元件BC4。第三双向导通元件BC3耦接至控制节点NC，第四电阻R4耦接于第三双向导通元件BC3以及驱动节点ND之间，第四双向导通元件BC4耦接于第三双向导通元件BC3以及驱动节点ND之间。根据本发明的一些实施例，第三双向导通元件BC3以及第四双向导通元件BC4的任一者可由第9-14图所示的双向导通元件BC所实现。
图18显示根据本发明的另一实施例所述的电压控制电路的方框图。如图18所示，电压控制电路422包括第十二极管D10以及第十一齐纳二极管Z11。第十二极管D10包括第十阳极端A10以及第十阴极端C10，第十阳极端A10耦接至控制节点NC。第十一齐纳二极管Z11包括第十一阳极端A11以及第十一阴极端C11，第十一阳极端A11耦接至驱动节点ND，第十一阴极端C11耦接至第十阴极端C10。
根据本发明的一实施例，当控制信号SC于控制节点NC产生正脉冲10时，第十二极管D10以及第十一齐纳二极管Z11需要反应时间才能导通，使得驱动开关421因控制节点NC至驱动节点ND之间的电压差而导通。根据本发明的另一实施例，当控制信号SC于控制节点NC产生负脉冲(即，自供应电压VDD下降至低电压电平)时，驱动节点ND经由第十二极管D10以及第十一齐纳二极管Z11的漏电电流而放电至低电压电平。
图19显示根据本发明的另一实施例所述的电压控制电路的方框图。如图19所示，电压控制电路422包括第十二二极管D12以及第十三齐纳二极管Z13。第十二二极管D12包括第十二阳极端A12以及第十二阴极端C12，第十二阳极端A12耦接至控制节点NC。第十三齐纳二极管Z13包括第十三阳极端A13以及第十三阴极端C13，第十三阳极端A13耦接至第十二阴极端C13，第十三阴极端C13耦接至驱动节点ND。
根据本发明的一实施例，当控制信号SC于控制节点NC产生正脉冲10时，第十二二极管D12以及第十三齐纳二极管Z13需要反应时间才能导通，使得驱动开关421因控制节点NC至驱动节点ND之间的电压差而导通。根据本发明的另一实施例，当控制信号SC于控制节点NC产生负脉冲(即，自供应电压VDD下降至低电压电平)时，驱动节点ND经第十二二极管D12以及第十三齐纳二极管Z13的漏电电流而放电至低电压电平。
图20显示根据本发明的另一实施例所述的电力电路的方框图。如图20所示，电力电路2000包括开关元件2010以及栅极驱动电路2020。开关元件2010根据驱动节点ND的驱动电压VD，而产生自功率节点NP流至开关元件2010的源极端S的功率电流IP，其中开关元件2010的漏极端D耦接至功率节点NP。
栅极驱动电路2020包括驱动开关2021、第一电压控制电路2022以及第二电压控制电路2023。驱动开关2021包括耦接至控制节点NC的栅极端、耦接至功率节点NP的漏极端以及耦接至驱动节点ND的源极端。
第一电压驱动电路2022耦接于控制节点NC以及驱动节点ND之间。根据本发明的一实施例，当控制信号SC于控制节点NC产生正脉冲10时，第一电压控制电路2022具有时间延迟地将正脉冲10提供至驱动节点ND。根据本发明的一些实施例，第一电压控制电路2022可由第5-19图所示的电压控制电路422所实现，在此不再重复赘述。
第二电压控制电路2023耦接于驱动节点ND以及开关元件2010的源极端S之间，第二电压控制电路2023用以箝位开关元件2010的栅极端G至源极端S之间的跨压。
图21显示根据本发明的一实施例所述的第二电压控制电路的方框图。如图21所示，第二电压控制电路2023包括第四晶体管T4。第四晶体管T4包括耦接至驱动节点ND的控制端、耦接至驱动节点ND的第一端以及耦接至开关元件2010的源极端S。
根据本发明的一实施例，当开关元件2010的栅极端G至源极端S之间的跨压超过第四晶体管T4的阈值电压时，第四晶体管T4为导通，使得第四晶体管T4将开关元件2010的栅极端G至源极端S之间的跨压箝位于第四晶体管T4的阈值电压。
图22显示根据本发明的另一实施例所述的第二电压控制电路的方框图。如图22所示，第二电压控制电路2023包括第十四二极管D14。第十四二极管D14包括第十四阳极端A14以及第十四阴极端C14，第十四阳极A14端耦接至驱动节点ND，第十四阴极端C14耦接至开关元件2010的源极端S。
根据本发明的一实施例，当开关元件2010的栅极端G至源极端S的跨压超过第十四二极管D14的第十四顺向导通电压VF14时，开关元件2010的栅极端G至源极端S的跨压被箝位于第十四顺向导通电压VF14。
图23显示根据本发明的另一实施例所述的第二电压控制电路的方框图。如图23所示，第二电压控制电路2023包括第五双向导通元件BC5。第五双向导通元件BC5耦接于驱动节点ND以及开关元件2010的源极端S之间。
根据本发明的一实施例，当开关元件2010的栅极端G至源极端S的跨压超过第五双向导通元件BC5的第五导通电压VON5时，第五双向导通元件BC5为导通，使得开关元件2010的栅极端G至源极端S的跨压被箝位于第五导通电压VON5。
图24显示根据本发明的一实施例所述的第五双向导通元件的方框图。如图24所示，第五双向导通元件BC5包括第十五齐纳二极管Z15。第十五齐纳二极管Z15包括第十五阳极端A15以及第十五阴极端C15，第十五阳极端A15耦接至驱动节点ND，第十五阴极端C15耦接至开关元件2010的源极端S。
根据本发明的一实施例，当开关元件2010的栅极端G至源极端S之间的跨压超过第十五齐纳二极管Z15的第十五顺向导通电压VF15时，第十五齐纳二极管Z15为顺向偏压，使得开关元件2010的栅极端G至源极端S之间的跨压被箝位于第十五顺向导通电压VF15。
图25显示根据本发明的另一实施例所述的第五双向导通元件的方框图。如图25所示，第五双向导通元件BC5包括第十六齐纳二极管Z16。第十六齐纳二极管Z16包括第十六阳极端A16以及第十六阴极端C16，第十六阳极端A16耦接至开关元件2010的源极端S，第十六阴极端C16耦接至驱动节点ND。
根据本发明的一实施例，当开关元件2010的栅极端G至源极端S之间的跨压超过第十六齐纳二极管Z16的第十六逆向导通电压VR16时，第十六齐纳二极管Z16为逆向偏压，使得开关元件2010的栅极端G至源极端S之间的跨压被箝位于第十六逆向导通电压VR16。
图26显示根据本发明的另一实施例所述的第五双向导通元件的方框图。如图26所示，第五双向导通元件BC5包括第十七齐纳二极管Z17以及第十八齐纳二极管Z18。第十七齐纳二极管Z17包括第十七阳极端A17以及第十七阴极端C17，第十七阴极端C17耦接至驱动节点ND。第十八齐纳二极管Z18包括第十八阳极端A18以及第十八阴极端C18，第十八阳极端A18耦接至第十七阳极端A17，第十八阴极端C18耦接至开关元件2010的源极端S。
根据本发明的一实施例，当开关元件2010的栅极端G至源极端S之间的跨压超过第十七齐纳二极管Z17的第十七逆向导通电压VR17以及第十八齐纳二极管Z18的第十八顺向导通电压VF18的总和时，开关元件2010的栅极端G至源极端S之间的跨压被箝位于第十七齐纳二极管Z17的第十七逆向导通电压VR17以及第十八齐纳二极管Z18的第十八顺向导通电压VF18的总和。
图27显示根据本发明的另一实施例所述的第五双向导通元件的方框图。如图27所示，第五双向导通元件BC5包括第十九二极管D19以及第二十二极管D20。第十九二极管D19包括第十九阳极端A19以及第十九阴极端C19，第十九阳极端A19耦接至驱动节点ND，第十九阴极端C19耦接至开关元件2010的源极端S。第二十二极管D20包括第二十阳极端A20以及第二十阴极端C20，第二十阳极端A20耦接至开关元件2010的源极端S，第二十阴极端C20耦接至驱动节点ND。
根据本发明的一实施例，当开关元件2010的栅极端G至源极端S之间的跨压超过第十九二极管D19的第十九顺向导通电压VF19时，开关元件2010的栅极端G至源极端S的跨压被箝位于第十九二极管D19的第十九顺向导通电压VF19。
图28显示根据本发明的另一实施例所述的第五双向导通元件的方框图。如图28所示，第五双向导通元件BC5包括第二十一齐纳二极管Z21以及第二十二齐纳二极管Z22。第二十一齐纳二极管Z21包括第二十一阳极端A21以及第二十一阴极端C21，第二十一阳极端A21耦接至驱动节点NC，第二十一阴极端C21耦接至开关元件2010的源极端S。第二十二齐纳二极管Z22包括第二十二阳极端A22以及第二十二阴极端C22，第二十二阳极端A22耦接至开关元件2010的源极端S，第二十二阴极端C22耦接至驱动节点ND。
根据本发明的一实施例，当开关元件2010的栅极端G至源极端S之间的跨压超过第二十一齐纳二极管Z21的第二十一顺向导通电压VF21时，开关元件2010的栅极端G至源极端S的跨压将被箝位于第二十一齐纳二极管Z21的第二十一顺向导通电压VF21。
图29显示根据本发明的另一实施例所述的第二电压控制电路的方框图。如图29所示，第二电压控制电路2023包括第五电阻R5以及第六双向导通元件BC6。第五电阻R5耦接至开关元件2010的源极端S，第六双向导通元件BC6耦接于驱动节点ND以及第五电阻R5之间。根据本发明的一些实施例，第六双向导通元件BC6可由图21-28所示的第五双向导通元件BC5所实现。
图30显示根据本发明的另一实施例所述的第二电压控制电路的方框图。如图30所示，第二电压控制电路2023包括第六电阻R6以及第七双向导通元件BC7。第六电阻R6耦接于驱动节点ND以及开关元件2010的源极端S。第七双向导通元件BC7耦接于驱动节点ND以及开关元件2010的源极端S之间。根据本发明的一些实施例，第七双向导通元件BC7可由第21-28图的第五双向导通元件BC5所实现。
图31显示根据本发明的另一实施例所述的第二电压控制电路的方框图。如图31所示，第二电压控制电路2023包括第七双向导通元件BC7、第七电阻R7以及第八双向导通元件BC8。第七双向导通元件BC7耦接至驱动节点ND，第七电阻R7耦接于第七双向导通元件BC7以及开关元件2010的源极端S之间，第八双向导通元件BC8耦接于第七双向导通元件BC7以及开关元件2010的源极端S之间。根据本发明的一些时失利，第七双向导通元件BC7以及第八双向导通元件BC8的任一者可由图21-28所示的第五双向导通元件BC5所实现。
图32显示根据本发明的另一实施例所述的第二电压控制电路的方框图。如图32所示，第二电压控制电路2023包括第二十三二极管D23以及第二十四齐纳二极管Z24。第二十三二极管D23包括第二十三阳极端A23以及第二十三阴极端C23，第二十三阳极端A23耦接至驱动节点ND。第二十四齐纳二极管Z24包括第二十四阳极端A24以及第二十四阴极端C24，第二十四阳极端耦接至开关元件2010的源极端S，第二十四阴极端C24耦接至第二十三阴极端C23。
根据本发明的一实施例，当开关元件2010的栅极端G至源极端S之间的跨压超过第二十三二极管D23的第二十三顺向导通电压VF23以及第二十四时，开关元件2010的栅极端G至源极端S的跨压将被箝位于第二十三二极管D23的第二十三顺向导通电压VF23以及第二十四齐纳二极管Z24的第二十四逆向导通电压VR24。
图33显示根据本发明的另一实施例所述的第二电压控制电路的方框图。如图33所示，电压控制电路2023包括第二十五二极管D25以及第二十六齐纳二极管Z26。第二十五二极管D25包括第二十五阳极端A25以及第二十五阴极端C25，第二十五阳极端A25耦接至驱动节点ND。第二十六齐纳二极管Z26包括第二十六阳极端A26以及第二十六阴极端C26，第二十六阳极端A26耦接至第二十五阴极端C25，第二十六阴极端C26耦接至开关元件2010的源极端S。
根据本发明的一实施例，当开关元件2010的栅极端G至源极端S的跨压超过第二十五二极管D25的第二十五顺向导通电压VF25以及第二十六齐纳二极管Z26的第二十六顺向导通电压VF26的总和时，开关元件2010的栅极端G至源极端S的跨压被箝位于第二十五二极管D25的第二十五顺向导通电压VF25以及第二十六齐纳二极管Z26的第二十六顺向导通电压VF26的总和。
本发明在此提出自驱动的栅极驱动电路，自驱动栅极驱动电路无需供应电压供电，也无需使用许多的晶体管，使得大幅降低功率损耗并节省成本。
虽然本公开的实施例及其优点已公开如上，但应该了解的是，任何所属技术领域中技术人员，在不脱离本公开的构思和范围内，当可作变动、替代与润饰。此外，本公开的保护范围并未局限于说明书内所述特定实施例中的工艺、机器、制造、物质组成、装置、方法及步骤，任何所属技术领域中技术人员可从本公开一些实施例的公开内容中理解现行或未来所发展出的工艺、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本公开一些实施例使用。因此，本公开的保护范围包括上述工艺、机器、制造、物质组成、装置、方法及步骤。另外，每一权利要求构成个别的实施例，且本公开的保护范围也包括各个权利要求及实施例的组合。

Claims (26)

1.一种栅极驱动电路，用以导通以及关断一开关元件，其中上述开关元件包括一栅极端、一漏极端以及一源极端，上述栅极端耦接至一驱动节点，上述漏极端耦接至一功率节点，其中上述栅极驱动电路包括：
一驱动开关，包括耦接至一控制节点的栅极端、耦接至上述功率节点的漏极端以及耦接至上述驱动节点的源极端；以及
一电压控制电路，耦接于上述控制节点以及上述驱动节点之间，其中当一正脉冲产生于上述控制节点时，上述电压控制电路具有一延迟时间地将上述正脉冲提供至上述驱动节点。
2.如权利要求1所述的栅极驱动电路，其中当上述正脉冲产生于上述控制节点时，上述控制节点的电压自一低电压电平上升至一供应电压，使得驱动开关导通而将上述功率节点的一功率电压提供至上述驱动节点，进而导通上述开关元件。
3.如权利要求1所述的栅极驱动电路，其中当上述控制节点的电压达到上述供应电压时，上述驱动节点的一驱动电压依然在一低电压电平，使得上述驱动开关因上述控制节点至上述驱动节点的电压差而导通，进而导通上述开关元件。
4.如权利要求1所述的栅极驱动电路，其中上述开关元件为一硅元件、一碳化硅元件或一氮化镓元件。
5.如权利要求1所述的栅极驱动电路，其中上述驱动开关为一硅元件、一碳化硅元件或一氮化镓元件。
6.如权利要求1所述的栅极驱动电路，其中上述电压控制电路包括：
一第一电阻，耦接于上述控制节点以及上述驱动节点之间。
7.如权利要求1所述的栅极驱动电路，其中上述电压控制电路包括：
一晶体管，包括耦接至上述控制节点的控制端、耦接至上述控制节点的第一节点以及耦接至上述驱动节点的第二节点。
8.如权利要求1所述的栅极驱动电路，其中上述电压控制电路包括：
一第一二极管，包括一第一阳极端以及一第一阴极端，其中上述第一阳极端耦接至上述控制节点，上述第一阴极端耦接至上述驱动节点。
9.如权利要求1所述的栅极驱动电路，其中上述电压控制电路包括：
一第二齐纳二极管，包括一第二阳极端以及一第二阴极端，其中上述第二阳极端耦接至上述控制节点，上述第二阴极端耦接至上述驱动节点。
10.如权利要求1所述的栅极驱动电路，其中上述电压控制电路包括：
一第三齐纳二极管，包括一第三阳极端以及一第三阴极端，其中上述第三阳极端耦接至上述驱动节点，上述第三阴极端耦接至上述控制节点。
11.如权利要求1所述的栅极驱动电路，其中上述电压控制电路包括：
一第四齐纳二极管，包括一第四阳极端以及一第四阴极端，其中上述第四阴极端耦接至上述控制节点；以及
一第五齐纳二极管，包括一第五阳极端以及一第五阴极端，其中上述第五阳极端耦接至上述第四阳极端，上述第五阴极端耦接至上述驱动节点。
12.如权利要求1所述的栅极驱动电路，其中上述电压控制电路包括：
一第六齐纳二极管，包括一第六阳极端以及一第六阴极端，其中上述第六阳极端耦接至上述控制节点，上述第六阴极端耦接至上述驱动节点；以及
一第七齐纳二极管，包括一第七阳极端以及一第七阴极端，其中上述第七阳极端耦接至上述驱动节点，上述第七阴极端耦接至上述控制节点。
13.如权利要求1所述的栅极驱动电路，其中上述电压控制电路包括：
一第八齐纳二极管，包括一第八阳极端以及一第八阴极端，其中上述第八阳极端耦接至上述控制节点，上述第八阴极端耦接至上述驱动节点；以及
一第九齐纳二极管，包括一第九阳极端以及一第九阴极端，其中上述第九阳极端耦接至上述驱动节点，上述第九阴极端耦接至上述控制节点。
14.如权利要求1所述的栅极驱动电路，其中上述电压控制电路包括：
一电流控制电阻，耦接至上述控制节点；
一第一晶体管，包括耦接至上述电流控制电阻的控制端、耦接至上述电流控制电阻的第一端以及第二端；
一第二晶体管，包括耦接至上述第一晶体管的第二端的控制端、耦接至上述第一晶体管的第二端的第一端以及第二端；
一第三晶体管，包括耦接至上述第二晶体管的第二端的控制端、耦接至上述第二晶体管的第二端的第一端以及耦接至上述驱动节点的第二端；以及
一反向二极管，包括一反向阳极端以及一反向阴极端，其中上述反向阳极端耦接至上述驱动节点，上述反向阴极端耦接至上述控制节点。
15.如权利要求1所述的栅极驱动电路，其中上述电压控制电路包括：
一第十齐纳二极管，包括一第十阳极端以及一第十阴极端，其中上述第十阳极端耦接至上述控制节点；以及
一第十一齐纳二极管，包括一第十一阳极端以及一第十一阴极端，其中上述第十一阳极端耦接至上述驱动节点，上述第十一阴极端耦接至上述第十阴极端。
16.如权利要求1所述的栅极驱动电路，其中上述电压控制电路包括：
一第十二齐纳二极管，包括一第十二阳极端以及一第十二阴极端，其中上述第十二阳极端耦接至上述控制节点；以及
一第十三齐纳二极管，包括一第十三阳极端以及一第十三阴极端，其中上述第十三阳极端耦接至上述第十二阴极端，上述第十三阴极端耦接至上述驱动节点。
17.如权利要求1所述的栅极驱动电路，其中上述电压控制电路包括：
一第二电阻，耦接至上述驱动节点；以及
一第一双向导通元件，耦接于上述第二电阻以及上述控制节点之间。
18.如权利要求1所述的栅极驱动电路，其中上述电压控制电路包括：
一第三电阻，耦接至上述控制节点以及上述驱动节点之间；以及
一第二双向导通元件，耦接于上述控制节点以及上述驱动节点之间。
19.如权利要求1所述的栅极驱动电路，其中上述电压控制电路包括：
一第三双向导通元件，耦接至上述控制节点；
一第四电阻，耦接于上述第三双向导通元件以及上述驱动节点之间；以及
一第四双向导通元件，耦接于上述第三双向导通元件以及上述驱动节点之间。
20.如权利要求1所述的栅极驱动电路，其中上述电压控制电路包括：
一第二电压驱动电路，耦接于上述驱动节点以及上述开关元件的上述源极端之间，用以箝位上述开关元件的上述栅极端至上述源极端之间的跨压。
21.如权利要求20所述的栅极驱动电路，其中上述第二电压控制电路包括：
一第四晶体管，包括耦接至上述驱动节点的控制端、耦接至上述驱动节点的第一端以及耦接至上述开关元件的上述源极端的第二端。
22.如权利要求20所述的栅极驱动电路，其中上述第二电压控制电路包括：
一第十四二极管，包括一第十四阳极端以及一第十四阴极端，其中上述第十四阳极端耦接至上述驱动节点，上述第十四阴极端耦接至上述开关元件的上述源极端，其中上述开关元件的上述栅极端至上述源极端的跨压被箝位于上述第十四二极管的一第十四顺向导通电压。
23.如权利要求20所述的栅极驱动电路，其中上述第二电压控制电路包括：
一第十五齐纳二极管，包括一第十五阳极端以及一第十五阴极端，其中上述第十五阳极端耦接至上述驱动节点，上述第十五阴极端耦接至上述开关元件的上述源极端，其中上述开关元件的上述栅极端至上述源极端的跨压被箝位于上述第十五齐纳二极管的一第十五顺向导通电压。
24.一种电力电路，包括：
一开关元件，包括耦接至一驱动节点的栅极端、耦接至一功率节点的漏极端以及耦接至一低电压电平的源极端；以及
一栅极驱动电路，用以导通以及关断上述开关元件，其中上述栅极驱动电路包括：
一驱动开关，包括耦接至一控制节点的栅极端、耦接至上述功率节点的漏极端以及耦接至上述驱动节点的源极端；以及
一电压控制电路，耦接于上述控制节点以及上述驱动节点之间，其中当上述正脉冲产生于上述控制节点时，上述电压控制电路具有一时间延迟地将上述正脉冲提供至上述驱动节点。
25.如权利要求24所述的电力电路，其中当上述正脉冲产生于上述控制节点时，上述控制节点的电压自一低电压电平上升至一供应电压，使得上述驱动开关导通而将上述功率节点的一功率电压提供至上述驱动节点，进而导通上述开关元件。
26.如权利要求24所述的电力电路，其中当上述控制节点的电压达到上述供应电压时，上述驱动节点的一驱动电压依然在一低电压电平，使得上述驱动开关因上述控制节点至上述驱动节点的电压差而导通，进而导通上述开关元件。
CN202110088919.0A 2020-01-22 2021-01-22 栅极驱动电路以及电力电路 Pending CN113162592A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202062964381P 2020-01-22 2020-01-22
US62/964,381 2020-01-22

Publications (1)

Publication Number Publication Date
CN113162592A true CN113162592A (zh) 2021-07-23

Family

ID=76857308

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202110086851.2A Pending CN113241747A (zh) 2020-01-22 2021-01-22 过电流保护电路以及电力电路
CN202110087201.XA Active CN113162591B (zh) 2020-01-22 2021-01-22 栅极驱动电路
CN202110088919.0A Pending CN113162592A (zh) 2020-01-22 2021-01-22 栅极驱动电路以及电力电路

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN202110086851.2A Pending CN113241747A (zh) 2020-01-22 2021-01-22 过电流保护电路以及电力电路
CN202110087201.XA Active CN113162591B (zh) 2020-01-22 2021-01-22 栅极驱动电路

Country Status (3)

Country Link
US (3) US11463082B2 (zh)
CN (3) CN113241747A (zh)
TW (3) TWI771876B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11336279B2 (en) * 2017-07-14 2022-05-17 Cambridge Enterprise Limited Power semiconductor device with a series connection of two devices
GB2564482B (en) 2017-07-14 2021-02-10 Cambridge Entpr Ltd A power semiconductor device with a double gate structure
US11257811B2 (en) 2017-07-14 2022-02-22 Cambridge Enterprise Limited Power semiconductor device with an auxiliary gate structure
US11955478B2 (en) * 2019-05-07 2024-04-09 Cambridge Gan Devices Limited Power semiconductor device with an auxiliary gate structure
TWI802096B (zh) * 2021-11-23 2023-05-11 新唐科技股份有限公司 電晶體元件

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559452A (en) * 1994-04-13 1996-09-24 Fujitsu Limited N channel output driver with boosted gate voltage
US6366124B1 (en) * 2001-05-16 2002-04-02 Pericom Semiconductor Corp. BiDirectional active voltage translator with bootstrap switches for mixed-supply VLSI
US6614288B1 (en) * 1998-05-20 2003-09-02 Astec International Limited Adaptive drive circuit for zero-voltage and low-voltage switches
CN107592015A (zh) * 2016-07-06 2018-01-16 台达电子工业股份有限公司 波形转换电路以及栅极驱动电路
US20180097447A1 (en) * 2016-09-30 2018-04-05 Stmicroelectronics S.R.L. Driver for a power field-effect transistor with a programmable drive voltage, and related systems and methods
US20190036519A1 (en) * 2016-07-06 2019-01-31 Delta Electronics, Inc. Waveform conversion circuit for gate driver
CN109314457A (zh) * 2016-05-04 2019-02-05 香港科技大学 具有集成的栅极驱动器的功率器件
US20190058469A1 (en) * 2016-12-30 2019-02-21 Delta Electronics, Inc. Driving circuit of a power circuit

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02266712A (ja) * 1989-04-07 1990-10-31 Fuji Electric Co Ltd 半導体装置
JP3067687B2 (ja) * 1997-05-08 2000-07-17 富士電機株式会社 Ｉｇｂｔ駆動回路
US6717785B2 (en) * 2000-03-31 2004-04-06 Denso Corporation Semiconductor switching element driving circuit
US7991302B2 (en) * 2002-12-11 2011-08-02 Intel Corporation Method and apparatus for optical signaling
JP3748262B2 (ja) 2003-06-24 2006-02-22 ローム株式会社 スイッチング型直流−直流コンバータ
CN1797885A (zh) * 2004-12-24 2006-07-05 鸿富锦精密工业（深圳）有限公司 防止芯片误动作电路
TWI269264B (en) * 2005-12-30 2006-12-21 Richtek Technology Corp Power circuit of panel gate driving circuit of TFT LCD
US7893676B2 (en) * 2006-07-20 2011-02-22 Enpirion, Inc. Driver for switch and a method of driving the same
US7982444B2 (en) * 2007-12-10 2011-07-19 Infineon Technologies Ag Systems and methods for driving a transistor
JP2010051165A (ja) * 2008-07-24 2010-03-04 Panasonic Corp 半導体装置のゲート駆動回路及びそれを用いた電力変換装置
CN201311602Y (zh) * 2008-11-26 2009-09-16 深圳Tcl新技术有限公司 一种带温度控制功能的监视器
JP5571594B2 (ja) * 2011-01-27 2014-08-13 コーセル株式会社 スイッチング電源装置
JP2012227845A (ja) * 2011-04-21 2012-11-15 Shunzo Oshima 過電流保護電源装置
JP2013013044A (ja) * 2011-05-31 2013-01-17 Sanken Electric Co Ltd ゲートドライブ回路
JP5488550B2 (ja) * 2011-08-19 2014-05-14 株式会社安川電機 ゲート駆動回路および電力変換装置
US9046555B2 (en) * 2011-12-19 2015-06-02 Tyco Safety Products Canada Ltd. Latching over-current protection circuit and method
DE112013001123B4 (de) * 2012-02-24 2023-12-21 Mitsubishi Electric Corporation Leistungsschaltung
TWI439022B (zh) * 2012-03-07 2014-05-21 Holtek Semiconductor Inc 具電壓箝位功能的閘極驅動電路
CN102820764A (zh) 2012-09-11 2012-12-12 成都芯源系统有限公司 控制电路、开关变换器及其控制方法
CN202978247U (zh) * 2012-11-26 2013-06-05 富鼎先进电子股份有限公司 过电流保护电路
US9252674B2 (en) * 2012-11-26 2016-02-02 System General Corp. Transistor gate driver with charge pump circuit for offline power converters
US9268350B2 (en) * 2013-08-08 2016-02-23 Texas Instruments Incorporated Power management apparatus with rapid short response and full load recovery
US9479073B2 (en) * 2013-11-12 2016-10-25 Futurewei Technologies, Inc. Gate drive apparatus for resonant converters
JP6398411B2 (ja) * 2014-07-17 2018-10-03 富士電機株式会社 半導体装置および電力変換装置
CN105811759B (zh) * 2014-12-29 2019-04-02 登丰微电子股份有限公司 电源供应装置
US9755639B2 (en) * 2015-03-02 2017-09-05 Infineon Technologies Austria Ag Device and method for an electronic circuit having a driver and rectifier
US10826484B2 (en) * 2016-07-06 2020-11-03 Delta Electronics, Inc. Waveform conversion circuit for gate driver
US9906221B1 (en) * 2016-12-30 2018-02-27 Delta Electronics, Inc. Driving circuit of a power circuit
CN106849621B (zh) * 2017-01-03 2019-05-28 昂宝电子（上海）有限公司 一种实现栅极驱动电路的系统和方法
US10256813B2 (en) * 2017-04-26 2019-04-09 Qualcomm Incorporated Fast transient high-side gate driving circuit
CN114785094A (zh) * 2018-01-05 2022-07-22 台达电子工业股份有限公司 波形转换电路以及栅极驱动电路
TWI678605B (zh) * 2018-12-21 2019-12-01 宏碁股份有限公司 電源適配器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559452A (en) * 1994-04-13 1996-09-24 Fujitsu Limited N channel output driver with boosted gate voltage
US6614288B1 (en) * 1998-05-20 2003-09-02 Astec International Limited Adaptive drive circuit for zero-voltage and low-voltage switches
US6366124B1 (en) * 2001-05-16 2002-04-02 Pericom Semiconductor Corp. BiDirectional active voltage translator with bootstrap switches for mixed-supply VLSI
CN109314457A (zh) * 2016-05-04 2019-02-05 香港科技大学 具有集成的栅极驱动器的功率器件
CN107592015A (zh) * 2016-07-06 2018-01-16 台达电子工业股份有限公司 波形转换电路以及栅极驱动电路
US20190036519A1 (en) * 2016-07-06 2019-01-31 Delta Electronics, Inc. Waveform conversion circuit for gate driver
US20180097447A1 (en) * 2016-09-30 2018-04-05 Stmicroelectronics S.R.L. Driver for a power field-effect transistor with a programmable drive voltage, and related systems and methods
US20190058469A1 (en) * 2016-12-30 2019-02-21 Delta Electronics, Inc. Driving circuit of a power circuit

Also Published As

Publication number Publication date
US20210226621A1 (en) 2021-07-22
US20210226623A1 (en) 2021-07-22
TWI754524B (zh) 2022-02-01
US11456737B2 (en) 2022-09-27
CN113162591A (zh) 2021-07-23
US11463082B2 (en) 2022-10-04
TW202130083A (zh) 2021-08-01
US11356088B2 (en) 2022-06-07
TWI771876B (zh) 2022-07-21
US20210226443A1 (en) 2021-07-22
TW202130105A (zh) 2021-08-01
TW202130104A (zh) 2021-08-01
CN113241747A (zh) 2021-08-10
CN113162591B (zh) 2024-02-27
TWI754522B (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
CN113162592A (zh) 栅极驱动电路以及电力电路
KR102236287B1 (ko) GaN 트랜지스터 기반 파워 컨버터를 위한 부트스트랩 커패시터 과전압 관리 회로
US9356516B2 (en) Driving apparatus and electric power converter
US9397636B2 (en) System and method for driving transistors
EP2560282A1 (en) Gate drive circuit
KR101730636B1 (ko) 안정성이 향상된 양방향 비절연 dc-dc 컨버터
US20220321116A1 (en) Gate drive circuit of switching circuit
JP2007336694A (ja) 絶縁ゲート型半導体素子の駆動回路
CN112567612A (zh) 开关元件的驱动电路和开关电路
JP2018074666A (ja) 電力変換装置
US8199540B2 (en) High voltage gain power converter
JP2007306708A (ja) ゲート駆動回路
JP2022111661A (ja) 逆接続保護回路
US10784795B1 (en) Conversion circuit
JP3900178B2 (ja) レベルシフト回路
WO2007046471A1 (ja) 突入電流低減回路および電気機器
KR100990017B1 (ko) 구동 회로를 위한 전원 공급 장치를 구비한 동작 회로
JP6758486B2 (ja) 半導体素子の駆動装置および電力変換装置
US11190107B2 (en) Auxiliary power supply circuit, power supply apparatus, and power supply circuit
WO2016143023A1 (ja) ゲートドライブ回路、インバータ回路、及びモータ制御装置
CN111969989A (zh) 波形转换电路以及栅极驱动电路
JPH08223935A (ja) 電源装置
JP2013055549A (ja) ブートストラップ回路、半導体装置
CN219611613U (zh) 一种开关管整流电路
EP4014698B1 (en) Mosfet circuit, for example for use in a tapped linear driver, and surge protection method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20221117

Address after: No. 252, Shanying Road, Guishan District, Taoyuan City, Taiwan, China, China (6/F)

Applicant after: Anchorage Semiconductor Co.,Ltd.

Address before: taoyuan city

Applicant before: DELTA ELECTRONICS, Inc.