JP2022111661A - 逆接続保護回路 - Google Patents

Abstract

【課題】逆接続保護素子のオフ時に負サージ電圧が印加されたときに必要な負耐圧を低減する逆接続保護回路を提供する。【解決手段】逆接続保護回路５０１の昇圧回路５３は、バッテリ電圧を昇圧した昇圧電圧Ｖｂｏｏｓｔを生成し、ＮチャネルＭＯＳＦＥＴで構成された逆接続保護素子５１のドレイン端子５１ｄ及びゲート端子５１ｇに電圧を供給する。負サージ電圧が発生したとき低電位側から高電位側に向かって逆接続保護素子５１のドレイン端子５１ｄに至る負サージ電流経路が、インバータ３２の寄生ダイオード３４、３６により形成される。ゲート電圧調整回路６０は、逆接続保護素子５１のオフ時に負サージ電圧が印加されていないとき、ゲートソース間電圧がオン閾値未満となり、逆接続保護素子５１のオフ時に負サージ電圧が印加されたとき、ソース電圧の低下によりゲートソース間電圧がオン閾値以上となるように、逆接続保護素子５１のゲート電圧を調整する。【選択図】図１

Description

本発明は、逆接続保護回路に関する。

従来、負荷側回路に対して電源が逆接続された場合に負荷側回路に電流が流れることを防ぐ逆接続保護素子を備えた逆接続保護回路が知られている。例えば特許文献１には、逆接続保護素子と直列に電路開閉素子が設けられていない構成において、逆接続保護素子の負荷側端子に昇圧電圧を供給し、負荷側端子の電圧に基づいて逆接続保護素子の故障を検出する技術が開示されている。

また特許文献２には、逆接続保護素子と直列に電路開閉素子が設けられた構成において、チャージ手段により回路に電圧をチャージしたときの電路開閉素子と逆接続保護素子との間の電圧に基づいて逆接続保護素子の故障を検出する技術が開示されている。

特開２０１９－５４５００号公報 特開２０１２－１３９０２１号公報

特許文献１の逆接続保護素子がＮチャネルＭＯＳＦＥＴである構成において、故障検出のため逆接続保護素子をオフしている時に外乱等による負サージ電圧が発生する状況を想定する。このとき、負サージ電圧によって回路が破壊しないために－６０Ｖ程度の負耐圧が必要になる。特許文献２の逆接続保護素子がＮチャネルＭＯＳＦＥＴである構成においても同様の問題がある。

本発明はこのような点に鑑みて創作されたものであり、その目的は、逆接続保護素子のオフ時に負サージ電圧が印加されたときに必要な負耐圧を低減する逆接続保護回路を提供することにある。

本発明は、電気負荷（３１）と、電気負荷を駆動する負荷駆動回路（３２）とを含む負荷側回路（３）に対して、電源（２）が逆接続された場合に負荷側回路を保護するように構成された逆接続保護回路である。

本発明の第１の態様の逆接続保護回路（５０１、５０２、５０３）は、逆接続保護素子（５１）と、昇圧回路（５３）と、ゲート電圧調整回路（６０）とを備える。

逆接続保護素子は、ＮチャネルＦＥＴで構成され、ソース端子（５１ｓ）が電源に接続され、ドレイン端子（５１ｄ）が負荷駆動回路に接続され、ソース端子側からドレイン端子側への電流を導通する寄生ダイオード（５２）を有する。逆接続保護素子は、ゲート端子（５１ｇ）とソース端子との間の電圧であるゲートソース間電圧がオン閾値（Ｖｔｈ）以上になったときオンする。

昇圧回路は、電源の電圧を昇圧した昇圧電圧（Ｖｂｏｏｓｔ）を生成し、逆接続保護素子のドレイン端子及びゲート端子に電圧を供給する。ゲート電圧調整回路は、昇圧回路と逆接続保護素子のゲート端子との間に設けられ、逆接続保護素子のゲート端子に入力されるゲート電圧を調整する。

負サージ電圧が発生したとき低電位側から高電位側に向かって逆接続保護素子のドレイン端子に至る負サージ電流経路が、負荷駆動回路又は他の回路の導通素子（３４、３６、５９）により形成される。

ゲート電圧調整回路は、逆接続保護素子のオフ時に負サージ電圧が印加されていないとき、ゲートソース間電圧がオン閾値未満となり、逆接続保護素子のオフ時に負サージ電圧が印加されたとき、ソース電圧の低下によりゲートソース間電圧がオン閾値以上となるように、逆接続保護素子のゲート電圧を調整する。

本発明の第２の態様の逆接続保護回路（５０４）は、逆接続保護素子（５１）と、電路開閉素子（４１）と、昇圧回路（５３）と、ゲート電圧調整回路（６０）と、ソース電圧検出部（５８）と、ソース電圧調整回路（４０）とを備える。

逆接続保護素子は、ＮチャネルＦＥＴで構成され、ドレイン端子（５１ｄ）が負荷駆動回路に接続され、ソース端子（５１ｓ）側からドレイン端子側への電流を導通する寄生ダイオード（５２）を有し、ゲート端子（５１ｇ）とソース端子との間の電圧であるゲートソース間電圧がオン閾値以上になったときオンする。

電路開閉素子は、ＮチャネルＦＥＴで構成され、ドレイン端子（４１ｄ）が電源に接続され、ソース端子（４１ｓ）が逆接続保護素子のソース端子に接続され、ソース端子側からドレイン端子側への電流を導通する寄生ダイオード（４２）を有し、ゲート端子（４１ｇ）とソース端子との間の電圧であるゲートソース間電圧がオン閾値以上になったときオンする。

昇圧回路は、電源の電圧を昇圧した昇圧電圧（Ｖｂｏｏｓｔ）を生成し、逆接続保護素子のゲート端子及び電路開閉素子のゲート端子に電圧を供給する。ゲート電圧調整回路は、昇圧回路と逆接続保護素子のゲート端子との間に設けられ、逆接続保護素子のゲート端子に入力されるゲート電圧を調整する。ソース電圧検出部は、逆接続保護素子のソース端子と電路開閉素子のソース端子との間において逆接続保護素子のソース電圧を検出する。ソース電圧調整回路は、逆接続保護素子のソース電圧を調整する。

負サージ電圧が発生したとき低電位側から高電位側に向かって逆接続保護素子のドレイン端子に至る負サージ電流経路が、負荷駆動回路又は他の回路の導通素子（３４、３６、５９）により形成される。

ゲート電圧調整回路及びソース電圧調整回路は、電路開閉素子及び逆接続保護素子のオフ時に負サージ電圧が印加されていないとき、ゲートソース間電圧がオン閾値未満となり、電路開閉素子及び逆接続保護素子のオフ時に負サージ電圧が印加されたとき、ソース電圧の低下によりゲートソース間電圧がオン閾値以上となるように、逆接続保護素子のゲート電圧及びソース電圧を調整する。

本発明の逆接続保護回路は、故障検出のため逆接続保護素子をオフしている時に負サージ電圧が発生しても、自動的に逆接続保護素子がオンするように構成されている。したがって、負サージ電流経路形成部を経由して低電位側から高電位側へ負サージ電流が抜け、回路には大きな負電圧が印加されない。例えば負荷駆動回路を構成する上下アームスイッチング素子の寄生ダイオード又は還流ダイオードが負サージ電流経路形成部として機能する場合、負サージ電圧に耐えるための負耐圧は－２Ｖ程度となる。よって、負サージ電圧に対して必要な負耐圧を低減することができる。

第１実施形態による逆接続保護回路の回路図。 比較例の逆接続保護回路の回路図。 第１実施形態による逆接続保護回路の動作を説明するタイムチャート。 第２実施形態による逆接続保護回路の回路図。 第３実施形態による逆接続保護回路の回路図。 第４実施形態による逆接続保護回路の回路図。

以下、本発明の逆接続保護回路の複数の実施形態を、図面に基づいて説明する。各実施形態の逆接続保護回路は、「電気負荷」としてのモータと、モータを駆動する「負荷駆動回路」としてのインバータを含む負荷側回路に対して、「電源」としてのバッテリが逆接続された場合にインバータを保護するように構成されている。また、各実施形態の逆接続保護回路は、少なくとも逆接続保護素子をオフした状態で逆接続保護素子の故障を検出する。

本発明の第１の態様に対応する第１～第３実施形態では、特許文献１（特開２０１９－５４５００号公報）の回路構成と同様に、逆接続保護素子の他に電路開閉素子が設けられていない。一方、本発明の第２の態様に対応する第４実施形態では、特許文献２（特開２０１２－１３９０２１号公報）の回路構成と同様に、逆接続保護素子の電源側に電路開閉素子が直列接続されている。逆接続保護素子及び電路開閉素子は、ＮチャネルＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）で構成されている。

（第１実施形態）
図１に～図３を参照し、第１実施形態の逆接続保護回路５０１について、比較例と対比しつつ説明する。第１～第４実施形態の逆接続保護回路の符号は、「５０」に続く３桁目に実施形態の番号を付す。図１に第１実施形態の回路構成を示し、図２に、特許文献１の図１に基づく比較例の逆接続保護回路５の回路構成を示す。図２では一部の符号を除き、特許文献１の符号を援用する。第１実施形態の構成要素のうち比較例の構成要素と実質的に同一又は類似するものについては基本的に同じ符号を用い、比較例が有していない構成要素に新たな符号を追加する。電圧に関する記号Ｖｇ、Ｖｓ、Ｖｔｈ、Ｖｂ等は図３に記載される。

特許文献１では「逆接続保護素子５１」と「寄生ダイオード５２」とを独立した二つの要素として扱っているが、本明細書ではＭＯＳＦＥＴの構造を考慮し、「逆接続保護素子５１」が「寄生ダイオード５２」を一体不可分に含むものとして扱う。また、逆接続保護素子５１のソース端子、ドレイン端子、ゲート端子の符号について、特許文献１における符号５１ａ、５１ｂ、５１ｃを、それぞれ、５１ｓ、５１ｄ、５１ｇに変更する。

図１に示す負荷システムにおいて、逆接続保護回路５０１は、「電源」としてのバッテリ２と負荷側回路３との間に設けられている。負荷側回路３は、「電気負荷」としてのモータ３１と、「電気負荷を駆動する負荷駆動回路」としてのインバータ３２とを含む。特許文献１の従来技術に準じ、本実施形態の負荷システムは、車両の電動パーキングブレーキ用のモータ３１を駆動するシステムである。モータ３１は、簡易的に一相の巻線のみを破線で図示する。

バッテリ２は、例えば１２Ｖ程度の電圧を有する車載用バッテリである。バッテリ２が順接続、すなわち正規の向きに接続されたとき、正極は逆接続保護回路５０１を介して負荷側回路３に接続され、負極は接地される。図中、バッテリ２の正極と逆接続保護回路５０１との間の配線、及び、バッテリ２の負極とグランドとの間の配線上に、バッテリ抵抗Ｒｂｔ及び配線抵抗Ｒｗを等価的に図示する。なお、図２のバッテリ２及び配線の図示に関し、図１の記載を流用する。

インバータ３２は、直列接続された上アームスイッチング素子３３及び下アームスイッチング素子３５からなる一対以上の素子対を含む。図１以下の回路構成図には一対の素子対３３、３５のみを示し、他の素子対の図示を省略する。例えばモータ３１が三相モータの場合、三対の素子対が並列接続される。なお、特許文献１で言及されているインバータの制御回路は自明であるため省略する。また、図２の負荷側回路３の図示に関し、図１の記載を流用する。

図１に示す上アームスイッチング素子３３及び下アームスイッチング素子３５はＭＯＳＦＥＴで構成されており、それぞれ、低電位側から高電位側への電流を導通する寄生ダイオード３４、３６を有している。インバータ３２の導通素子である寄生ダイオード３４、３６は、後述のように、負サージ電圧が発生したとき負サージ電流経路を形成する。ここで、低電位側から高電位側へ負電圧が印加されたときの寄生ダイオード一つ当たりの電圧降下をＶｆと記す。寄生ダイオード一つ当たりの電圧降下Ｖｆは、例えば約１Ｖである。

図１の構成例では、下アームスイッチング素子３５のグランド側に電流を検出するシャント抵抗３７が設けられている。ただし、シャント抵抗３７は上アームスイッチング素子３３の高電位側やモータ３１の各相電流経路に設けられてもよい。また、インバータ３２のバッテリ２側にコンデンサ３８が設けられている。コンデンサ３８は、例えばバッテリ２の電源ノイズやインバータ３２のスイッチングノイズを平滑化する。

続いて第１実施形態の逆接続保護回路５０１の構成を説明する。逆接続保護回路５０１は、逆接続保護素子５１、昇圧回路５３、ドレイン電圧検出部５６、及びゲート電圧調整回路６０等を備える。その他、破線で示す判定部５７、ソース電圧検出部５８、負サージ電流経路形成用ダイオード５９は、参考的に図示された要素、又はオプション要素に相当する。

逆接続保護素子５１はＮチャネルＭＯＳＦＥＴで構成されている。逆接続保護素子５１のソース端子５１ｓはバッテリ２に接続され、ドレイン端子５１ｄはインバータ３２の上アームスイッチング素子３３に接続されている。逆接続保護素子５１の寄生ダイオード５２は、ソース端子５１側からドレイン端子５１ｄ側への電流を導通する。図１の回路構成では、寄生ダイオード５２は、インバータ３２側からバッテリ２側への導通を遮断する。したがって、バッテリ２が逆接続されたとき、逆接続保護素子５１がオフしていればインバータ３２に電流が流れず、インバータ３２が保護される。

逆接続保護素子５１のゲート端子５１ｇには、昇圧回路５３から抵抗Ｒ０を介して電圧が供給される。逆接続保護素子５１は、ゲート端子５１ｇとソース端子５１ｓとの間の電圧であるゲートソース間電圧がオン閾値Ｖｔｈ以上になったときオンする。オン閾値Ｖｔｈは正の電圧であり、ソース電圧Ｖｓがバッテリ電圧Ｖｂと同等である場合、ゲート電圧Ｖｇはバッテリ電圧Ｖｂとオン閾値Ｖｔｈとの和以上である（Ｖｇ≧Ｖｂ＋Ｖｔｈ）ことが必要である。よって、ＮチャネルＭＯＳＦＥＴの逆接続保護素子５１を駆動するためにバッテリ電圧Ｖｂを昇圧する必要がある。

昇圧回路５３は、チャージポンプ回路やブートストラップ回路等により構成され、バッテリ電圧Ｖｂを昇圧した昇圧電圧Ｖｂｏｏｓｔを生成する。バッテリ２の正極と昇圧回路５３との間に設けられたダイオード２１は、昇圧回路５３からバッテリ２側への電流の逆流を防ぐ。また、昇圧回路５３のグランド側には、グランドから昇圧回路５３への電圧入力を遮断するダイオード２３が設けられている。これにより、バッテリ２の逆接続時には昇圧回路５３が動作せず、よって後述の通り、逆接続保護素子５１がオンしない。

さらに昇圧回路５３の入力側には外付コンデンサ２２が接続されている。ここで、チャージポンプ回路やブートストラップ回路では昇圧回路５３の内部にコンデンサを有している。その内部コンデンサとの区別のため、昇圧回路５３の入力側に接続されたコンデンサを外付コンデンサ２２と称する。なお、特許文献１に依拠する図２には、ダイオード２１、２３や外付コンデンサ２２は明示されていない。

昇圧回路５３の出力側は、抵抗素子５４を介して逆接続保護素子５１のドレイン端子５１ｄに接続されている。したがって、昇圧回路５３は、逆接続保護素子５１のドレイン端子５１ｄに電圧を供給する。ドレイン電圧検出部（図中「Ｖｄ検出部」）５６は、ＡＤモニタ回路で構成され、ドレイン電圧を検出する。この構成により、逆接続保護素子５１のオン時とオフ時とにおけるドレイン電圧の差が大きくなるため、逆接続保護素子５１のオープン故障及びショート故障の故障検出に有利となる。この点は、図２の比較例と同様である。

比較例ではさらに、ドレイン電圧検出部５６が検出したドレイン電圧に基づいて故障の有無を判定する判定部５７が明示されている。本実施形態では故障検出の判定部が存在することは自明であるとみなし、参考として判定部５７を破線で図示する。また、特許文献１の図３に示されるように、逆接続保護素子５１のソース電圧Ｖｓを検出するソース電圧検出部（図中「Ｖｓ検出部」）５８が、例えばモニタ回路により設けられてもよい。ソース電圧検出部５８については第１実施形態の効果や第２実施形態の説明で後述する。

また比較例では、昇圧回路５３が出力した昇圧電圧Ｖｂｏｏｓｔが駆動回路５５を介して逆接続保護素子５１のゲート端子５１ｇに入力される。比較例の駆動回路５５は逆接続保護素子５１をオンさせるための回路であり、逆接続保護素子５１をオンさせる時にゲートソース間電圧がオン閾値Ｖｔｈ以上となりさえすればよい。つまり、比較例の逆接続保護回路５はゲート電圧Ｖｇを調整する機能を持たない。

それに対し第１実施形態の逆接続保護回路５０１では、昇圧回路５３と逆接続保護素子５１のゲート端子５１ｇとの間にゲート電圧調整回路６０が設けられている。ゲート電圧調整回路６０は、抵抗Ｒ０、Ｒ１、ゲート電圧調整スイッチＴｒ１及び調整スイッチ駆動回路６５を含む。抵抗Ｒ０、Ｒ１は、抵抗素子の符号であるとともに、抵抗素子の抵抗値を表す。ゲート電圧調整回路６０は、逆接続保護素子５１のゲート端子５１ｇに入力されるゲート電圧Ｖｇを調整する。

昇圧回路５３の出力端子５３ｏは、逆接続保護素子５１のドレイン端子５１ｄに接続されている他に、抵抗Ｒ０を介して逆接続保護素子５１のゲート端子５１ｇにも接続されている。つまり、昇圧回路５３は、逆接続保護素子５１のゲート端子５１ｇにも電圧を供給する。また、抵抗Ｒ０のゲート端子５１ｇ側端部とグランドとの間に、抵抗Ｒ１及びゲート電圧調整スイッチＴｒ１が直列接続されている。言い換えれば、ゲート端子５１ｇは、昇圧回路５３の出力端子５３ｏとグランドとの間に接続された二つの抵抗Ｒ０、Ｒ１間の分圧点Ｎ１に接続されている。

ゲート電圧調整スイッチＴｒ１は、例えばＮＰＮ型のトランジスタで構成されており、コレクタ端子（Ｃ）が抵抗Ｒ１に接続され、エミッタ端子（Ｅ）が接地されている。ゲート電圧調整スイッチＴｒ１は、逆接続保護素子５１をオンするとき分圧点Ｎ１とグランドとの間の経路を遮断し、逆接続保護素子５１をオフするとき分圧点Ｎ１とグランドとの間の経路を接続する。調整スイッチ駆動回路６５は、ゲート電圧調整スイッチＴｒ１のベース端子（Ｂ）の電圧を操作してゲート電圧調整スイッチＴｒ１のオンオフを切り替える。

ゲート電圧調整スイッチＴｒ１がオフの時、昇圧回路５３が生成した昇圧電圧Ｖｂｏｏｓｔは、抵抗Ｒ０を介してゲート端子５１ｇに供給される。この時、ゲート端子５１ｇに流れる電流をＩｇとすると、ゲート電圧Ｖｇは、式（１）で表される。この時、ゲートソース間電圧はオン閾値Ｖｔｈを上回り、逆接続保護素子５１がオンする。逆接続保護素子５１のオン状態で、例えば逆接続保護素子５１のオープン故障検出が実施される。
Ｖｇ＝Ｖｂｏｏｓｔ－Ｒ０×Ｉｇ ・・・（１）

ゲート電圧調整スイッチＴｒ１がオンの時、ゲート電圧Ｖｇは、式（２）で表される。このゲート電圧Ｖｇがバッテリ電圧Ｖｂ以下（すなわち、Ｖｇ≦Ｖｂ）となるように抵抗値Ｒ０、Ｒ１が設定されている。要するに、昇圧回路５３がバッテリ電圧ｂｔから昇圧した電圧Ｖｂｏｏｓｔが再びバッテリ電圧ｂｔ以下に降圧される。
Ｖｇ＝｛Ｒ１／（Ｒ０＋Ｒ１）｝×Ｖｂｏｏｓｔ ・・・（２）

ソース電圧Ｖｓがバッテリ電圧Ｖｔに等しいとき、ゲートソース間電圧（Ｖｇ－Ｖｓ）は０以下であり、正の値であるオン閾値Ｖｔｈよりも小さい。したがって、ゲート電圧調整スイッチＴｒ１がオンの時、逆接続保護素子５１はオフする。逆接続保護素子５１のオフ状態で、例えば逆接続保護素子５１のショート故障検出が実施される。

ところで、故障検出のため逆接続保護素子５１をオフしている時に外乱等による負サージ電圧が発生する状況を想定する。特許文献１の従来技術に依拠する比較例では、逆接続保護素子５１はオフしたままである。そのため、負サージ電圧によって回路が破壊しないために－６０Ｖ程度の負耐圧が必要になる。この課題に対し本実施形態では、負サージ電圧が発生したとき、負サージ電流が低電位側から高電位側へ抜ける構成とすることで、負耐圧の低減を図る。

本実施形態では、まず、負サージ電圧が発生したとき低電位側から高電位側に向かって逆接続保護素子５１のドレイン端子５１ｄに至る負サージ電流経路が、負荷駆動回路３２又は他の回路の導通素子により形成される。図１の構成例では、インバータ３２の上下アームスイッチング素子３３、３５の寄生ダイオード３４、３６により負サージ電流経路が形成される。また、負荷駆動回路３に負サージ電流経路を形成する導通素子が無い場合、「他の回路の導通素子」として、破線で示すダイオード５９が設けられてもよい。ダイオード５９のアノードは接地され、カソードは逆接続保護素子５１のドレイン端子５１ｄに接続されている。

その前提の上で、ゲート電圧調整回路６０は、逆接続保護素子５１のオフ時に負サージ電圧が印加されていないとき、ゲートソース間電圧がオン閾値Ｖｔｈ未満となり、逆接続保護素子５１のオフ時に負サージ電圧が印加されたとき、ソース電圧Ｖｓの低下によりゲートソース間電圧がオン閾値Ｖｔｈ以上となるように、逆接続保護素子５１のゲート電圧Ｖｇを調整する。

次に図３のタイムチャートを参照し、第１実施形態の逆接続保護回路５の動作について説明する。タイムチャートの縦軸には上から順に、逆接続保護回路５に印加される電源電圧、逆接続保護素子５１のソース電圧Ｖｓ、昇圧電圧Ｖｂｏｏｓｔ、逆接続保護素子５１のゲート電圧Ｖｇ、ゲートソース間電圧（Ｖｇ－Ｖｓ）、及び逆接続保護素子５１の状態を示す。電源電圧は、逆接続保護素子５１のソース端子５１ｓに印加されるとともに昇圧回路５３に入力される。ソース電圧Ｖｓは、電源電圧と同じ値となる。

バッテリ２が順接続されており、負サージ電圧が印加されていない時を正常時という。初期ｔ０には逆接続保護素子５１の故障検出のため、正常時に逆接続保護素子５１がオフされている。つまり、初期ｔ０には電源電圧としてバッテリ電圧Ｖｂが印加され、昇圧回路５３が動作している。

この時、昇圧電圧Ｖｂｏｏｓｔはバッテリ電圧Ｖｂより高い。しかし、ゲート電圧調整スイッチＴｒ１がオンしているため、逆接続保護素子５１のゲート端子５１ｇに供給されるゲート電圧Ｖｇはバッテリ電圧Ｖｂより低くなる。そして、ゲートソース間電圧がオン閾値Ｖｔｈより小さいため、逆接続保護素子５１はオフしている。言い換えれば、ゲートソース間電圧がオン閾値Ｖｔｈより小さくなるようにゲート電圧調整回路６０の抵抗値Ｒ０、Ｒ１が設定されている。

続いて時刻ｔ１に負サージ電圧が発生し、時刻ｔ２に負サージ電圧が収束する。電源電圧は、時刻ｔ１からｔ２までの間、グランド電圧（図中及び以下、「ＧＮＤ電圧」）を下回り、時刻ｔ２以後、ＧＮＤ電圧になる。時刻ｔ１に電源電圧と共にソース電圧Ｖｓが低下することにより、ゲートソース間電圧がオン閾値Ｖｔｈを上回り、逆接続保護素子５１がオンする。

すると、インバータ３２の下アームスイッチング素子３５の寄生ダイオード３６、上アームスイッチング素子３３の寄生ダイオード３４、ドレイン端子５１ｄを通って、負サージ電流がソース端子５１ｓに流れる。このときソース電圧Ｖｓは、二つの寄生ダイオード３４、３６の電圧降下に相当する「－２Ｖｆ」になる。つまり、逆接続保護素子５１がオンしている間、ソース電圧Ｖｓは－２Ｖｆにクランプされる。この「－２Ｖｆ」をクランプ電圧と記す。

また、時刻ｔ１に電源電圧が低下すると、昇圧回路５３の入力側に接続された外付コンデンサ２２や昇圧回路５３の内部のコンデンサに蓄えられた電荷が放電されるため、昇圧電圧Ｖｂｏｏｓｔは徐々に低下する。それに比例してゲート電圧Ｖｇが徐々に低下する。実際には一次遅れ曲線に従って低下すると考えられるが、図では簡易的に低下を直線で表す。また、ゲート電圧Ｖｇの低下に伴ってゲートソース間電圧が低下し、オン閾値Ｖｔｈに対する余裕が次第に小さくなる。

ただし、少なくとも負サージ電圧が収束する時刻ｔ２まで、ゲートソース間電圧がオン閾値Ｖｔｈ以上である状態が維持される。言い換えれば、負サージ電圧が印加されている期間中のゲートソース間電圧がオン閾値Ｖｔｈ以上の状態を維持するように、外付コンデンサ２２や昇圧回路５３の内部のコンデンサの時定数が設定されている。負サージ電圧収束後の時刻ｔ３にゲートソース間電圧がオン閾値Ｖｔｈを下回ると、逆接続保護素子５１はオフする。その後、時刻ｔ４にゲート電圧Ｖｇ及びゲートソース間電圧はＧＮＤ電圧まで低下する。

図３に示される第１実施形態のポイントを整理する。図中、各ポイントに関連する箇所に対応する番号＜１＞～＜３＞を記す。

＜１＞故障検出のため逆接続保護素子５１をオフしている時、正常時には逆接続保護素子５１がオフし、負サージ電圧印加時には逆接続保護素子５１がオンするように、ゲートソース間電圧が調整される。

なお、例えばエンジン車両においてイグニッションスイッチがオフのとき、昇圧回路５３及びゲート電圧調整回路６０が動作しないため、バッテリ電圧Ｖｂがそのままゲート端子５１ｇに入力される。ゲート電圧Ｖｇ＝Ｖｂであるため、負サージ電圧印加時のゲートソース間電圧は（Ｖｂ＋２Ｖｆ）になる。したがって、（Ｖｂ＋２Ｖｆ）がオン閾値Ｖｔｈ以上のとき、逆接続保護素子５１をオンさせることができる。

＜２＞負サージ電圧が印加されている期間中のゲートソース間電圧がオン閾値Ｖｔｈ以上の状態を維持するように、コンデンサの時定数が設定されている。つまり、ゲートソース間電圧がオン閾値Ｖｔｈを下回るまでのコンデンサの放電時間が、想定される負サージ電圧の最大継続時間よりも長くなるように、コンデンサの時定数が設定されている。

＜３＞負サージ電圧が印加されて逆接続保護素子５１がオンしたとき、逆接続保護素子５１のソース電圧Ｖは、インバータ３２の上下アームスイッチング素子３３、３５の寄生ダイオード３４、３６の電圧降下に応じた一定の値（－２Ｖｆ）にクランプされる。

第１実施形態の効果について説明する。逆接続保護素子５１のオフ時に負サージ電圧が印加されたとき、逆接続保護素子５１がオンする。そのため、図１に破線で示すようにソース電圧検出部５８を設けた場合、モニタされるソース電圧Ｖｓは、上述の通り－２Ｖｆになる。つまり、寄生ダイオード一つ当たりの電圧降下Ｖｆが約１Ｖとすると、負サージ電圧に耐えるための負耐圧は－２Ｖ程度である。

特許文献１の従来技術では、負サージ電圧が印加されても逆接続保護素子５１がオフのままであるため－６０Ｖ程度の負耐圧が必要である。この耐圧値は、一般的なＭＯＳＦＥＴのアバランシェ電圧である－５０Ｖ程度を超えている。第１実施形態では負サージ電圧に対する負耐圧を低減することができるため、回路の信頼性を向上させることができる。

（第２実施形態）
図４に示す第２実施形態の逆接続保護回路５０２は、第１実施形態の標準構成に加え、逆接続保護素子５１のソース電圧Ｖｓを検出するソース電圧検出部５８を備える。また第２実施形態のゲート電圧調整回路６０には、共通の抵抗Ｒ０とグランドとの間に、抵抗値の異なる二つの抵抗Ｒ１、Ｒ２と、各抵抗Ｒ１、Ｒ２に直列接続されたゲート電圧調整スイッチＴｒ１、Ｔｒ２とが並列に設けられている。ゲート端子５１ｇは、抵抗Ｒ０と抵抗Ｒ１との間の分圧点Ｎ１、及び、抵抗Ｒ０と抵抗Ｒ２との間の分圧点Ｎ２に接続されている。ゲート電圧調整スイッチＴｒ１、Ｔｒ２は、調整スイッチ駆動回路６５からの信号に応じて個別に動作する。

ゲート電圧調整回路６０の調整スイッチ駆動回路６５は、ソース電圧検出部５８によりモニタされたソース電圧Ｖｓに応じて、逆接続保護素子５１のオフ時におけるゲート電圧Ｖｇを二段階以上に調整可能である。具体的に調整スイッチ駆動回路６５は、ソース電圧Ｖｓに応じて以下の三パターンの操作を切り替え可能である。なお、三パターンのうち、いずれか二パターンのみを切り替えてもよい。

第１のパターンでは、調整スイッチ駆動回路６５は、第１スイッチＴｒ１をオンし、第２スイッチＴｒ２をオフする。このとき、ゲート電圧Ｖｇは、式（３．１）の値となる。
Ｖｇ＝｛Ｒ１／（Ｒ０＋Ｒ１）｝×Ｖｂｏｏｓｔ ・・・（３．１）

第２のパターンでは、調整スイッチ駆動回路６５は、第１スイッチＴｒ１をオフし、第２スイッチＴｒ２をオンする。このとき、ゲート電圧Ｖｇは、式（３．２）の値となる。
Ｖｇ＝｛Ｒ２／（Ｒ０＋Ｒ２）｝×Ｖｂｏｏｓｔ ・・・（３．２）

第３のパターンでは、調整スイッチ駆動回路６５は、第１スイッチＴｒ１及び第２スイッチＴｒ２をいずれもオンする。このとき、ゲート電圧Ｖｇは、並列合成抵抗Ｒｓを用いた式（３．３）の値となる。
Ｖｇ＝｛Ｒｓ／（Ｒ０＋Ｒｓ）｝×Ｖｂｏｏｓｔ ・・・（３．３）
Ｒｓ＝Ｒ１×Ｒ２／（Ｒ１＋Ｒ２）

第２実施形態では、逆接続保護素子５１のオフ時に負サージ電圧が印加されたときに、逆接続保護素子５１が確実にオンするように、ソース電圧Ｖｓに応じてゲート電圧Ｖｇを調整することができる。第２実施形態の変形例では、抵抗値の異なる三つ以上の抵抗と、各抵抗に直列接続されたゲート電圧調整スイッチとが並列に設けられてもよい。また、抵抗ではなく電流源を切り替えることで、ゲート電圧Ｖｇを二段階以上に調整可能な構成としてもよい。

（第３実施形態）
図５に示す第３実施形態の逆接続保護回路５０３は、バッテリ２が逆接続された時に逆接続保護素子５１がオンする回路を想定したものである。昇圧回路５３のグランド側には、図１、図４に示されたダイオード２３が設けられていない。そのため、バッテリ２が逆接続された時でも、矢印で示すようにグランド側から入力された電圧によって昇圧回路５３が動作し、昇圧電圧Ｖｂｏｏｓｔを出力する。これにより、バッテリ２が逆接続された時に逆接続保護素子５１がオンする。

このような回路において第３実施形態では、第１実施形態と同様のゲート電圧調整回路６０に加え、逆接続保護素子５１のソース端子５１ｓとゲート端子５１ｇとの間にＮＰＮ型のトランジスタＴｒ３が設けられている。トランジスタＴｒ３は、エミッタ端子が逆接続保護素子５１のソース端子５１ｓに接続され、コレクタ端子が逆接続保護素子５１のゲート端子５１ｇに接続され、ベース端子が接地されている。エミッタベース間電圧がオン閾値を超えるとトランジスタＴｒ３はオンする。

バッテリ２が逆接続されて逆接続保護素子５１がオンしている状態で負サージ電圧が印加されると、逆接続保護素子５１のソース電圧Ｖｓ、すなわちトランジスタＴｒ３のエミッタ電圧がベース電圧に対して負となる。この時、エミッタベース間電圧がオン閾値を超えると、トランジスタＴｒ３がオンし、逆接続保護素子５１のゲート電圧Ｖｇが降下するため、逆接続保護素子５１はオフされる。これにより、負荷側回路３が負サージ電圧から保護される。このようにトランジスタＴｒ３は、「逆接続保護素子５１がオンしている状態で負サージ電圧が印加された時、逆接続保護素子５１のゲート端子５１ｇとソース端子５１ｓとの間を接続し、逆接続保護素子５１をオフするスイッチ」として機能する。

また、バッテリ２が順接続された状態で故障検出のために逆接続保護素子５１をオフする時には、第１実施形態と同様にゲート電圧調整回路６０のゲート電圧調整スイッチＴｒ１がオンされる。そして、故障検出のための逆接続保護素子５１のオフ時に負サージ電圧が印加された場合、逆接続保護素子５１をオンさせる必要があるが、この時にトランジスタＴｒ３がオンしてしまうと、逆接続保護素子５１のオンが妨げられる。

そこで、故障検出中の負サージ電圧印加時にトランジスタＴｒ３のエミッタベース間電圧がオン閾値を超えないように、インバータ３２の下アームスイッチング素子３５をオンする。これにより、負サージ電圧印加時の逆接続保護素子５１のソース電圧Ｖｓが－２Ｖｆから－１Ｖｆになり、トランジスタＴｒ３のエミッタベース間電圧が２Ｖｆから１Ｖｆに低下する。したがって、オン閾値を１Ｖｆより大きく設定することで、故障検出中の負サージ電圧印加時に逆接続保護素子５１をオンさせることができる。

以上のように第３実施形態では、バッテリ２が逆接続された時に逆接続保護素子５１がオンする回路において、バッテリ逆接続時に負サージ電圧が印加された場合、及び、故障検出中における逆接続保護素子５１のオフ時に負サージ電圧が印加された場合の両方で、逆接続保護素子５１を適切に動作させることができる。

（第４実施形態）
図６を参照し、第４実施形態の逆接続保護回路５０４について説明する。第４実施形態の逆接続保護回路５０４は、第１実施形態と同様の逆接続保護素子５１、昇圧回路５３、及びゲート電圧調整回路６０の他に、電路開閉素子４１、ソース電圧検出部５８、及びソース電圧調整回路（図中「Ｖｓ調整回路」））４０を備える。

電路開閉素子４１は、バッテリ２が順接続された時、バッテリ２から負荷側回路３への通電を遮断可能である。例えば回路内の短絡により過電流が流れた時、電路開閉素子４１が遮断されることで負荷側回路３が保護される。一般に電路開閉素子４１は、「電源リレー」や「フェールセーフリレー」とも呼ばれる。電路開閉素子４１は、逆接続保護素子５１と同様にＮチャネルＭＯＳＦＥＴで構成され、逆接続保護素子５１のバッテリ２側に直列接続されている。

詳しくは、電路開閉素子４１のドレイン端子４１ｄはバッテリ２に接続され、ソース端子４１ｓは逆接続保護素子５１のソース端子５１ｓに接続されている。電路開閉素子４１の寄生ダイオード４２は、ソース端子４１ｓ側からドレイン端子４１ｄ側への電流を導通する。電路開閉素子４１のゲート端子４１ｇは昇圧回路５３に接続されている。昇圧回路５３は、逆接続保護素子５１のゲート端子５１ｇ及び電路開閉素子４１のゲート端子４１ｇに電圧を供給する。電路開閉素子４１は、ゲート端子４１ｇとソース端子４１ｓとの間の電圧であるゲートソース間電圧がオン閾値以上になったときオンする。

ソース電圧検出部５８は、逆接続保護素子５１のソース端子５１ｓと電路開閉素子４１のソース端子４１sとの間の電圧を検出する。この電圧は、逆接続保護素子５１及び電路開閉素子４１の共通のソース電圧であるが、便宜上、「逆接続保護素子５１のソース電圧Ｖｓ」として記載する。特許文献２に参照されるように、第４実施形態では逆接続保護素子５１のソース電圧Ｖｓに基づいて、逆接続保護素子５１のオープン故障やショート故障を検出可能である。故障検出時には電路開閉素子４１及び逆接続保護素子５１がいずれもオフされる。

ソース電圧調整回路４０は、逆接続保護素子５１のソース電圧Ｖｓを調整する。例えばバッテリ電圧が１２Ｖのとき、ソース電圧調整回路４０は、逆接続保護素子５１のソース電圧Ｖｓを１２Ｖと０Ｖとの中間の電圧値（例えば５Ｖ）に調整可能である。

第４実施形態において電路開閉素子４１及び逆接続保護素子５１のオフ時に負サージ電圧が印加された場合の課題は、第１～第３実施形態と同様である。第４実施形態でも第１実施形態と同様に、負サージ電圧が発生したとき、インバータ３２の上下アームスイッチング素子３３、３５の寄生ダイオード３４、３６、又は、「他の回路の導通素子」であるダイオード５９が負サージ電流経路を形成する。

ゲート電圧調整回路６０及びソース電圧調整回路４０は、電路開閉素子４１及び逆接続保護素子５１のオフ時に負サージ電圧が印加されていないとき、ゲートソース間電圧がオン閾値Ｖｔｈ未満となり、電路開閉素子及び逆接続保護素子５１のオフ時に負サージ電圧が印加されたとき、ソース電圧Ｖｓの低下によりゲートソース間電圧がオン閾値Ｖｔｈ以上となるように、逆接続保護素子５１のゲート電圧Ｖｇ及びソース電圧Ｖｓを調整する。

要するに第４実施形態では、逆接続保護素子５１のゲート電圧Ｖｇだけでなくソース電圧Ｖｓも調整する。これにより、電路開閉素子４１及び逆接続保護素子５１が直列接続された回路において、電路開閉素子及び逆接続保護素子５１のオフ時に負サージ電圧が印加されたとき、逆接続保護素子５１を確実にオンさせることができる。よって、第１実施形態と同様に、負サージ電圧に対して必要な負耐圧を低減することができる。

（その他の実施形態）
（ａ）電源２はバッテリに限らず、交流を直流に変換する回路で構成されてもよい。負荷側回路３における電気負荷３１はモータに限らず、どのような電気負荷でもよい。負荷駆動回路３２はインバータ回路に限らず、Ｈブリッジ回路等でもよい。

（ｂ）負荷駆動回路３２が「直列接続された上アームスイッチング素子及び下アームスイッチング素子からなる一対以上の素子対」を含む構成において、上アームスイッチング素子３３及び下アームスイッチング素子３５は、ＩＧＢＴ等のバイポーラトランジスタで構成されてもよい。その場合、低電位側から高電位側への電流を導通する還流ダイオード３４、３６が並列接続される。還流ダイオード３４、３６は、ＭＯＳＦＥＴの寄生ダイオードに代わり、負サージ電流経路を形成する。

（ｃ）逆接続保護素子５１及び電路開閉素子４１は、ＮチャネルＭＯＳＦＥＴに限らず、ＭＯＳＦＥＴ以外のＮチャネルＦＥＴで構成されてもよい。

以上、本発明はこのような実施形態に限定されるものではなく、その趣旨を逸脱しない範囲において、種々の形態で実施することができる。

２ ・・・バッテリ（電源）、
３ ・・・負荷側回路、
３１・・・モータ（電気負荷）、
３２・・・インバータ（負荷駆動回路）、
３４、３６・・・寄生ダイオード（還流ダイオード、負荷駆動回路の導通素子）、
４０・・・ソース電圧調整回路、
４１・・・電路開閉素子、
４１ｓ・・・ソース端子、 ４１ｄ・・・ドレイン端子、 ４１ｇ・・・ゲート端子、
４２・・・寄生ダイオード、
５０１－５０４・・・逆接続保護回路、
５１・・・逆接続保護素子、
５１ｓ・・・ソース端子、 ５１ｄ・・・ドレイン端子、 ５１ｇ・・・ゲート端子、
５２・・・寄生ダイオード、
５３・・・昇圧回路、
５８・・・ソース電圧検出部、
５９・・・ダイオード（他の回路の導通素子）、
６０・・・ゲート電圧調整回路。

Claims (8)

1. 電気負荷（３１）と、前記電気負荷を駆動する負荷駆動回路（３２）とを含む負荷側回路（３）に対して、電源（２）が逆接続された場合に前記負荷側回路を保護するように構成された逆接続保護回路（５０１、５０２、５０３）であって、
   ＮチャネルＦＥＴで構成され、ソース端子（５１ｓ）が前記電源に接続され、ドレイン端子（５１ｄ）が前記負荷駆動回路に接続され、ソース端子側からドレイン端子側への電流を導通する寄生ダイオード（５２）を有し、ゲート端子（５１ｇ）とソース端子との間の電圧であるゲートソース間電圧がオン閾値（Ｖｔｈ）以上になったときオンする逆接続保護素子（５１）と、
   前記電源の電圧を昇圧した昇圧電圧（Ｖｂｏｏｓｔ）を生成し、前記逆接続保護素子のドレイン端子及びゲート端子に電圧を供給する昇圧回路（５３）と、
   前記昇圧回路と前記逆接続保護素子のゲート端子との間に設けられ、前記逆接続保護素子のゲート端子に入力されるゲート電圧を調整するゲート電圧調整回路（６０）と、
   を備え、
   負サージ電圧が発生したとき低電位側から高電位側に向かって前記逆接続保護素子のドレイン端子に至る負サージ電流電流経路が、前記負荷駆動回路又は他の回路の導通素子（３４、３６、５９）により形成され、
   前記ゲート電圧調整回路は、
   前記逆接続保護素子のオフ時に負サージ電圧が印加されていないとき、ゲートソース間電圧が前記オン閾値未満となり、前記逆接続保護素子のオフ時に負サージ電圧が印加されたとき、ソース電圧の低下によりゲートソース間電圧が前記オン閾値以上となるように、前記逆接続保護素子のゲート電圧を調整する逆接続保護回路。
2. 電気負荷（３１）と前記電気負荷を駆動する負荷駆動回路（３２）とを含む負荷側回路（３）に対して、電源（２）が逆接続された場合に前記負荷側回路を保護するように構成された逆接続保護回路（５０４）であって、
   ＮチャネルＦＥＴで構成され、ドレイン端子（５１ｄ）が前記負荷駆動回路に接続され、ソース端子（５１ｓ）側からドレイン端子側への電流を導通する寄生ダイオード（５２）を有し、ゲート端子（５１ｇ）とソース端子との間の電圧であるゲートソース間電圧がオン閾値以上になったときオンする逆接続保護素子（５１）と、
   ＮチャネルＦＥＴで構成され、ドレイン端子（４１ｄ）が前記電源に接続され、ソース端子（４１ｓ）が前記逆接続保護素子のソース端子に接続され、ソース端子側からドレイン端子側への電流を導通する寄生ダイオード（４２）を有し、ゲート端子（４１ｇ）とソース端子との間の電圧であるゲートソース間電圧がオン閾値以上になったときオンする電路開閉素子（４１）と、
   前記電源の電圧を昇圧した昇圧電圧（Ｖｂｏｏｓｔ）を生成し、前記逆接続保護素子のゲート端子及び前記電路開閉素子のゲート端子に電圧を供給する昇圧回路（５３）と、
   前記昇圧回路と前記逆接続保護素子のゲート端子との間に設けられ、前記逆接続保護素子のゲート端子に入力されるゲート電圧を調整するゲート電圧調整回路（６０）と、
   前記逆接続保護素子のソース端子と前記電路開閉素子のソース端子との間において前記逆接続保護素子のソース電圧を検出するソース電圧検出部（５８）と、
   前記逆接続保護素子のソース電圧を調整するソース電圧調整回路（４０）と、
   を備え、
   負サージ電圧が発生したとき低電位側から高電位側に向かって前記逆接続保護素子のドレイン端子に至る負サージ電流電流経路が、前記負荷駆動回路又は他の回路の導通素子（３４、３６、５９）により形成され、
   前記ゲート電圧調整回路及び前記ソース電圧調整回路は、
   前記電路開閉素子及び前記逆接続保護素子のオフ時に負サージ電圧が印加されていないとき、ゲートソース間電圧が前記オン閾値未満となり、前記電路開閉素子及び前記逆接続保護素子のオフ時に負サージ電圧が印加されたとき、ソース電圧の低下によりゲートソース間電圧が前記オン閾値以上となるように、前記逆接続保護素子のゲート電圧及びソース電圧を調整する逆接続保護回路。
3. 前記負荷駆動回路は、直列接続された上アームスイッチング素子（３３）及び下アームスイッチング素子（３５）からなる一対以上の素子対を含み、
   前記上アームスイッチング素子及び前記下アームスイッチング素子は、低電位側から高電位側への電流を導通する寄生ダイオード（３４、３６）を有するＭＯＳＦＥＴ、又は、低電位側から高電位側への電流を導通する還流ダイオードが並列接続されたトランジスタで構成されており、
   負サージ電圧が発生したとき、前記上アームスイッチング素子及び前記下アームスイッチング素子の寄生ダイオード又は還流ダイオードが前記負サージ電流経路を形成する請求項１または２に記載の逆接続保護回路。
4. 負サージ電圧が印加されて前記逆接続保護素子がオンしたとき、前記逆接続保護素子のソース電圧は、前記上アームスイッチング素子及び前記下アームスイッチング素子の寄生ダイオード又は還流ダイオードの電圧降下（Ｖｆ）に応じた一定の値にクランプされる請求項３に記載の逆接続保護回路。
5. 前記昇圧回路の内部にコンデンサを有しているか、又は、前記昇圧回路にコンデンサ（２２）が接続されており、
   負サージ電圧が印加されている期間中の前記逆接続保護素子のゲートソース間電圧が前記オン閾値以上の状態を維持するように、前記コンデンサの時定数が設定されている請求項１～４のいずれか一項に記載の逆接続保護回路。
6. 前記逆接続保護素子のゲート端子は、前記昇圧回路の出力端子（５３ｏ）とグランドとの間に接続された複数の抵抗（Ｒ０、Ｒ１、Ｒ２）間の分圧点（Ｎ１、Ｎ２）に接続されており、
   前記ゲート電圧調整回路は、
   前記逆接続保護素子をオンするとき前記分圧点とグランドとの間の経路を遮断し、前記逆接続保護素子をオフするとき前記分圧点とグランドとの間の経路を接続する一つ以上のゲート電圧調整スイッチ（Ｔｒ１、Ｔｒ２）が設けられている請求項１～５のいずれか一項に記載の逆接続保護回路。
7. 前記逆接続保護素子のソース電圧を検出するソース電圧検出部（５８）を備え、
   前記ゲート電圧調整回路は、
   前記ソース電圧に応じて、前記逆接続保護素子のオフ時におけるゲート電圧を二段階以上に調整可能である請求項１～６のいずれか一項に記載の逆接続保護回路。
8. 前記電源が逆接続された時、前記逆接続保護素子がオンする回路において、
   前記逆接続保護素子がオンしている状態で負サージ電圧が印加された時、前記逆接続保護素子のソース端子とゲート端子との間を接続し、前記逆接続保護素子をオフするスイッチ（Ｔｒ３）が設けられている請求項１～７のいずれか一項に記載の逆接続保護回路。

Images