JPS6331094Y2 - - Google Patents
Info
- Publication number
- JPS6331094Y2 JPS6331094Y2 JP1981119012U JP11901281U JPS6331094Y2 JP S6331094 Y2 JPS6331094 Y2 JP S6331094Y2 JP 1981119012 U JP1981119012 U JP 1981119012U JP 11901281 U JP11901281 U JP 11901281U JP S6331094 Y2 JPS6331094 Y2 JP S6331094Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- plasma display
- secondary winding
- display panel
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004804 winding Methods 0.000 claims description 18
- 239000003990 capacitor Substances 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 claims description 3
- 230000010355 oscillation Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 208000028659 discharge Diseases 0.000 description 8
- 230000003321 amplification Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【考案の詳細な説明】
本考案はAC形プラズマデイスプレイパネル
(以下PDPと略す)を用いた表示装置に関する。
(以下PDPと略す)を用いた表示装置に関する。
PDPは放電可能なガス媒体を狭んで相対向し、
かつマトリクス状に配置された2組の電極群より
成り、各電極のガス媒体に接する表面が誘電体層
で覆われ、外部印加電圧が容量を介してガス媒体
とカツプリングするよう構成されている。それ故
にガスセルを狭んで相交わる一対の対向電極間に
AC電圧を印加し、印加電圧の極性が変化するご
とにセルに一回ずつ間欠的に放電を生じさせ発光
せしめることができる。
かつマトリクス状に配置された2組の電極群より
成り、各電極のガス媒体に接する表面が誘電体層
で覆われ、外部印加電圧が容量を介してガス媒体
とカツプリングするよう構成されている。それ故
にガスセルを狭んで相交わる一対の対向電極間に
AC電圧を印加し、印加電圧の極性が変化するご
とにセルに一回ずつ間欠的に放電を生じさせ発光
せしめることができる。
この種のPDPを時分割法で駆動するためには、
まず、相対向する行または列のいずれか一方の電
極群の各電極一本ずつに順番に複数個のパルスよ
り成る電圧パルス列を順次印加して毎秒約六十回
以上の繰返し回数で走査する。
まず、相対向する行または列のいずれか一方の電
極群の各電極一本ずつに順番に複数個のパルスよ
り成る電圧パルス列を順次印加して毎秒約六十回
以上の繰返し回数で走査する。
これら電極のうち、ある特定の一電極に電圧パ
ルス列が印加され、即ち選択状態にある時に、こ
の電極にて定まる一列のガスセル群のうち、表示
データ内容に応じて発光させたいセルを定める全
ての相対する電極に、上記パルス列とは逆位相の
パルス列を印加してこれを選択状態とすることに
より所望のセルのみ放電発光せしめ得る。前者電
極群の各電極が一本ずつ走査されるごとに上記操
作を繰返せば全画面に所望の表示を得る。
ルス列が印加され、即ち選択状態にある時に、こ
の電極にて定まる一列のガスセル群のうち、表示
データ内容に応じて発光させたいセルを定める全
ての相対する電極に、上記パルス列とは逆位相の
パルス列を印加してこれを選択状態とすることに
より所望のセルのみ放電発光せしめ得る。前者電
極群の各電極が一本ずつ走査されるごとに上記操
作を繰返せば全画面に所望の表示を得る。
次に、この種のPDPを用いた装置の従来の回
路構成例を図面を用いて説明しよう。
路構成例を図面を用いて説明しよう。
第1図は従来の回路構成を示す図である。
第1図aは総合的なブロツク図であり、第1図
bは行トグルジエネレータ及び列トグルジエネレ
ータの一回路を示す図であり、第1図cは行ドラ
イバー及び列ドライバーの一回路の構成を示す図
である。
bは行トグルジエネレータ及び列トグルジエネレ
ータの一回路を示す図であり、第1図cは行ドラ
イバー及び列ドライバーの一回路の構成を示す図
である。
第1図回路構成の動作を簡単に説明する。
行トグルジエネレータ及び列トグルジエネレー
タはPDPの各セルを放電させるに足る電圧振幅
を持つ高周波パルスを発生する回路である。これ
らの回路は一種の電圧増幅回路の構成となつてお
り、TTLあるいはC−MOS等で作られるパルス
信号が入力されると0Vと約150Vの間をスイング
する電圧パルスを出力する。また、PDPの動作
説明で述べたように行電極と列電極には逆位相の
パルス電圧を印加することが必要であるので、行
トグルジエネレータと列トグルジエネレータが互
いに逆位相パルスを出力するよう逆位相の入力信
号が供給されている。これらトグルジエネレータ
の出力するパルス電圧は全てのドライバーに供給
される。即ち、行トグルジエネレータの出力は全
ての行ドライバーに、そして列トグルジエネレー
タの出力は全ての列ドライバーに供給される。各
ドライバーは入力端と出力端をもつており、入力
端に与えられるTTLあるいはC−MOS等の論理
レベルによつてトグルジエネレータから供給され
るパルス電力を出力端に通すか否かのゲート動作
をするよう構成されている。従つて、各ドライバ
ーの入力端に、適宜、論理回路の出力を与えるこ
とにより各ドライバーの出力を制御してPDPの
各セルを選択表示することができる。
タはPDPの各セルを放電させるに足る電圧振幅
を持つ高周波パルスを発生する回路である。これ
らの回路は一種の電圧増幅回路の構成となつてお
り、TTLあるいはC−MOS等で作られるパルス
信号が入力されると0Vと約150Vの間をスイング
する電圧パルスを出力する。また、PDPの動作
説明で述べたように行電極と列電極には逆位相の
パルス電圧を印加することが必要であるので、行
トグルジエネレータと列トグルジエネレータが互
いに逆位相パルスを出力するよう逆位相の入力信
号が供給されている。これらトグルジエネレータ
の出力するパルス電圧は全てのドライバーに供給
される。即ち、行トグルジエネレータの出力は全
ての行ドライバーに、そして列トグルジエネレー
タの出力は全ての列ドライバーに供給される。各
ドライバーは入力端と出力端をもつており、入力
端に与えられるTTLあるいはC−MOS等の論理
レベルによつてトグルジエネレータから供給され
るパルス電力を出力端に通すか否かのゲート動作
をするよう構成されている。従つて、各ドライバ
ーの入力端に、適宜、論理回路の出力を与えるこ
とにより各ドライバーの出力を制御してPDPの
各セルを選択表示することができる。
ところで第1図bに示す従来の行トグルジエネ
レータ及び列トグルジエネレータの構成から明ら
かなように、これらトグルジエネレータは多数の
高耐圧パワートランジスタ、高耐圧ダイオード等
を必要とするため非常に高価であつた。さらに、
150Vの直流電圧を供給する必要があるため、使
い勝手が悪いうえ、これもまた装置のトータルコ
ストを上昇させる要因となつていた。
レータ及び列トグルジエネレータの構成から明ら
かなように、これらトグルジエネレータは多数の
高耐圧パワートランジスタ、高耐圧ダイオード等
を必要とするため非常に高価であつた。さらに、
150Vの直流電圧を供給する必要があるため、使
い勝手が悪いうえ、これもまた装置のトータルコ
ストを上昇させる要因となつていた。
本考案の目的は、PDPの表示装置に用いられ
る構成が簡単で、安価なトグルジエネレータを提
供することにある。
る構成が簡単で、安価なトグルジエネレータを提
供することにある。
本考案の他の目的は、TTLあるいはC−MOS
等のロジツク回路に供給する電圧と同等レベルの
供給電圧にて高圧パルス電圧が得られるトグルジ
エネレータを提供することにある。
等のロジツク回路に供給する電圧と同等レベルの
供給電圧にて高圧パルス電圧が得られるトグルジ
エネレータを提供することにある。
本考案は、プラズマデイスプレイパネルを用い
た装置に関し、少なくも一本の一次巻線と一本の
フイードバツク線とを備えたトランスと、少なく
とも一個のトランジスタにより構成されるブロツ
キング発振回路において、トランスはさらにセン
タータツプをもつ二次巻線を備え、センタータツ
プが接地され、二次巻線の両端からそれぞれ直列
コンデンサ及び接地電位へのクランプダイオード
を介して、互いに逆位相で、接地電位とプラズマ
デイスプレイパネルを点灯し得るプラス電位との
間をスイングする二つのパルス電圧をそれぞれ得
るように構成することにより、その目的を構成す
ることにより、その目的を達成したものである。
た装置に関し、少なくも一本の一次巻線と一本の
フイードバツク線とを備えたトランスと、少なく
とも一個のトランジスタにより構成されるブロツ
キング発振回路において、トランスはさらにセン
タータツプをもつ二次巻線を備え、センタータツ
プが接地され、二次巻線の両端からそれぞれ直列
コンデンサ及び接地電位へのクランプダイオード
を介して、互いに逆位相で、接地電位とプラズマ
デイスプレイパネルを点灯し得るプラス電位との
間をスイングする二つのパルス電圧をそれぞれ得
るように構成することにより、その目的を構成す
ることにより、その目的を達成したものである。
第2図は本考案の一実施例である。第2図にお
いて、トランス1の一次巻線11とフイードバツ
ク巻線12とトランジスタ2及び付加的な抵抗、
コンデンサ全体は一般的なブロツキング発振回路
を構成しており、主として一次巻線11のインダ
クタンス及び浮遊容量によつて定まる周波数にて
発振している。従つて二次巻線13には一次巻線
11の電流変化により電圧が誘起されるが、二次
巻線13のセンターチツプが接地されているた
め、その両端14,15にはそれぞれ逆位相の交
流電圧即ちあるプラス電位とマイナス電位との間
をスイングする電圧が得られる。二次巻線の片端
14の電圧は直列コンデンサ3及びクランプダイ
オード5によりプラス側にレベルシフトされ、出
力−1端子には接地電位とあるプラス電位との間
をスイングするパルス電圧が得られる。二次巻線
の他端15の電圧についても同様で、出力−2端
子には接地電位とあるプラス電位との間をスイン
グする電圧が得られ、これは出力−1端子に得ら
れるパルス電圧とは逆位相となつている。上記ク
ランプ回路に依るレブルシフトはPDPの駆動に
関し特別の意味がある。すなわち原理的にPDP
はガス放電現象を利用しているため、長時間放置
及び暗黒での初期駆動の際放電が遅れるという現
象が生じる。この放電遅れは直流成分を有する駆
動波形を用いると放電の初期段階で電子あるいは
イオンの発生が容易となり初期の放電遅れを改善
することができる。
いて、トランス1の一次巻線11とフイードバツ
ク巻線12とトランジスタ2及び付加的な抵抗、
コンデンサ全体は一般的なブロツキング発振回路
を構成しており、主として一次巻線11のインダ
クタンス及び浮遊容量によつて定まる周波数にて
発振している。従つて二次巻線13には一次巻線
11の電流変化により電圧が誘起されるが、二次
巻線13のセンターチツプが接地されているた
め、その両端14,15にはそれぞれ逆位相の交
流電圧即ちあるプラス電位とマイナス電位との間
をスイングする電圧が得られる。二次巻線の片端
14の電圧は直列コンデンサ3及びクランプダイ
オード5によりプラス側にレベルシフトされ、出
力−1端子には接地電位とあるプラス電位との間
をスイングするパルス電圧が得られる。二次巻線
の他端15の電圧についても同様で、出力−2端
子には接地電位とあるプラス電位との間をスイン
グする電圧が得られ、これは出力−1端子に得ら
れるパルス電圧とは逆位相となつている。上記ク
ランプ回路に依るレブルシフトはPDPの駆動に
関し特別の意味がある。すなわち原理的にPDP
はガス放電現象を利用しているため、長時間放置
及び暗黒での初期駆動の際放電が遅れるという現
象が生じる。この放電遅れは直流成分を有する駆
動波形を用いると放電の初期段階で電子あるいは
イオンの発生が容易となり初期の放電遅れを改善
することができる。
したがつて本考案の如くレベルシフトしたパル
ス電圧を印加すると直流成分がPDPに印加され
上記の理由で放電遅れが改善されるという作用効
果を奏することができる。
ス電圧を印加すると直流成分がPDPに印加され
上記の理由で放電遅れが改善されるという作用効
果を奏することができる。
ところで、電源電圧が12Vの場合、一次巻線と
二次巻線の巻数比を1対25程度にすれば、出力−
1及び出力−2端子に現われるパルス電圧の振幅
は約150Vとなり、プラズマデイスプレイパネル
の行トグルジエネレータ及び列トグルジエネレー
タとして充分適用し得る。さらに、電源電圧が、
12V以外の場合でも一次と二次の巻数比を調整す
ることにより、常にプラズマデイスプレイパネル
を駆動するに最適なパルス電圧を得ることができ
る。
二次巻線の巻数比を1対25程度にすれば、出力−
1及び出力−2端子に現われるパルス電圧の振幅
は約150Vとなり、プラズマデイスプレイパネル
の行トグルジエネレータ及び列トグルジエネレー
タとして充分適用し得る。さらに、電源電圧が、
12V以外の場合でも一次と二次の巻数比を調整す
ることにより、常にプラズマデイスプレイパネル
を駆動するに最適なパルス電圧を得ることができ
る。
以上実施例から明らかなように、本考案を適用
することにより、トグルジエネレータ回路は非常
に構成が簡単となり、コストダウンを実現するこ
とができる。さらに高圧直流電源は一切不要とな
り、TTLまたはC−MOS等の供給電圧と同じ電
圧にて動作が可能となるので、装置の電源の単一
化が実現できる。
することにより、トグルジエネレータ回路は非常
に構成が簡単となり、コストダウンを実現するこ
とができる。さらに高圧直流電源は一切不要とな
り、TTLまたはC−MOS等の供給電圧と同じ電
圧にて動作が可能となるので、装置の電源の単一
化が実現できる。
第1図はプラズマデイスプレイパネルを用いた
装置の従来の回路構成を示す図であり、第1図a
はその総合的なブロツク図であり、第1図bは行
トグルジエネレータ及び列トグルジエネレータの
一回路を示す図であり、第1図cは行ドライバー
及び列ドライバーの一回路を示す図であり、第2
図は本考案のひとつの実施例を示す図である。
装置の従来の回路構成を示す図であり、第1図a
はその総合的なブロツク図であり、第1図bは行
トグルジエネレータ及び列トグルジエネレータの
一回路を示す図であり、第1図cは行ドライバー
及び列ドライバーの一回路を示す図であり、第2
図は本考案のひとつの実施例を示す図である。
Claims (1)
- プラズマデイスプレイパネルの対向する電極に
逆位相の高周波パルスを供給する回路を備えたプ
ラズマデイスプレイ装置において少なくとも一本
の一次巻線と一本のフイードバツク巻線とを備え
たトランスと、少なくとも一個のトランジスタと
により構成されるブロツキング発振回路を有し、
前記トランスはさらに接地されたセンタータツプ
をもつ二次巻線を備え、二次巻線の両端からそれ
ぞれ直列コンデンサ及び接地電位へのクランプダ
イオードを介して、互いに逆位相で直流成分を有
する二つの高周波パルス電圧をそれぞれ得てプラ
ズマデイスプレイパネルの対向する電極へそれぞ
れ供給されていることを特徴とするプラズマデイ
スプレイ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1981119012U JPS5826090U (ja) | 1981-08-11 | 1981-08-11 | プラズマデイスプレイ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1981119012U JPS5826090U (ja) | 1981-08-11 | 1981-08-11 | プラズマデイスプレイ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5826090U JPS5826090U (ja) | 1983-02-19 |
JPS6331094Y2 true JPS6331094Y2 (ja) | 1988-08-19 |
Family
ID=29913101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1981119012U Granted JPS5826090U (ja) | 1981-08-11 | 1981-08-11 | プラズマデイスプレイ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5826090U (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5030631B2 (ja) * | 1971-11-26 | 1975-10-02 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5030631U (ja) * | 1973-07-16 | 1975-04-05 |
-
1981
- 1981-08-11 JP JP1981119012U patent/JPS5826090U/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5030631B2 (ja) * | 1971-11-26 | 1975-10-02 |
Also Published As
Publication number | Publication date |
---|---|
JPS5826090U (ja) | 1983-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4384287A (en) | Inverter circuits using insulated gate field effect transistors | |
JPS6253835B2 (ja) | ||
KR101190213B1 (ko) | 인버터 회로 | |
JPS6331094Y2 (ja) | ||
JPS6331093Y2 (ja) | ||
JP2914234B2 (ja) | El表示装置 | |
US3742294A (en) | Sustainer voltage generators for driving gaseous discharge display panels | |
JPS644145Y2 (ja) | ||
US6853146B2 (en) | Method and circuit for controlling a plasma panel | |
JPH0338599B2 (ja) | ||
EP1494197B1 (en) | Method for generating short-duration pulses on a plurality of columns or rows of a plasma display and device for implementing said method | |
US4280079A (en) | Driving system for a plasma display panel | |
KR20060022602A (ko) | 플라즈마 표시 패널의 구동 장치 및 구동 방법 | |
KR100531786B1 (ko) | 평판 디스플레이 패널의 스캔구동장치 | |
JPS5949592A (ja) | プラズマデイスプレイ装置 | |
JPH0954565A (ja) | 負荷駆動装置 | |
US4555641A (en) | Pulse signal control circuits with improved turn-off characteristic | |
US3745377A (en) | Pulse drive circuit | |
KR100531790B1 (ko) | 평판 디스플레이 패널 구동 방법 | |
JP3207193B2 (ja) | 放電表示装置 | |
JPH11282418A (ja) | El表示装置 | |
JPH0830227A (ja) | 気体放電型表示装置の駆動装置 | |
JPS5922234B2 (ja) | 液晶制御回路 | |
JP3029727B2 (ja) | インバータ回路 | |
JP2565074B2 (ja) | プラズマ表示パネル駆動回路 |