JPH11282418A - Ｅｌ表示装置 - Google Patents
Ｅｌ表示装置Info
- Publication number
- JPH11282418A JPH11282418A JP10082010A JP8201098A JPH11282418A JP H11282418 A JPH11282418 A JP H11282418A JP 10082010 A JP10082010 A JP 10082010A JP 8201098 A JP8201098 A JP 8201098A JP H11282418 A JPH11282418 A JP H11282418A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- data
- scanning
- electrode
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
(57)【要約】
【課題】 いずれかのＥＬ素子に絶縁破壊が生じてもそ
の絶縁破壊が拡大するのを防止する。 【解決手段】 走査電極には、正フィールドにおいて走
査電圧が印加されるとき以外にオフセット電圧Ｖｍが印
加されるようになっており、データ電極には、ＥＬ素子
に電圧を印加しないようにする電圧（正フィールドにお
いてはＶｍの電圧、負フィールドにおいては接地電圧）
が走査電圧の印加直後に印加されるようになっている。
従って、いずれかのＥＬ素子が発光駆動用のパルス電圧
の印加によって絶縁破壊が生じたとしても、走査電極と
データ電極間に電流が流れる状態をなくして、絶縁破壊
の拡大を防止することができる。
の絶縁破壊が拡大するのを防止する。 【解決手段】 走査電極には、正フィールドにおいて走
査電圧が印加されるとき以外にオフセット電圧Ｖｍが印
加されるようになっており、データ電極には、ＥＬ素子
に電圧を印加しないようにする電圧（正フィールドにお
いてはＶｍの電圧、負フィールドにおいては接地電圧）
が走査電圧の印加直後に印加されるようになっている。
従って、いずれかのＥＬ素子が発光駆動用のパルス電圧
の印加によって絶縁破壊が生じたとしても、走査電極と
データ電極間に電流が流れる状態をなくして、絶縁破壊
の拡大を防止することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＥＬ（エレクトロ
ルミネッセンス）素子を発光駆動して表示を行うＥＬ表
示装置に関する。
ルミネッセンス）素子を発光駆動して表示を行うＥＬ表
示装置に関する。
【０００２】
【従来の技術】従来、この種のＥＬ表示装置としては、
特開平９−５４５６６号公報に開示されたものがある。
このものにおいては、走査電極およびデータ電極が行列
配置されたＥＬ表示パネルを備え、走査電極およびデー
タ電極の交差領域に形成されたＥＬ素子によってマトリ
クス表示を行うようにしている。この場合、走査電極に
は走査側ドライバＩＣから走査電圧が順次印加され、デ
ータ電極にはデータ側ドライバＩＣからデータ電圧が印
加される。そして、正負のフィールド毎に極性の異な
る、発光、非発光駆動用のパルス電圧がＥＬ素子に印加
されて、ＥＬ素子が発光、非発光状態になる。
特開平９−５４５６６号公報に開示されたものがある。
このものにおいては、走査電極およびデータ電極が行列
配置されたＥＬ表示パネルを備え、走査電極およびデー
タ電極の交差領域に形成されたＥＬ素子によってマトリ
クス表示を行うようにしている。この場合、走査電極に
は走査側ドライバＩＣから走査電圧が順次印加され、デ
ータ電極にはデータ側ドライバＩＣからデータ電圧が印
加される。そして、正負のフィールド毎に極性の異な
る、発光、非発光駆動用のパルス電圧がＥＬ素子に印加
されて、ＥＬ素子が発光、非発光状態になる。
【０００３】また、上記した公報に示されるものでは、
走査側ドライバＩＣの低耐圧化を図るため、正フィール
ドにおいて走査電極に正極性のオフセット電圧を印加す
るようにしている。
走査側ドライバＩＣの低耐圧化を図るため、正フィール
ドにおいて走査電極に正極性のオフセット電圧を印加す
るようにしている。
【０００４】
【発明が解決しようとする課題】図７に、上記した公報
に示されるものの、連続する３つの走査電極１、２、３
の電圧波形と、１つのデータ電極の電圧波形と、走査電
極１とデータ電極間の電圧波形の一例を示す。正フィー
ルドにおいて、走査電極には、走査電圧を印加する期間
とその前後の期間において図の実線で示すような電圧が
印加される。また、それ以外の期間においては、図の点
線で示すように、フローティング状態（ハイインピーダ
ンスの状態）になっている。
に示されるものの、連続する３つの走査電極１、２、３
の電圧波形と、１つのデータ電極の電圧波形と、走査電
極１とデータ電極間の電圧波形の一例を示す。正フィー
ルドにおいて、走査電極には、走査電圧を印加する期間
とその前後の期間において図の実線で示すような電圧が
印加される。また、それ以外の期間においては、図の点
線で示すように、フローティング状態（ハイインピーダ
ンスの状態）になっている。
【０００５】この場合、データ電極が発光パルス（０
Ｖ）を出力すると、ＥＬ素子にオフセット電圧Ｖｍが印
加された状態で走査電極がハイインピーダンスになるた
め、走査電極がハイインピーダンス状態の期間では直流
電圧となるオフセット電圧ＶｍがＥＬ素子に印加され
る。また、負フィールドにおいては、データ電極が発光
パルス（Ｖｍ）を出力すると、ＥＬ素子にデータ電圧Ｖ
ｍが印加された状態で走査電極がハイインピーダンスに
なるため、走査電極がハイインピーダンス状態の期間で
は直流電圧となるデータ電圧−ＶｍがＥＬ素子に印加さ
れる。
Ｖ）を出力すると、ＥＬ素子にオフセット電圧Ｖｍが印
加された状態で走査電極がハイインピーダンスになるた
め、走査電極がハイインピーダンス状態の期間では直流
電圧となるオフセット電圧ＶｍがＥＬ素子に印加され
る。また、負フィールドにおいては、データ電極が発光
パルス（Ｖｍ）を出力すると、ＥＬ素子にデータ電圧Ｖ
ｍが印加された状態で走査電極がハイインピーダンスに
なるため、走査電極がハイインピーダンス状態の期間で
は直流電圧となるデータ電圧−ＶｍがＥＬ素子に印加さ
れる。
【０００６】ＥＬ素子は発光層を一対の絶縁膜で挟んだ
構成となっているが、絶縁膜は一般的に局所的な欠陥を
含んでおり、発光駆動用のパルス電圧印加時にはこの欠
陥部に局所的な高電圧が加わるため、絶縁破壊に至るこ
とがある。このとき、図７に示すように、発光駆動用の
パルス電圧印加時以外のときに所定の直流電圧が継続し
て印加されていると、その電圧によって電流が供給され
続けるので、走査電極とデータ電極間で放電が継続し、
破壊が広がることになる。
構成となっているが、絶縁膜は一般的に局所的な欠陥を
含んでおり、発光駆動用のパルス電圧印加時にはこの欠
陥部に局所的な高電圧が加わるため、絶縁破壊に至るこ
とがある。このとき、図７に示すように、発光駆動用の
パルス電圧印加時以外のときに所定の直流電圧が継続し
て印加されていると、その電圧によって電流が供給され
続けるので、走査電極とデータ電極間で放電が継続し、
破壊が広がることになる。
【０００７】本発明は上記問題に鑑みたもので、ＥＬ素
子における絶縁破壊の拡大を防止することを目的とす
る。
子における絶縁破壊の拡大を防止することを目的とす
る。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、請求項１乃至４に記載の発明においては、データ電
極に、ＥＬ素子に電圧を印加しないようにする電圧を周
期的に印加するようにしたことを特徴としている。従っ
て、いずれかのＥＬ素子に絶縁破壊が生じたとしても、
走査電極とデータ電極間に電流が継続して流れる状態を
なくし、絶縁破壊の拡大を防止することができる。
め、請求項１乃至４に記載の発明においては、データ電
極に、ＥＬ素子に電圧を印加しないようにする電圧を周
期的に印加するようにしたことを特徴としている。従っ
て、いずれかのＥＬ素子に絶縁破壊が生じたとしても、
走査電極とデータ電極間に電流が継続して流れる状態を
なくし、絶縁破壊の拡大を防止することができる。
【０００９】
【発明の実施の形態】図１に、本発明の一実施形態にお
けるＥＬ表示装置の全体構成を示す。ＥＬ表示パネル１
は、発光層を挟んで一方の側に走査電極が形成され、他
方の側にデータ電極が形成されたもので、具体的には、
図に示すように、行方向に奇数走査電極２０１、２０
２、…、偶数走査電極３０１、３０２、…が形成され、
列方向にデータ電極４０１、４０２、４０３、…が形成
されている。走査電極２０１、３０１、２０２、３０
２、…とデータ電極４０１、４０２、４０３、…のそれ
ぞれの交差領域には、画素としてのＥＬ素子１１１、１
１２、…１２１、…が形成されている。
けるＥＬ表示装置の全体構成を示す。ＥＬ表示パネル１
は、発光層を挟んで一方の側に走査電極が形成され、他
方の側にデータ電極が形成されたもので、具体的には、
図に示すように、行方向に奇数走査電極２０１、２０
２、…、偶数走査電極３０１、３０２、…が形成され、
列方向にデータ電極４０１、４０２、４０３、…が形成
されている。走査電極２０１、３０１、２０２、３０
２、…とデータ電極４０１、４０２、４０３、…のそれ
ぞれの交差領域には、画素としてのＥＬ素子１１１、１
１２、…１２１、…が形成されている。
【００１０】このＥＬ表示パネル１の表示駆動を行うた
めに、走査側ドライバＩＣ２、３およびデータ側ドライ
バＩＣ４が設けられている。走査側ドライバＩＣ２は、
プッシュプルタイプの駆動回路であり、奇数走査電極２
０１、２０２、…に接続されたＰチャンネルＦＥＴ２１
ａ、２２ａ、…とＮチャンネルＦＥＴ２１ｂ、２２ｂ、
…を有し、制御回路２０からの出力に従って奇数走査電
極２０１、２０２、…に走査電圧（走査パルス）を印加
する。また、ＦＥＴ２１ａ、２１ｂ、２２ａ、２２ｂ、
…には、寄生ダイオード２１ｃ、２１ｄ、２２ｃ、２２
ｄ、…がそれぞれ形成されており、走査電極を所望の基
準電圧に設定する。
めに、走査側ドライバＩＣ２、３およびデータ側ドライ
バＩＣ４が設けられている。走査側ドライバＩＣ２は、
プッシュプルタイプの駆動回路であり、奇数走査電極２
０１、２０２、…に接続されたＰチャンネルＦＥＴ２１
ａ、２２ａ、…とＮチャンネルＦＥＴ２１ｂ、２２ｂ、
…を有し、制御回路２０からの出力に従って奇数走査電
極２０１、２０２、…に走査電圧（走査パルス）を印加
する。また、ＦＥＴ２１ａ、２１ｂ、２２ａ、２２ｂ、
…には、寄生ダイオード２１ｃ、２１ｄ、２２ｃ、２２
ｄ、…がそれぞれ形成されており、走査電極を所望の基
準電圧に設定する。
【００１１】走査側ドライバＩＣ３も同様の構成で、制
御回路３０、ＰチャンネルＦＥＴ３１ａ、３２ａ、…と
ＮチャンネルＦＥＴ３１ｂ、３２ｂ、…を有して、偶数
走査電極３０１、３０２、…に走査電圧を供給する。デ
ータ側ドライバＩＣ４は、制御回路４０、Ｐチャンネル
ＦＥＴ４１ａ、４２ａ、…とＮチャンネルＦＥＴ４１
ｂ、４２ｂ、…を有して、データ電極４０１、４０２、
４０３、…にデータ電圧（選択パルス）を供給する。
御回路３０、ＰチャンネルＦＥＴ３１ａ、３２ａ、…と
ＮチャンネルＦＥＴ３１ｂ、３２ｂ、…を有して、偶数
走査電極３０１、３０２、…に走査電圧を供給する。デ
ータ側ドライバＩＣ４は、制御回路４０、Ｐチャンネル
ＦＥＴ４１ａ、４２ａ、…とＮチャンネルＦＥＴ４１
ｂ、４２ｂ、…を有して、データ電極４０１、４０２、
４０３、…にデータ電圧（選択パルス）を供給する。
【００１２】走査側ドライバＩＣ２、３には、走査電圧
を供給するための走査電圧供給回路５、６が設けられて
いる。走査電圧供給回路５は、スイッチング素子５１、
５２を有し、そのオンオフ状態に応じて、書き込み電圧
Ｖｒまたは接地電圧（０Ｖ）を、走査側ドライバＩＣ
２、３におけるＰチャンネルＦＥＴソース側共通線Ｌ１
に供給する。また、走査電圧供給回路６は、スイッチン
グ素子６１、６２を有し、そのオンオフ状態に応じて、
直流電圧−Ｖｒ＋Ｖｍまたはオフセット電圧Ｖｍを、走
査側ドライバＩＣ２、３におけるＮチャンネルＦＥＴソ
ース側共通線Ｌ２に供給する。
を供給するための走査電圧供給回路５、６が設けられて
いる。走査電圧供給回路５は、スイッチング素子５１、
５２を有し、そのオンオフ状態に応じて、書き込み電圧
Ｖｒまたは接地電圧（０Ｖ）を、走査側ドライバＩＣ
２、３におけるＰチャンネルＦＥＴソース側共通線Ｌ１
に供給する。また、走査電圧供給回路６は、スイッチン
グ素子６１、６２を有し、そのオンオフ状態に応じて、
直流電圧−Ｖｒ＋Ｖｍまたはオフセット電圧Ｖｍを、走
査側ドライバＩＣ２、３におけるＮチャンネルＦＥＴソ
ース側共通線Ｌ２に供給する。
【００１３】データ側ドライバＩＣ４には、データ電圧
供給回路７が設けられており、データ側ドライバＩＣ４
のＰチャンネルＦＥＴソース側共通線に変調電圧Ｖｍを
供給し、ＮチャンネルＦＥＴソース側共通線に接地電圧
を供給する。なお、上記した走査電圧供給回路５、６お
よびデータ電圧供給回路７は、特開平９−５４５６６号
公報の図４に示されるものと同じものを用いており、２
つの電源を用いて、上記した各種の電圧を出力するよう
にしている。
供給回路７が設けられており、データ側ドライバＩＣ４
のＰチャンネルＦＥＴソース側共通線に変調電圧Ｖｍを
供給し、ＮチャンネルＦＥＴソース側共通線に接地電圧
を供給する。なお、上記した走査電圧供給回路５、６お
よびデータ電圧供給回路７は、特開平９−５４５６６号
公報の図４に示されるものと同じものを用いており、２
つの電源を用いて、上記した各種の電圧を出力するよう
にしている。
【００１４】上記した構成において、ＥＬ素子を発光さ
せるには、走査電極とデータ電極との間に交流のパルス
電圧を印加する必要があり、このためフィールド毎に正
負に極性反転するパルス電圧を各走査線毎に作成して駆
動を行うようにしている。正フィールドにおいては、走
査電極２０１、３０１、２０２、３０２、…に走査電圧
としてＶｒの電圧を順次供給する。また、データ電極４
０１、４０２、４０３、…には、発光させたいＥＬ素子
のデータ電極の電圧を接地電圧とし、発光させたくない
ＥＬ素子のデータ電極の電圧を変調電圧Ｖｍとする。こ
のとき、発光させたいＥＬ素子には、しきい値電圧以上
の電圧Ｖｒが印加されるため、ＥＬ素子が発光し、発光
させたくないＥＬ素子には、しきい値電圧より低いＶｒ
−Ｖｍの電圧が印加されるため、ＥＬ素子は発光しな
い。
せるには、走査電極とデータ電極との間に交流のパルス
電圧を印加する必要があり、このためフィールド毎に正
負に極性反転するパルス電圧を各走査線毎に作成して駆
動を行うようにしている。正フィールドにおいては、走
査電極２０１、３０１、２０２、３０２、…に走査電圧
としてＶｒの電圧を順次供給する。また、データ電極４
０１、４０２、４０３、…には、発光させたいＥＬ素子
のデータ電極の電圧を接地電圧とし、発光させたくない
ＥＬ素子のデータ電極の電圧を変調電圧Ｖｍとする。こ
のとき、発光させたいＥＬ素子には、しきい値電圧以上
の電圧Ｖｒが印加されるため、ＥＬ素子が発光し、発光
させたくないＥＬ素子には、しきい値電圧より低いＶｒ
−Ｖｍの電圧が印加されるため、ＥＬ素子は発光しな
い。
【００１５】また、負フィールドにおいては、走査電極
２０１、３０１、２０２、３０２、…に走査電圧として
−Ｖｒ＋Ｖｍの電圧を順次供給する。また、データ電極
４０１、４０２、４０３、…には、発光させたいＥＬ素
子のデータ電極の電圧を変調電圧Ｖｍとし、発光させた
くないＥＬ素子のデータ電極の電圧を接地電圧とする。
このとき、発光させたいＥＬ素子には、しきい値電圧以
上の電圧−Ｖｒが印加されるため、ＥＬ素子が発光し、
発光させたくないＥＬ素子には、−Ｖｒ＋Ｖｍの電圧が
印加されるため、ＥＬ素子は発光しない。
２０１、３０１、２０２、３０２、…に走査電圧として
−Ｖｒ＋Ｖｍの電圧を順次供給する。また、データ電極
４０１、４０２、４０３、…には、発光させたいＥＬ素
子のデータ電極の電圧を変調電圧Ｖｍとし、発光させた
くないＥＬ素子のデータ電極の電圧を接地電圧とする。
このとき、発光させたいＥＬ素子には、しきい値電圧以
上の電圧−Ｖｒが印加されるため、ＥＬ素子が発光し、
発光させたくないＥＬ素子には、−Ｖｒ＋Ｖｍの電圧が
印加されるため、ＥＬ素子は発光しない。
【００１６】上記した正負フィールドの駆動を１サイク
ルとし、これを繰り返してＥＬ表示パネル１に所望の表
示を行わせる。なお、オフセット電圧Ｖｍを用いること
によって、走査側ドライバＩＣ２、３には、正負フィー
ルド共に絶対値としてＶｒ−Ｖｍの電圧が印加されるた
め、オフセット電圧Ｖｍを用いないものに比べ、走査側
ドライバＩＣ２、３の低耐圧化を図ることができる。
ルとし、これを繰り返してＥＬ表示パネル１に所望の表
示を行わせる。なお、オフセット電圧Ｖｍを用いること
によって、走査側ドライバＩＣ２、３には、正負フィー
ルド共に絶対値としてＶｒ−Ｖｍの電圧が印加されるた
め、オフセット電圧Ｖｍを用いないものに比べ、走査側
ドライバＩＣ２、３の低耐圧化を図ることができる。
【００１７】上記した走査側ドライバＩＣ２、３として
は、図２に示すように、μＰＤ１６３０２として市販さ
れている走査側ドライバＩＣを用いることができる。こ
の走査側ドライバＩＣは、シフトレジスタ２１１および
図に示す論理回路、出力回路（ＰチャンネルＦＥＴ２１
ａ、３１ａ、２２ａ、３２ａ、…とＮチャンネルＦＥＴ
２１ｂ、３１ｂ、２２ｂ、３２ｂ、…）などから構成さ
れている。
は、図２に示すように、μＰＤ１６３０２として市販さ
れている走査側ドライバＩＣを用いることができる。こ
の走査側ドライバＩＣは、シフトレジスタ２１１および
図に示す論理回路、出力回路（ＰチャンネルＦＥＴ２１
ａ、３１ａ、２２ａ、３２ａ、…とＮチャンネルＦＥＴ
２１ｂ、３１ｂ、２２ｂ、３２ｂ、…）などから構成さ
れている。
【００１８】シフトレジスタ２１１は、そのＲ／Ｌバー
（なお、バーは図に示すように負論理信号を表す、以下
同じ）端子がハイレベル（Ｈレベル）のとき、データ入
力端子Ａに入力される行選択パルス信号を、ＣＬＫ信号
により順次シフトして、Ｓ1端子からＳ40端子に向けて
順に出力する。この場合、ブランキング（ＢＬＫ）信
号、出力イネーブル信号となるＯＥバー信号を常にロー
レベル（Ｌレベル）にし、ＰＣバー信号がＰチャンネル
ＦＥＴ、ＮチャンネルＦＥＴを選択する信号として入力
されるようにする。
（なお、バーは図に示すように負論理信号を表す、以下
同じ）端子がハイレベル（Ｈレベル）のとき、データ入
力端子Ａに入力される行選択パルス信号を、ＣＬＫ信号
により順次シフトして、Ｓ1端子からＳ40端子に向けて
順に出力する。この場合、ブランキング（ＢＬＫ）信
号、出力イネーブル信号となるＯＥバー信号を常にロー
レベル（Ｌレベル）にし、ＰＣバー信号がＰチャンネル
ＦＥＴ、ＮチャンネルＦＥＴを選択する信号として入力
されるようにする。
【００１９】このような構成において、行選択パルス信
号がシフトレジスタ２１１に入力されると、その行選択
パルス信号が順次シフトされて出力される。図３に正フ
ィールドでのタイミングチャートを示す。行選択パルス
信号が出力されている期間において、ＰＣバー信号の
Ｈ、Ｌレベルの切り換えに応じてＰチャンネルＦＥＴと
ＮチャンネルＦＥＴがオンする期間が切り換わり、それ
に応じた電圧が出力端子Ｏから出力される。なお、図中
のＺはハイインピーダンスの期間を示し、ＰはＰチャン
ネルＦＥＴをオンさせて充電を行っている期間を示し、
ＮはＮチャンネルＦＥＴをオンさせて放電を行っている
期間を示す。また、負フィールドにおいては、ＰＣバー
信号のＨ、Ｌレベルが正フィールドの場合と逆になる。
号がシフトレジスタ２１１に入力されると、その行選択
パルス信号が順次シフトされて出力される。図３に正フ
ィールドでのタイミングチャートを示す。行選択パルス
信号が出力されている期間において、ＰＣバー信号の
Ｈ、Ｌレベルの切り換えに応じてＰチャンネルＦＥＴと
ＮチャンネルＦＥＴがオンする期間が切り換わり、それ
に応じた電圧が出力端子Ｏから出力される。なお、図中
のＺはハイインピーダンスの期間を示し、ＰはＰチャン
ネルＦＥＴをオンさせて充電を行っている期間を示し、
ＮはＮチャンネルＦＥＴをオンさせて放電を行っている
期間を示す。また、負フィールドにおいては、ＰＣバー
信号のＨ、Ｌレベルが正フィールドの場合と逆になる。
【００２０】このようにしてＰチャンネルＦＥＴ２１
ａ、３１ａ、２２ａ、３２ａ、…とＮチャンネルＦＥＴ
２１ｂ、３１ｂ、２２ｂ、３２ｂ、…をオンオフさせる
ことにより、図６に示すように、走査電極２０１、３０
１、２０２、…に走査電圧を順次出力する。なお、図中
の点線はハイインピーダンスになっている状態を示して
いる。
ａ、３１ａ、２２ａ、３２ａ、…とＮチャンネルＦＥＴ
２１ｂ、３１ｂ、２２ｂ、３２ｂ、…をオンオフさせる
ことにより、図６に示すように、走査電極２０１、３０
１、２０２、…に走査電圧を順次出力する。なお、図中
の点線はハイインピーダンスになっている状態を示して
いる。
【００２１】次に、データ側ドライバＩＣ４について説
明する。図４に、その具体的な構成を示す。また、図５
に、図４中に示す各信号のタイミングチャートを示す。
データ側ドライバＩＣ４は、シフトレジスタ４１１、ラ
ッチ回路４１２、ＡＮ回路４１３、ＥＸ−ＮＯＲ回路４
１４および出力回路（ＰチャンネルＦＥＴ４１ａ、４２
ａ、…、ＮチャンネルＦＥＴ４１ｂ、４２ｂ、…）など
から構成されている。
明する。図４に、その具体的な構成を示す。また、図５
に、図４中に示す各信号のタイミングチャートを示す。
データ側ドライバＩＣ４は、シフトレジスタ４１１、ラ
ッチ回路４１２、ＡＮ回路４１３、ＥＸ−ＮＯＲ回路４
１４および出力回路（ＰチャンネルＦＥＴ４１ａ、４２
ａ、…、ＮチャンネルＦＥＴ４１ｂ、４２ｂ、…）など
から構成されている。
【００２２】シフトレジスタ４１１には、１行当たりの
表示データを示すＤＡＴＡが入力される。この入力され
たＤＡＴＡは、ＣＬＫＣ信号によって順次シフトされ、
ラッチ回路４１２においてＬＡＣＬＫ信号の発生タイミ
ングでラッチされる。このラッチされたＤＡＴＡは、ブ
ランキング（ＢＬＫ）信号がＨレベルの間、ＡＮＤ回路
４１３から出力される。この出力されたＤＡＴＡは、Ｐ
ＣＣ信号（正フィールドのときＨレベル、負レベルのと
きＬレベルとなる信号）とＥＸ−ＮＯＲ回路４１４にて
論理がとられ、出力回路におけるＰチャンネルＦＥＴ、
ＮチャンネルＦＥＴをオンオフさせる。
表示データを示すＤＡＴＡが入力される。この入力され
たＤＡＴＡは、ＣＬＫＣ信号によって順次シフトされ、
ラッチ回路４１２においてＬＡＣＬＫ信号の発生タイミ
ングでラッチされる。このラッチされたＤＡＴＡは、ブ
ランキング（ＢＬＫ）信号がＨレベルの間、ＡＮＤ回路
４１３から出力される。この出力されたＤＡＴＡは、Ｐ
ＣＣ信号（正フィールドのときＨレベル、負レベルのと
きＬレベルとなる信号）とＥＸ−ＮＯＲ回路４１４にて
論理がとられ、出力回路におけるＰチャンネルＦＥＴ、
ＮチャンネルＦＥＴをオンオフさせる。
【００２３】すなわち、正フィールドにおいては、ＰＣ
Ｃ信号がＨレベルであるため、ＢＬＫ信号がＨレベルで
ある期間では、ラッチ回路４１２にラッチされたＤＡＴ
ＡがＨレベルであると、出力回路におけるＰチャンネル
ＦＥＴがオフ、ＮチャンネルＦＥＴがオンして、接地電
圧を出力し、またラッチ回路４１２にラッチされたＤＡ
ＴＡがＬレベルであると、出力回路におけるＰチャンネ
ルＦＥＴがオン、ＮチャンネルＦＥＴがオフして、Ｖｍ
の電圧を出力する。このため、ＤＡＴＡがＨレベルのと
きＥＬ素子が発光状態となり、ＤＡＴＡがＬレベルのと
きＥＬ素子が非発光状態となる。
Ｃ信号がＨレベルであるため、ＢＬＫ信号がＨレベルで
ある期間では、ラッチ回路４１２にラッチされたＤＡＴ
ＡがＨレベルであると、出力回路におけるＰチャンネル
ＦＥＴがオフ、ＮチャンネルＦＥＴがオンして、接地電
圧を出力し、またラッチ回路４１２にラッチされたＤＡ
ＴＡがＬレベルであると、出力回路におけるＰチャンネ
ルＦＥＴがオン、ＮチャンネルＦＥＴがオフして、Ｖｍ
の電圧を出力する。このため、ＤＡＴＡがＨレベルのと
きＥＬ素子が発光状態となり、ＤＡＴＡがＬレベルのと
きＥＬ素子が非発光状態となる。
【００２４】一方、負フィールドにおいては、ＰＣＣ信
号がＬレベルであるため、ＢＬＫ信号がＨレベルである
期間では、ラッチ回路４１２にラッチされたＤＡＴＡが
Ｈレベルであると、出力回路におけるＰチャンネルＦＥ
Ｔがオン、ＮチャンネルＦＥＴがオフして、Ｖｍの電圧
を出力し、またラッチ回路４１２にラッチされたＤＡＴ
ＡがＬレベルであると、出力回路におけるＰチャンネル
ＦＥＴがオフ、ＮチャンネルＦＥＴがオンして、接地電
圧を出力する。このため、ＤＡＴＡがＨレベルのときＥ
Ｌ素子が発光状態となり、ＤＡＴＡがＬレベルのときＥ
Ｌ素子が非発光状態となる。
号がＬレベルであるため、ＢＬＫ信号がＨレベルである
期間では、ラッチ回路４１２にラッチされたＤＡＴＡが
Ｈレベルであると、出力回路におけるＰチャンネルＦＥ
Ｔがオン、ＮチャンネルＦＥＴがオフして、Ｖｍの電圧
を出力し、またラッチ回路４１２にラッチされたＤＡＴ
ＡがＬレベルであると、出力回路におけるＰチャンネル
ＦＥＴがオフ、ＮチャンネルＦＥＴがオンして、接地電
圧を出力する。このため、ＤＡＴＡがＨレベルのときＥ
Ｌ素子が発光状態となり、ＤＡＴＡがＬレベルのときＥ
Ｌ素子が非発光状態となる。
【００２５】また、図示しない制御回路によって、ＢＬ
Ｋ信号を、図５に示すように、周期的にＬレベルにして
いる。このため、正フィールドにおいては、ＢＬＫ信号
がＬレベルになると、出力回路におけるＰチャンネルＦ
ＥＴがオン、ＮチャンネルＦＥＴがオフして、Ｖｍの電
圧が出力される。このとき、ＢＬＫ信号がＬレベルにな
る期間を、走査側ドライバＩＣにおけるＮチャンネルＦ
ＥＴがオンして放電を行っている期間（図３に示す走査
電圧印加後のＮの期間）とすることにより、走査電極に
はオフセット電圧Ｖｍが印加され、データ電極には電圧
Ｖｍが印加されるため、走査電極に走査電圧を印加した
直後にＥＬ素子に電圧を印加しない期間が設定される。
Ｋ信号を、図５に示すように、周期的にＬレベルにして
いる。このため、正フィールドにおいては、ＢＬＫ信号
がＬレベルになると、出力回路におけるＰチャンネルＦ
ＥＴがオン、ＮチャンネルＦＥＴがオフして、Ｖｍの電
圧が出力される。このとき、ＢＬＫ信号がＬレベルにな
る期間を、走査側ドライバＩＣにおけるＮチャンネルＦ
ＥＴがオンして放電を行っている期間（図３に示す走査
電圧印加後のＮの期間）とすることにより、走査電極に
はオフセット電圧Ｖｍが印加され、データ電極には電圧
Ｖｍが印加されるため、走査電極に走査電圧を印加した
直後にＥＬ素子に電圧を印加しない期間が設定される。
【００２６】負フィールドにおいては、ＢＬＫ信号がＬ
レベルになると、出力回路におけるＰチャンネルＦＥＴ
がオフ、ＮチャンネルＦＥＴがオンして、接地電圧が出
力される。従って、負フィールドにおいても、走査電極
に走査電圧を印加した直後にＥＬ素子に電圧を印加しな
い期間が設定される。このように走査電圧の印加直後に
ＥＬ素子に電圧を印加しない期間を周期的に設けること
によって、発光パルスによっていずれかのＥＬ素子が絶
縁破壊したとしてもその絶縁破壊が広がらない自己修復
型の破壊とすることができる。
レベルになると、出力回路におけるＰチャンネルＦＥＴ
がオフ、ＮチャンネルＦＥＴがオンして、接地電圧が出
力される。従って、負フィールドにおいても、走査電極
に走査電圧を印加した直後にＥＬ素子に電圧を印加しな
い期間が設定される。このように走査電圧の印加直後に
ＥＬ素子に電圧を印加しない期間を周期的に設けること
によって、発光パルスによっていずれかのＥＬ素子が絶
縁破壊したとしてもその絶縁破壊が広がらない自己修復
型の破壊とすることができる。
【００２７】例えば、走査電極２０１とデータ電極４０
１の間に発光駆動用のパルス電圧が印加され、その部分
のＥＬ素子が絶縁破壊したとしても、その直後に、図６
に示すように、走査電極２０１とデータ電極４０１間に
電圧が印加されないようにすることによって、走査電極
２０１とデータ電極４０１間に継続して電流が流れるこ
とがなく、従って再度発光駆動用のパルス電圧が印加さ
れも絶縁破壊が生じない自己修復型の破壊とすることが
できる。
１の間に発光駆動用のパルス電圧が印加され、その部分
のＥＬ素子が絶縁破壊したとしても、その直後に、図６
に示すように、走査電極２０１とデータ電極４０１間に
電圧が印加されないようにすることによって、走査電極
２０１とデータ電極４０１間に継続して電流が流れるこ
とがなく、従って再度発光駆動用のパルス電圧が印加さ
れも絶縁破壊が生じない自己修復型の破壊とすることが
できる。
【００２８】なお、上記したＥＬ素子に電圧を印加しな
い期間は、正フィールド、負フィールドとも２０μ秒以
下であるのが好ましい。また、上記した実施形態におい
ては、走査電圧の印加直後にＥＬ素子に電圧を印加しな
い期間を設けるものを示したが、ＥＬ素子の絶縁破壊の
拡大を防止できるものであれば、他のタイミングで周期
的にそのような期間を設けるようにしてもよい。
い期間は、正フィールド、負フィールドとも２０μ秒以
下であるのが好ましい。また、上記した実施形態におい
ては、走査電圧の印加直後にＥＬ素子に電圧を印加しな
い期間を設けるものを示したが、ＥＬ素子の絶縁破壊の
拡大を防止できるものであれば、他のタイミングで周期
的にそのような期間を設けるようにしてもよい。
【００２９】また、走査電圧、データ電圧の極性を上記
した実施形態とは逆にし、負のフィールドにおいて負極
性のオフセット電圧を設けるようにしてもよい。
した実施形態とは逆にし、負のフィールドにおいて負極
性のオフセット電圧を設けるようにしてもよい。
【図１】本発明の一実施形態にかかるＥＬ表示装置の構
成図である。
成図である。
【図２】図１中の走査側ドライバＩＣの具体的な構成を
示す図である。
示す図である。
【図３】図２に示す走査側ドライバＩＣの正フィールド
での作動説明に供するタイミングチャートである。
での作動説明に供するタイミングチャートである。
【図４】図１中のデータ側ドライバＩＣの具体的な構成
を示す図である。
を示す図である。
【図５】図４に示すデータ側ドライバＩＣの作動説明に
供するタイミングチャートである。
供するタイミングチャートである。
【図６】図１に示すＥＬ表示装置の作動説明に供するタ
イミングチャートである。
イミングチャートである。
【図７】従来のＥＬ表示装置の作動説明に供するタイミ
ングチャートである。
ングチャートである。
１…ＥＬ表示パネル、２、３…走査側ドライバＩＣ、４
…データ側ドライバＩＣ、５、６…走査電圧供給回路、
７…データ電圧供給回路。
…データ側ドライバＩＣ、５、６…走査電圧供給回路、
７…データ電圧供給回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 内田 智也 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 (72)発明者 斎藤 英樹 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 (72)発明者 長田 雅彦 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内
Claims (4)
- 【請求項１】 走査電極（２０１、３０１…）とデータ
電極（４０１、４０２…）が行列配置され、前記走査電
極と前記データ電極が交差する位置にてＥＬ素子（１１
１、１１２…）が形成されてなるＥＬ表示パネル（１）
と、 正負のフィールド毎に異なる極性にて走査電圧を前記走
査電極に印加する走査電極駆動回路（２、３）と、 前記ＥＬ素子を発光もしくは非発光とするためのデータ
電圧を前記データ電極（４０１、４０２…）に印加する
データ電極駆動回路（４）とを備え、 前記走査電極には、前記正負のフィールドのいずれか一
方において前記走査電圧が印加されるとき以外にオフセ
ット電圧が印加されるようになっており、 前記データ電極には、前記ＥＬ素子に電圧を印加しない
ようにする電圧が周期的に印加されるようになっている
ことを特徴とするＥＬ表示装置。 - 【請求項２】 前記ＥＬ素子に電圧を印加しないように
する電圧は、前記正負のフィールドのそれぞれにおいて
前記データ電極に印加されるようになっていることを特
徴とする請求項１に記載のＥＬ表示装置。 - 【請求項３】 前記ＥＬ素子に電圧を印加しないように
する電圧は、前記走査電極に前記走査電圧が印加された
直後に、前記データ電極に印加されるようになっている
ことを特徴とする請求項２に記載のＥＬ表示装置。 - 【請求項４】 前記ＥＬ素子に電圧を印加しないように
する電圧の印加期間は２０μ秒以下であることを特徴と
する請求項３に記載のＥＬ表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08201098A JP3301379B2 (ja) | 1998-03-27 | 1998-03-27 | Ｅｌ表示装置 |
| US09/276,498 US6317107B1 (en) | 1998-03-27 | 1999-03-25 | EL display device with dielectric breakdown inhibiting feature |
| DE19913546A DE19913546B4 (de) | 1998-03-27 | 1999-03-25 | Elektrolumineszenz-Anzeigevorrichtung mit einer einen dielektrischen Durchbruch unterbindenden Eigenschaft und Verfahren zum Steuern des Betriebs der Elektrolumineszenz-Anzeigevorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08201098A JP3301379B2 (ja) | 1998-03-27 | 1998-03-27 | Ｅｌ表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11282418A true JPH11282418A (ja) | 1999-10-15 |
| JP3301379B2 JP3301379B2 (ja) | 2002-07-15 |
Family
ID=13762562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08201098A Expired - Fee Related JP3301379B2 (ja) | 1998-03-27 | 1998-03-27 | Ｅｌ表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6317107B1 (ja) |
| JP (1) | JP3301379B2 (ja) |
| DE (1) | DE19913546B4 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW518528B (en) * | 2001-01-08 | 2003-01-21 | Chi Mei Optoelectronics Corp | Driving method of active matrix electro-luminescent display |
| US7119770B2 (en) * | 2001-08-17 | 2006-10-10 | Lg Electronics Inc. | Driving apparatus of electroluminescent display device and driving method thereof |
| US6999015B2 (en) * | 2004-06-03 | 2006-02-14 | E. I. Du Pont De Nemours And Company | Electronic device, a digital-to-analog converter, and a method of using the electronic device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0634152B2 (ja) * | 1985-12-17 | 1994-05-02 | シャープ株式会社 | 薄膜ｅｌ表示装置の駆動回路 |
| EP0249954B1 (en) * | 1986-06-17 | 1992-12-02 | Fujitsu Limited | Driving a matrix type display device |
| JPH07109798B2 (ja) * | 1987-01-06 | 1995-11-22 | シャープ株式会社 | 薄膜ｅｌ表示装置の駆動回路 |
| JPH0748136B2 (ja) | 1988-02-04 | 1995-05-24 | シャープ株式会社 | 表示駆動方法 |
| JPH0251193A (ja) * | 1988-08-12 | 1990-02-21 | Oki Electric Ind Co Ltd | エレクトロルミネッセンス表示装置 |
| JP2914234B2 (ja) | 1995-08-11 | 1999-06-28 | 株式会社デンソー | Ｅｌ表示装置 |
| JP3039378B2 (ja) * | 1995-07-04 | 2000-05-08 | 株式会社デンソー | Ｅｌ表示装置 |
| US5847516A (en) * | 1995-07-04 | 1998-12-08 | Nippondenso Co., Ltd. | Electroluminescent display driver device |
| DE69614370T2 (de) * | 1995-12-30 | 2001-11-22 | Casio Computer Co Ltd | Anzeigervorrichtung für anzeigeoperation gemäss lichtsignal und steuerverfahren dafür |
| US6091383A (en) * | 1997-04-12 | 2000-07-18 | Lear Automotive Dearborn, Inc. | Dimmable ELD with mirror surface |
-
1998
- 1998-03-27 JP JP08201098A patent/JP3301379B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-25 US US09/276,498 patent/US6317107B1/en not_active Expired - Lifetime
- 1999-03-25 DE DE19913546A patent/DE19913546B4/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6317107B1 (en) | 2001-11-13 |
| JP3301379B2 (ja) | 2002-07-15 |
| DE19913546A1 (de) | 1999-09-30 |
| DE19913546B4 (de) | 2013-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3594856B2 (ja) | アクティブマトリクス型表示装置 | |
| US6380689B1 (en) | Driving apparatus for active matrix type luminescent panel | |
| EP1094438A1 (en) | Active matrix display apparatus and driving method therefor | |
| US7907104B2 (en) | Luminescent display device and method that drives the same | |
| JP2000347622A (ja) | 表示装置及びその駆動方法 | |
| JP4081912B2 (ja) | ディスプレイ装置 | |
| JP2003157049A (ja) | アクティブマトリクス型表示装置、及びその駆動方法 | |
| JP2003195806A (ja) | 有機エレクトロルミネッセンス素子の発光回路及び表示装置 | |
| JP3301379B2 (ja) | Ｅｌ表示装置 | |
| JP2914234B2 (ja) | Ｅｌ表示装置 | |
| JP3039378B2 (ja) | Ｅｌ表示装置 | |
| JP4406969B2 (ja) | Ｅｌ表示装置 | |
| JP2897695B2 (ja) | Ｅｌ素子の駆動装置 | |
| JP2571766B2 (ja) | マトリクス表示パネル | |
| JP3862271B2 (ja) | アクティブマトリクス型表示装置 | |
| JPH05273938A (ja) | マトリックス薄膜エレクトロルミネッセンスパネルの駆動方法 | |
| US20040207579A1 (en) | Display device | |
| JPH1039835A (ja) | Ｅｌ表示装置 | |
| JPH05333815A (ja) | 表示装置の駆動方法 | |
| JP2761125B2 (ja) | 放電型パネル駆動方法 | |
| JP2533945B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPH0620318Y2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JP2606821B2 (ja) | マトリクス表示パネルの駆動回路 | |
| JPH0731483B2 (ja) | Ｅｌ表示パネルの駆動方式 | |
| JP5012422B2 (ja) | ディスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080426 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110426 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120426 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120426 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130426 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130426 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140426 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |