JPH0338599B2 - - Google Patents
Info
- Publication number
- JPH0338599B2 JPH0338599B2 JP57043067A JP4306782A JPH0338599B2 JP H0338599 B2 JPH0338599 B2 JP H0338599B2 JP 57043067 A JP57043067 A JP 57043067A JP 4306782 A JP4306782 A JP 4306782A JP H0338599 B2 JPH0338599 B2 JP H0338599B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- switching
- panel
- integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004020 conductor Substances 0.000 claims description 7
- 230000000007 visual effect Effects 0.000 claims description 2
- 238000007599 discharging Methods 0.000 claims 2
- 238000003491 array Methods 0.000 claims 1
- 230000007704 transition Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000013641 positive control Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【発明の詳細な説明】
本発明はプラズマ表示装置の駆動装置に関す
る。
る。
プラズマ表示装置においては、ガラス基板上に
配設された導体アレイ上に誘電層が被着され、ガ
ラス基板が互いに直交するように配設された導体
アレイによつて密封され、導体の交差点が表示セ
ルを画定する。導体アレイに適当な駆動信号を印
加することによつて、導体の交差点に配置された
セルが放電され、可視表示が行われる。放電後セ
ル領域に隣接した誘電面に壁電荷が生じ、これに
より放電電位とは反対の壁電荷電位が生じ、この
電位は放電後短時間でセルをターンオフし且つ次
の維持反復においてセルを放電させるためにすべ
ての導体に印加される維持信号と組合わされる。
配設された導体アレイ上に誘電層が被着され、ガ
ラス基板が互いに直交するように配設された導体
アレイによつて密封され、導体の交差点が表示セ
ルを画定する。導体アレイに適当な駆動信号を印
加することによつて、導体の交差点に配置された
セルが放電され、可視表示が行われる。放電後セ
ル領域に隣接した誘電面に壁電荷が生じ、これに
より放電電位とは反対の壁電荷電位が生じ、この
電位は放電後短時間でセルをターンオフし且つ次
の維持反復においてセルを放電させるためにすべ
ての導体に印加される維持信号と組合わされる。
従来、維持信号は、一般に高速、大電流、高電
圧及び低インピーダンスのバツクグラウンド回路
によつて供給されている。維持信号は、一連の個
別的駆動回路を介してパネルのすべての線に印加
され、ここで選択的に書込又は消去信号と組合わ
される。技術及びコストの面から、駆動回路及び
他の回路を集積回路パツケージ又はチツプ中にパ
ーケージングすることが好ましい。表示装置中で
すべての放電が同時に生じるとともに表示装置は
連続的に充電され且つ放電される容量性負荷を示
すので、上述のような回路仕様が望まれる。集積
回路は、高密度、低電圧、低電力デイジタル信号
処理に好適なものであり、かかるパラメータを集
積回路に集積化すると、コスト及び寸法が最小に
なる。しかし、実際には高電圧、高電流のドライ
バすなわちスイツチング回路を集積化することが
望まれるのであり、このような集積回路は非常に
高価なものになつてしまう。そこで、半導体技術
を用いて高密度にパツケージングする場合に特に
両立しない高電力及び低電力セグメントのアナロ
グ及びデイジタル構成要素を組合わせることによ
つてパネル駆動波形が発生される。
圧及び低インピーダンスのバツクグラウンド回路
によつて供給されている。維持信号は、一連の個
別的駆動回路を介してパネルのすべての線に印加
され、ここで選択的に書込又は消去信号と組合わ
される。技術及びコストの面から、駆動回路及び
他の回路を集積回路パツケージ又はチツプ中にパ
ーケージングすることが好ましい。表示装置中で
すべての放電が同時に生じるとともに表示装置は
連続的に充電され且つ放電される容量性負荷を示
すので、上述のような回路仕様が望まれる。集積
回路は、高密度、低電圧、低電力デイジタル信号
処理に好適なものであり、かかるパラメータを集
積回路に集積化すると、コスト及び寸法が最小に
なる。しかし、実際には高電圧、高電流のドライ
バすなわちスイツチング回路を集積化することが
望まれるのであり、このような集積回路は非常に
高価なものになつてしまう。そこで、半導体技術
を用いて高密度にパツケージングする場合に特に
両立しない高電力及び低電力セグメントのアナロ
グ及びデイジタル構成要素を組合わせることによ
つてパネル駆動波形が発生される。
前述のように、プラズマ表示パネルは、基本的
に容量性負荷であるものを充電し且つ放電するた
めに高電力トランジシヨン駆動回路を必要とす
る。上記容量性負荷は、パネル線を電圧トランジ
シヨンによつて同時に駆動し、相互キヤパシタン
スの衝撃を除去することによつて最小になる。こ
れらの電圧トランジシヨンが終了すると、プラズ
マが放電し、パネル動作に必要な壁電荷の転送を
満足に行うのに非常に高い電流が必要となる。そ
して、パネルは、両ピーク電圧において高電流プ
ラズマ放電が生じるようなピークピーク値が200
ボルトの公称値を有する交流波形を発生するよう
制御されたトランジシヨンによつて反対方向に駆
動される。
に容量性負荷であるものを充電し且つ放電するた
めに高電力トランジシヨン駆動回路を必要とす
る。上記容量性負荷は、パネル線を電圧トランジ
シヨンによつて同時に駆動し、相互キヤパシタン
スの衝撃を除去することによつて最小になる。こ
れらの電圧トランジシヨンが終了すると、プラズ
マが放電し、パネル動作に必要な壁電荷の転送を
満足に行うのに非常に高い電流が必要となる。そ
して、パネルは、両ピーク電圧において高電流プ
ラズマ放電が生じるようなピークピーク値が200
ボルトの公称値を有する交流波形を発生するよう
制御されたトランジシヨンによつて反対方向に駆
動される。
このように制御された電圧トランジシヨンを発
生するにはアナログ高電力スイツチング回路が必
要であり、プラズマ放電を行うには、パネル線と
高電圧電源との間に低インピーダンス低電力デイ
ジタル・スイツチが必要である。
生するにはアナログ高電力スイツチング回路が必
要であり、プラズマ放電を行うには、パネル線と
高電圧電源との間に低インピーダンス低電力デイ
ジタル・スイツチが必要である。
個別的なバツクグラウンド・アナログ回路によ
つて完全な維持信号波形を発生させると、高電力
トランジシヨンという要求は満たされるが、バツ
クグラウンド装置の累積インピーダンス及びイン
ピーダンス分布は低インピーダンス放電基準を満
足させることができない。完全に集積化された回
路によつて完全な維持波形を発生させると、低イ
ンピーダンス・プラズマ放電という要求は満足さ
れるが、集積回路の密度、歩留り及び信頼性に影
響を与える高ストレス、高電力のアナログ・スイ
ツチングを行わなければならなくなる。
つて完全な維持信号波形を発生させると、高電力
トランジシヨンという要求は満たされるが、バツ
クグラウンド装置の累積インピーダンス及びイン
ピーダンス分布は低インピーダンス放電基準を満
足させることができない。完全に集積化された回
路によつて完全な維持波形を発生させると、低イ
ンピーダンス・プラズマ放電という要求は満足さ
れるが、集積回路の密度、歩留り及び信頼性に影
響を与える高ストレス、高電力のアナログ・スイ
ツチングを行わなければならなくなる。
本発明は、各種回路が最適に動作する分割駆動
装置中にアナログ及びデイジタル回路を組入れる
ものである。本発明は、容量性パネル線に直流電
圧トランジシヨンを与え且つ付随したスイツチン
グ電力を消費する個別的構成要素を使用した安価
な単一バツクグラウンド・アナログ回路と、プラ
ズマ放電電流の放電路を形成するために電圧トラ
ンジシヨンの後にオンに切換わる各パネル線に対
応した集積化駆動回路対とを具備する。プラズマ
放電は非常に迅速に且つ短時間に行われるので、
集積回路はわずかなチツプ領域しか占有せず且つ
高密度パツケージングが可能な交流能力を有する
低電流回路となる。集積回路は100乃至200ボルト
の電圧に耐えることができなければならないが15
ボルト以下の電圧でスイツチングされるので、高
ストレス状態を避けることができる。このように
低電圧スイツチング回路であるからチツプの歩留
りが高まるので、集積回路コストを最も低くする
ことができる。さらに、バツクグラウンド・アナ
ログ回路が直流レベル・シフトを取扱うので、集
積回路の部品数が最適なものとなる。
装置中にアナログ及びデイジタル回路を組入れる
ものである。本発明は、容量性パネル線に直流電
圧トランジシヨンを与え且つ付随したスイツチン
グ電力を消費する個別的構成要素を使用した安価
な単一バツクグラウンド・アナログ回路と、プラ
ズマ放電電流の放電路を形成するために電圧トラ
ンジシヨンの後にオンに切換わる各パネル線に対
応した集積化駆動回路対とを具備する。プラズマ
放電は非常に迅速に且つ短時間に行われるので、
集積回路はわずかなチツプ領域しか占有せず且つ
高密度パツケージングが可能な交流能力を有する
低電流回路となる。集積回路は100乃至200ボルト
の電圧に耐えることができなければならないが15
ボルト以下の電圧でスイツチングされるので、高
ストレス状態を避けることができる。このように
低電圧スイツチング回路であるからチツプの歩留
りが高まるので、集積回路コストを最も低くする
ことができる。さらに、バツクグラウンド・アナ
ログ回路が直流レベル・シフトを取扱うので、集
積回路の部品数が最適なものとなる。
本発明は、集積度が高く、コストが低く、信頼
性が高く高性能の分割プラズマ表示装置パネル駆
動回路を提供するものである。また、本発明は、
回路にかかる電圧が無視できるときのみ回路のス
イツチング動作を許容する電圧比較ゲートによつ
て集積化出力駆動回路の高ストレス状態を低減す
るものである。さらに、本発明は、駆動回路の性
能を高め、動作限界を拡張し、コストを低減し、
寸法を小さくするものである。 本発明の目的
は、プラズマ表示装置のための改良された駆動装
置を提供するにある。
性が高く高性能の分割プラズマ表示装置パネル駆
動回路を提供するものである。また、本発明は、
回路にかかる電圧が無視できるときのみ回路のス
イツチング動作を許容する電圧比較ゲートによつ
て集積化出力駆動回路の高ストレス状態を低減す
るものである。さらに、本発明は、駆動回路の性
能を高め、動作限界を拡張し、コストを低減し、
寸法を小さくするものである。 本発明の目的
は、プラズマ表示装置のための改良された駆動装
置を提供するにある。
本発明の別の目的は、分割プラズマ放電パネル
駆動回路中において集積回路技術とアナログ回路
技術のそれぞれの利点を享受し得るように集積回
路とアナログ回路を組合わせたプラズマ表示装置
用駆動装置を提供するためにある。
駆動回路中において集積回路技術とアナログ回路
技術のそれぞれの利点を享受し得るように集積回
路とアナログ回路を組合わせたプラズマ表示装置
用駆動装置を提供するためにある。
以下、添付図面を参照して本発明の実施例につ
いて説明する。
いて説明する。
第１図において、バツクグラウンド・アナログ
回路は、個別的（discyete）トランジスタ１１，
１３，１５及び１７を含むものとして示されてい
る。本発明の実施例の動作を第２図のタイミング
及び波形図を参照しつつ説明する。トランジスタ
１１は、時点t1においてオン状態に切換わり、す
べてのパネル線の電圧が関連したダイオード１９
によつて正レベルＶに上昇する正制御電圧トラン
ジシヨンが開始される。通常、パネル線の放電は
時点t3において生じ、これにより、維持信号波形
を歪ませ且つパネル動作マージンをかなり低減さ
せる負の大きなスパイク電圧が生じる。このよう
なバツクグラウンド維持回路における不都合は、
スパイク電圧を通常の耐電圧範囲まで低減させる
ように駆動回路２３を低インピーダンス・モード
に切換えることによつて防止できる。時点t2にお
いて、電圧比較回路２１は基準値から上の維持レ
ベルへの電圧トランジシヨンが完了したこと又は
ほぼ完了することを感知し、すべての集積回路デ
バイス２３，２３′，２３″をオンに切換える。時
点t3においてプラズマ放電が生じると、高電圧キ
ヤパシタ２５からデバイス２３，２３′等を介し
てパネル線２７，２９への低インピーダンス電流
路が形成される。ブロツク３１として示されてい
る集積化駆動回路は２つの駆動回路のみを含んで
いるが、実際には、２つ以上のこのような駆動回
路を単一の集積回路チツプ中に最適の回路密度で
パーケージングすることができる。時点t4の前に
トランジスタ１１及び２３をオフに切換えること
によつてこの動作は終了する。
回路は、個別的（discyete）トランジスタ１１，
１３，１５及び１７を含むものとして示されてい
る。本発明の実施例の動作を第２図のタイミング
及び波形図を参照しつつ説明する。トランジスタ
１１は、時点t1においてオン状態に切換わり、す
べてのパネル線の電圧が関連したダイオード１９
によつて正レベルＶに上昇する正制御電圧トラン
ジシヨンが開始される。通常、パネル線の放電は
時点t3において生じ、これにより、維持信号波形
を歪ませ且つパネル動作マージンをかなり低減さ
せる負の大きなスパイク電圧が生じる。このよう
なバツクグラウンド維持回路における不都合は、
スパイク電圧を通常の耐電圧範囲まで低減させる
ように駆動回路２３を低インピーダンス・モード
に切換えることによつて防止できる。時点t2にお
いて、電圧比較回路２１は基準値から上の維持レ
ベルへの電圧トランジシヨンが完了したこと又は
ほぼ完了することを感知し、すべての集積回路デ
バイス２３，２３′，２３″をオンに切換える。時
点t3においてプラズマ放電が生じると、高電圧キ
ヤパシタ２５からデバイス２３，２３′等を介し
てパネル線２７，２９への低インピーダンス電流
路が形成される。ブロツク３１として示されてい
る集積化駆動回路は２つの駆動回路のみを含んで
いるが、実際には、２つ以上のこのような駆動回
路を単一の集積回路チツプ中に最適の回路密度で
パーケージングすることができる。時点t4の前に
トランジスタ１１及び２３をオフに切換えること
によつてこの動作は終了する。
時点t4において、スイツチ１７のストレス状態
を緩らげるようにデバイス３５を介してパネル容
量を基準レベルに低減するためにトランジスタ・
スイツチ１３がオンに切換えられる。説明を簡単
にするために、ストレス状態とはチツプに瞬間的
に大きな電力負荷がかけられチツプが自己破壊を
起すおそれがある状態をいうものとする。個別的
デバイス１７は時点t5においてオンに切換わり、
パネル線の電圧がデバイス３５によつて基準レベ
ルから負のトランジシヨン・レベルに低下する。
電圧比較回路３７は、負の電圧トランジシヨンが
完了したことを感知して、すべての集積化デバイ
ス４１，４１′等をオンに切換える。時点t7にお
いて、スイツチ４１の低インピーダンス路を通し
て第２のプラズマ放電が行われる。時点t8の前
に、デバイス１７及び４１がオフに切換えられ、
時点t8において、個別的デバイスがパネル線の電
圧を基準レベルに戻す。そして、かかる動作サイ
クルが繰返される。アナログ回路は、100ボルト
回路及び個別的トランジスタを使用して200ボル
トのピークピーク値を有する支持信号を発生する
ものである。レベル・スイツチング動作は電力ス
イツチング・デバイスの簡単な動作なので、何ら
性能を低下させることなく低コストの回路を使用
できまた公差が高い回路をも使用できる。
を緩らげるようにデバイス３５を介してパネル容
量を基準レベルに低減するためにトランジスタ・
スイツチ１３がオンに切換えられる。説明を簡単
にするために、ストレス状態とはチツプに瞬間的
に大きな電力負荷がかけられチツプが自己破壊を
起すおそれがある状態をいうものとする。個別的
デバイス１７は時点t5においてオンに切換わり、
パネル線の電圧がデバイス３５によつて基準レベ
ルから負のトランジシヨン・レベルに低下する。
電圧比較回路３７は、負の電圧トランジシヨンが
完了したことを感知して、すべての集積化デバイ
ス４１，４１′等をオンに切換える。時点t7にお
いて、スイツチ４１の低インピーダンス路を通し
て第２のプラズマ放電が行われる。時点t8の前
に、デバイス１７及び４１がオフに切換えられ、
時点t8において、個別的デバイスがパネル線の電
圧を基準レベルに戻す。そして、かかる動作サイ
クルが繰返される。アナログ回路は、100ボルト
回路及び個別的トランジスタを使用して200ボル
トのピークピーク値を有する支持信号を発生する
ものである。レベル・スイツチング動作は電力ス
イツチング・デバイスの簡単な動作なので、何ら
性能を低下させることなく低コストの回路を使用
できまた公差が高い回路をも使用できる。
集積回路パツケージの部分を形成する相補デバ
イス３３及び３５は、書込及び消去動作の間、パ
ネル線の選択を行う。通常の維持（sustain）の
間、デバイス３５は常にオンであり、デバイス３
３は常にオフである。電圧比較器２１及び３７は
回路チツプ３１に集積化され、正の電圧トランジ
シヨンの高電圧レベルより低い15ボルトと負のト
ランジシヨンの接地電位より高い15ボルトを感知
する。維持信号波形からスパイクを除去すると、
通常の動作マージンが維持され、バツクグラウン
ド回路を低コストの個別的回路で構成することが
できる。２つのデイジタル比較器を駆動回路チツ
プに集積化しても特別コストが上がるわけではな
く、性能が向上する。
イス３３及び３５は、書込及び消去動作の間、パ
ネル線の選択を行う。通常の維持（sustain）の
間、デバイス３５は常にオンであり、デバイス３
３は常にオフである。電圧比較器２１及び３７は
回路チツプ３１に集積化され、正の電圧トランジ
シヨンの高電圧レベルより低い15ボルトと負のト
ランジシヨンの接地電位より高い15ボルトを感知
する。維持信号波形からスパイクを除去すると、
通常の動作マージンが維持され、バツクグラウン
ド回路を低コストの個別的回路で構成することが
できる。２つのデイジタル比較器を駆動回路チツ
プに集積化しても特別コストが上がるわけではな
く、性能が向上する。
維持信号を発生するための要素を集積化駆動回
路チツプと個別的バツクグラウンド・アナログ回
路に分割することにより、集積化コスト、性能及
び信頼性を最適化し得る。すべてのパネル線を制
御する安価な個別的（discrete）バツクグラウン
ド・デバイス１１，１３，１５及び１７によつて
高電力の制御された電圧トランジシヨンを生じさ
せることができる一方、各パネル線について一対
のスイツチ２３及び４１が設けられる低ストレス
の集積回路モジユールによつて低インピーダンス
低電力プラズマ放電を行うことができる。さら
に、分割されたアナログ回路は高性能である必要
がないので、単一の回路で必要なすべての機能を
果たそうとするより安価となる。また、比較回路
を使用すると集積化出力デバイスのストレス・レ
ベルが最も低くなる。
路チツプと個別的バツクグラウンド・アナログ回
路に分割することにより、集積化コスト、性能及
び信頼性を最適化し得る。すべてのパネル線を制
御する安価な個別的（discrete）バツクグラウン
ド・デバイス１１，１３，１５及び１７によつて
高電力の制御された電圧トランジシヨンを生じさ
せることができる一方、各パネル線について一対
のスイツチ２３及び４１が設けられる低ストレス
の集積回路モジユールによつて低インピーダンス
低電力プラズマ放電を行うことができる。さら
に、分割されたアナログ回路は高性能である必要
がないので、単一の回路で必要なすべての機能を
果たそうとするより安価となる。また、比較回路
を使用すると集積化出力デバイスのストレス・レ
ベルが最も低くなる。
第１図は維持信号を発生するのに使用されるデ
イジタル回路とアナログ回路との組合せによつて
構成される本発明の実施例を示す回路図、第２図
は本発明の好ましい実施例によつて発生された複
合維持信号を示す波形図である。 １１，１３，１５，１７…個別的トランジス
タ、１９，１９′…ダイオード、２１…電圧比較
回路、２３，２３′，２３″…駆動回路、２５…高
電圧キヤパシタ、２７，２９…パネル線、３１…
集積化駆動回路、３３，３５…相補デバイス、３
７…電圧比較回路、４１，４１′，４１″…集積化
デバイス。
イジタル回路とアナログ回路との組合せによつて
構成される本発明の実施例を示す回路図、第２図
は本発明の好ましい実施例によつて発生された複
合維持信号を示す波形図である。 １１，１３，１５，１７…個別的トランジス
タ、１９，１９′…ダイオード、２１…電圧比較
回路、２３，２３′，２３″…駆動回路、２５…高
電圧キヤパシタ、２７，２９…パネル線、３１…
集積化駆動回路、３３，３５…相補デバイス、３
７…電圧比較回路、４１，４１′，４１″…集積化
デバイス。
Claims (1)
- 【特許請求の範囲】 １ 交差する導体アレイの交差点によつて決定さ
れる複数のセルを有し、選択されたセルの電荷の
放電により視覚的表示を行うプラズマ表示装置の
駆動装置において、 (a) 電圧源に接続され、スイツチングにより基準
電圧レベルから正方向及び負方向へパネル線を
介して上記セルに印加される電圧を立ち上げる
デイスクリート・スイツチング・トランジスタ
素子をもつアナログ回路と、 (b) 上記セルに接続され、上記デイスクリート・
スイツチング・トランジスタ素子を含む導電路
よりも低インピーダンスであり、ターンオンに
より上記セルから電荷を放電させる導電路を形
成するスイツチング手段と、上記パネル線の電
圧を検出して、該電圧が正方向の所定レベル以
上または負方向の所定レベル以下であることに
応答して該スイツチング手段をターンオンさせ
るための比較手段とを集積してなる集積回路、 とを具備するプラズマ表示装置の駆動装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/278,270 US4370651A (en) | 1981-06-29 | 1981-06-29 | Advanced plasma panel technology |
| US278270 | 1981-06-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS587185A JPS587185A (ja) | 1983-01-14 |
| JPH0338599B2 true JPH0338599B2 (ja) | 1991-06-11 |
Family
ID=23064356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57043067A Granted JPS587185A (ja) | 1981-06-29 | 1982-03-19 | プラズマ表示装置の駆動装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4370651A (ja) |
| EP (1) | EP0068110B1 (ja) |
| JP (1) | JPS587185A (ja) |
| DE (1) | DE3277655D1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2515402B1 (ja) * | 1981-10-23 | 1987-12-24 | Thomson Csf | |
| US4570159A (en) * | 1982-08-09 | 1986-02-11 | International Business Machines Corporation | "Selstain" integrated circuitry |
| JPS60182488A (ja) * | 1984-02-29 | 1985-09-18 | 日本電気株式会社 | 駆動用電子回路 |
| US5561348A (en) * | 1995-04-10 | 1996-10-01 | Old Dominion University | Field controlled plasma discharge device |
| JP3642693B2 (ja) | 1998-12-28 | 2005-04-27 | 富士通株式会社 | プラズマディスプレイパネル装置 |
| CN100399381C (zh) * | 2001-04-29 | 2008-07-02 | 中华映管股份有限公司 | 等离子平面显示器上定址电极驱动晶片的散热控制装置 |
| EP1262940A1 (en) * | 2001-05-28 | 2002-12-04 | Chunghwa Picture Tubes, Ltd. | Method for dissipating heat on electrode drive circuits of a plasma display panel |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5039024A (ja) * | 1973-06-29 | 1975-04-10 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3811124A (en) * | 1972-06-12 | 1974-05-14 | Ibm | Solid state gas panel display circuits with non-inductive solid state isolation between low level logic and high level drive signal functions |
| US4072937A (en) * | 1976-01-15 | 1978-02-07 | Bell Telephone Laboratories, Incorporated | MOS transistor driver circuits for plasma panels and similar matrix display devices |
| US4140944A (en) * | 1977-04-27 | 1979-02-20 | Owens-Illinois, Inc. | Method and apparatus for open drain addressing of a gas discharge display/memory panel |
| US4189729A (en) * | 1978-04-14 | 1980-02-19 | Owens-Illinois, Inc. | MOS addressing circuits for display/memory panels |
| US4263534A (en) * | 1980-01-08 | 1981-04-21 | International Business Machines Corporation | Single sided sustain voltage generator |
-
1981
- 1981-06-29 US US06/278,270 patent/US4370651A/en not_active Expired - Fee Related
-
1982
- 1982-03-19 JP JP57043067A patent/JPS587185A/ja active Granted
- 1982-05-05 DE DE8282103882T patent/DE3277655D1/de not_active Expired
- 1982-05-05 EP EP82103882A patent/EP0068110B1/en not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5039024A (ja) * | 1973-06-29 | 1975-04-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3277655D1 (en) | 1987-12-17 |
| EP0068110B1 (en) | 1987-11-11 |
| US4370651A (en) | 1983-01-25 |
| EP0068110A2 (en) | 1983-01-05 |
| JPS587185A (ja) | 1983-01-14 |
| EP0068110A3 (en) | 1985-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100242244B1 (ko) | 스캐닝 회로 | |
| US7078865B2 (en) | Capacitive-load driving circuit capable of properly handling temperature rise and plasma display apparatus using the same | |
| EP0548051B1 (en) | Method for sustaining cells and pixels of plasma panels, electro-luminescent panels, LCD's or the like and a circuit for carrying out the method | |
| US5438290A (en) | Low power driver circuit for an AC plasma display panel | |
| TWI248052B (en) | Capacitive load drive circuit and plasma display apparatus | |
| US4316123A (en) | Staggered sustain voltage generator and technique | |
| US5559463A (en) | Low power clock circuit | |
| TWI278805B (en) | Display panel drive circuit and plasma display | |
| US6097214A (en) | Power output stage for the control of plasma screen cells | |
| EP0420518B1 (en) | Power saving drive circuit for TFEL devices | |
| JP2001013917A (ja) | ディスプレイ装置 | |
| JPH1185093A (ja) | 表示パネル駆動装置 | |
| JPH0338599B2 (ja) | ||
| JPH10105113A (ja) | 容量性負荷の駆動方法及び回路 | |
| US7122968B2 (en) | Control circuit drive circuit for a plasma panel | |
| KR100776500B1 (ko) | 시프트 레지스터 회로 | |
| US6853146B2 (en) | Method and circuit for controlling a plasma panel | |
| US7768474B2 (en) | Device for driving capacitive light emitting element | |
| KR101143608B1 (ko) | 플라즈마 디스플레이 패널의 에너지회수 및 방전유지를위한 파워모듈 | |
| JP2009122285A (ja) | 表示駆動装置 | |
| JP2004144931A (ja) | プラズマディスプレイパネルの駆動方法および駆動装置 | |
| KR100502348B1 (ko) | 플라즈마 디스플레이 패널의 어드레스 구동회로를 위한전력 회생 회로 | |
| JPH11143426A (ja) | 低消費電力出力回路 | |
| JPS6331094Y2 (ja) | ||
| JPH08316818A (ja) | 集積回路装置の出力回路 |