JPS587185A - プラズマ表示装置の駆動装置 - Google Patents
プラズマ表示装置の駆動装置Info
- Publication number
- JPS587185A JPS587185A JP57043067A JP4306782A JPS587185A JP S587185 A JPS587185 A JP S587185A JP 57043067 A JP57043067 A JP 57043067A JP 4306782 A JP4306782 A JP 4306782A JP S587185 A JPS587185 A JP S587185A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- circuits
- plasma display
- integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はプラズマ表示装置の駆動装置に関する。
プラズマ表示装置においては、ガラス基板上に配設され
た導体アレイ上に誘電層が被着され、ガラス基板が互い
に直交するように配設された導体プレイによって蜜月さ
れ、導体の交差点が表示上ルを画定する。導体アレイに
適当な駆動信号を印加することによって、導体の交差点
に配置されたセルが放電され、可視表示が行われる。放
電後セル領域に隣接した誘電層に壁電荷が生じ、これに
より放電電位とけ反対の壁Ｎ荷電位が生じ、この電位は
放電後短時間でセルをターンオフし且つ次の維持反復に
おいてセルを放電させるためにすへての導体に印加され
る維持信号と糾合わされる。
た導体アレイ上に誘電層が被着され、ガラス基板が互い
に直交するように配設された導体プレイによって蜜月さ
れ、導体の交差点が表示上ルを画定する。導体アレイに
適当な駆動信号を印加することによって、導体の交差点
に配置されたセルが放電され、可視表示が行われる。放
電後セル領域に隣接した誘電層に壁電荷が生じ、これに
より放電電位とけ反対の壁Ｎ荷電位が生じ、この電位は
放電後短時間でセルをターンオフし且つ次の維持反復に
おいてセルを放電させるためにすへての導体に印加され
る維持信号と糾合わされる。
従来、維持信号は、一般に高速、大電流、高電圧及び低
インピ〜タンスのバックグラウンド回路によって供給さ
れている。維持信号は、一連の個別的駆動回路を介して
パイルのすべての線に印加され、ここで選択的に書込又
は消去信号と絹合わされる。技術及びコストの面から、
駆動回路及び他の回路を集積回路パッケ−ジ又はチップ
中にパーケージングすることが好捷しい。表示装置中で
すべての放電が同時に生じるとともに表示装置は連線画
に充電され且つ放電さ′：Ｉ７る容量性負荷を示すので
、上述のような回路仕様が望斗れる。集積回路し１−１
高密度、低電圧、低電力テイジタ、ＩＬ信号処理に好適
なものであり、かかるパラメータを集積回路に集積化す
ると、コスト及び手法が最小になる。しかし、実際には
高′ｉイ圧、高電流のトライノ・すなわちスイッチング
回路を集積化することが望捷れるのであり、このような
集積回路は非常に高価なものになってし甘う。そこで、
半導体技術を用いて高密度にパッケージングする場合に
特に両ケしない高雷１力及び低電力士グメントのアナロ
グ及びテイジタル構成要素を組合わせることによってパ
イル駆動波形が発生される。
インピ〜タンスのバックグラウンド回路によって供給さ
れている。維持信号は、一連の個別的駆動回路を介して
パイルのすべての線に印加され、ここで選択的に書込又
は消去信号と絹合わされる。技術及びコストの面から、
駆動回路及び他の回路を集積回路パッケ−ジ又はチップ
中にパーケージングすることが好捷しい。表示装置中で
すべての放電が同時に生じるとともに表示装置は連線画
に充電され且つ放電さ′：Ｉ７る容量性負荷を示すので
、上述のような回路仕様が望斗れる。集積回路し１−１
高密度、低電圧、低電力テイジタ、ＩＬ信号処理に好適
なものであり、かかるパラメータを集積回路に集積化す
ると、コスト及び手法が最小になる。しかし、実際には
高′ｉイ圧、高電流のトライノ・すなわちスイッチング
回路を集積化することが望捷れるのであり、このような
集積回路は非常に高価なものになってし甘う。そこで、
半導体技術を用いて高密度にパッケージングする場合に
特に両ケしない高雷１力及び低電力士グメントのアナロ
グ及びテイジタル構成要素を組合わせることによってパ
イル駆動波形が発生される。
前述のように、プラズマ表示パイ・ルは、基本的に容量
性負荷であるものを充電し且つ放電するために高電力ト
ランジンヨン駆動回路を必要とする。
性負荷であるものを充電し且つ放電するために高電力ト
ランジンヨン駆動回路を必要とする。
上記容量性負荷は、パネル線を電圧トランジションによ
って同時に１駆即１し、相互ギャパソタンスの衝撃を除
去することによって最小になる。これらの電圧トランク
シヨンが終了すると、プラズマが（≦） 放電し、パイ； ／ｌ−動作に必要な壁取イυ丁の転送
を満足に行うのに非常に高い電流が必夾となる。そして
、バ不ノ「は、両ピーク電圧において高電流プラズマ放
電が生じるようなビークピーり価が２０［］ボッ１［・
の公称価を有する交流波形を発生するよう制御されたｊ
・ランジ／ヨンによって反対方向に駆動される。
って同時に１駆即１し、相互ギャパソタンスの衝撃を除
去することによって最小になる。これらの電圧トランク
シヨンが終了すると、プラズマが（≦） 放電し、パイ； ／ｌ−動作に必要な壁取イυ丁の転送
を満足に行うのに非常に高い電流が必夾となる。そして
、バ不ノ「は、両ピーク電圧において高電流プラズマ放
電が生じるようなビークピーり価が２０［］ボッ１［・
の公称価を有する交流波形を発生するよう制御されたｊ
・ランジ／ヨンによって反対方向に駆動される。
この」；うに制御された電圧トラン／／・ヨンを発生１
−るに―アナログ高電カスイツチング回路が必要であり
、プラズマ放電を行うには、パネル線と高電圧電源との
間に低インピーダンス低電力ティ／タル・スイッチが必
要である。
−るに―アナログ高電カスイツチング回路が必要であり
、プラズマ放電を行うには、パネル線と高電圧電源との
間に低インピーダンス低電力ティ／タル・スイッチが必
要である。
個別的なバツクグラウ′ンド・アナログ回路によって完
全な維持信号波形を発生させると、高電ソ月・ランジシ
ョンという要求は満／こされるが、・くツクグラ−ヴン
ド装置の累積インピータンス及びインピータンス分布は
低インピータンス放電基準を満足させることができない
。完全に集積化された回路によって完全な維持波形を発
生させるＪ−１低インピータンス・プラズマ放電という
要求は満足される（４） が、集積回路の密度、歩留り及び信頼性に影響を与える
高スｉ・レス、高電力１７）アナログ・スイッチングを
行わなければならなくなる。
全な維持信号波形を発生させると、高電ソ月・ランジシ
ョンという要求は満／こされるが、・くツクグラ−ヴン
ド装置の累積インピータンス及びインピータンス分布は
低インピータンス放電基準を満足させることができない
。完全に集積化された回路によって完全な維持波形を発
生させるＪ−１低インピータンス・プラズマ放電という
要求は満足される（４） が、集積回路の密度、歩留り及び信頼性に影響を与える
高スｉ・レス、高電力１７）アナログ・スイッチングを
行わなければならなくなる。
本発明１ｄ、各種回路が最適に動作する分割１駆動装置
中にアナログ及びディプタル回路を組入れるものである
。本発明Ｕ」３、芥ｈ１件・ぐイ、ル線に両流電圧トラ
ンジンヨ／を与え旧つ伺随したスイッチング電力を消費
する個別的構成要素を使用した安価な単一ハックグラウ
ンド・了りログ回路と、プラズマ放電電流の放電路を形
成するために電圧トランクシヨンの後にオンに切換わる
各パイ・ル線に対応した集積化１駆動回路対とを具備す
る。プラズマ放電は非常に迅速に且つ短時間に行われる
ので、集積回路はわずかなチップ領域しか占有せず且つ
高密度パッケージングが可能力−文流能力を有する低電
流回路となる。集積回路は１００乃至２００ボルトの電
圧に而・］えることができなければならないが１５ボル
ト以下の電圧でスイッチングされるので、高ストレス状
態を避けることができる。このように低電圧スイッチン
グ回路であるからチ５ツブの歩留りが高するので、集積
回路コスＩ−を最も低くすることができる。さらに、・
・ツクグラウンド・アナログ回路が直流レヘ）シ・ンフ
トを取扱うので、集積回路の部品数が最適なものとなる
。
中にアナログ及びディプタル回路を組入れるものである
。本発明Ｕ」３、芥ｈ１件・ぐイ、ル線に両流電圧トラ
ンジンヨ／を与え旧つ伺随したスイッチング電力を消費
する個別的構成要素を使用した安価な単一ハックグラウ
ンド・了りログ回路と、プラズマ放電電流の放電路を形
成するために電圧トランクシヨンの後にオンに切換わる
各パイ・ル線に対応した集積化１駆動回路対とを具備す
る。プラズマ放電は非常に迅速に且つ短時間に行われる
ので、集積回路はわずかなチップ領域しか占有せず且つ
高密度パッケージングが可能力−文流能力を有する低電
流回路となる。集積回路は１００乃至２００ボルトの電
圧に而・］えることができなければならないが１５ボル
ト以下の電圧でスイッチングされるので、高ストレス状
態を避けることができる。このように低電圧スイッチン
グ回路であるからチ５ツブの歩留りが高するので、集積
回路コスＩ−を最も低くすることができる。さらに、・
・ツクグラウンド・アナログ回路が直流レヘ）シ・ンフ
トを取扱うので、集積回路の部品数が最適なものとなる
。
本発明は、集積度が高く、コスｌが低く、信頼性が高く
高性能の分割プラズマ表示装置パイ・ル駆動回路を提供
するものである。丑だ１、本発明ｔｉ、回路にかかる電
圧が無視できるときのみ回路のスイッチング動作をボｆ
答する電圧比較ケ−１・によって集積化出力駆動回路の
高ストレス状態を低減するものである。さらに、本発明
は、１駆動回路の性能を高め、動作限界を拡張１〜、コ
ストを低減１−７、寸法を小さくするものである。
高性能の分割プラズマ表示装置パイ・ル駆動回路を提供
するものである。丑だ１、本発明ｔｉ、回路にかかる電
圧が無視できるときのみ回路のスイッチング動作をボｆ
答する電圧比較ケ−１・によって集積化出力駆動回路の
高ストレス状態を低減するものである。さらに、本発明
は、１駆動回路の性能を高め、動作限界を拡張１〜、コ
ストを低減１−７、寸法を小さくするものである。
本発明の目的は、プラズマ表示装置のだめの改良された
１駆動装置を提供するにある。
１駆動装置を提供するにある。
本発明の別の目的は、分割プラズマ放電パネル駆動回路
中において集積回路技術とアナログ回路技術のそれぞれ
の利点を享受し得るように集積回路とアナログ回路を組
合わせだプラズマ表示装置用駆動装置を提供するために
ある。
中において集積回路技術とアナログ回路技術のそれぞれ
の利点を享受し得るように集積回路とアナログ回路を組
合わせだプラズマ表示装置用駆動装置を提供するために
ある。
リ、下、添イ附図面を参照して本発明の実施例（Ｃつい
て説明する。
て説明する。
第１図において、ハソクグ″、・ランド・アナログ回路
１寸、個別的（ｄｉｓｃｒｅｔｃ） ｌ□ラン／スタ
１１、’１．１５及び１７を含むものとして示されてい
る。本発明の実施例の動作を第２１ン１のタイミング及
び波形図を参照しつつ１悦明する。トランジスタ１１は
、時点ｔ１におい−Ｃオ／状態に切換わり、すへてのバ
ネ、１１線の電圧が関連したタイＡ−ド１９によって正
レベルＶに上昇する正制御電圧ｊ・ランジンヨンが開始
される。通常、パネル線の放電は時点ｔ３において生じ
、これにより、維持信号波形を重重せ月つパイ・ル動作
マージンをかなり低減させる負の大きなスパイク電圧が
生じる。
１寸、個別的（ｄｉｓｃｒｅｔｃ） ｌ□ラン／スタ
１１、’１．１５及び１７を含むものとして示されてい
る。本発明の実施例の動作を第２１ン１のタイミング及
び波形図を参照しつつ１悦明する。トランジスタ１１は
、時点ｔ１におい−Ｃオ／状態に切換わり、すへてのバ
ネ、１１線の電圧が関連したタイＡ−ド１９によって正
レベルＶに上昇する正制御電圧ｊ・ランジンヨンが開始
される。通常、パネル線の放電は時点ｔ３において生じ
、これにより、維持信号波形を重重せ月つパイ・ル動作
マージンをかなり低減させる負の大きなスパイク電圧が
生じる。
このようなハックグラウンド維持回路にお−ける不都合
は、スパイク電圧を通常の面１πｉ圧範囲オで低減させ
るように駆動回路２５を低インピータンス・モートに切
換えることによって防止できる。時点ｔ２において、電
圧１ヒ較回路２１は基準値から上の維持レベルへの電圧
トラニ／／ンヨンが完了したこと又はほぼ完了するこ占
を感知１−２、すへての集積回路デバイス２３．２３’
、２３″をオンに切換える。時点ｔ３においてプラズマ
放電が牛しると、高電圧キーヤパシタ２５からデバイス
２５゜２３′等を介１〜でパネル線２７．２９への低イ
ンピータンス路帷路が形成される。ブロック３１とし７
て示さねでいる集積化駆動回路は２つの９駆動回路のみ
を含んでいるが、実際には、２つ以上のと。
は、スパイク電圧を通常の面１πｉ圧範囲オで低減させ
るように駆動回路２５を低インピータンス・モートに切
換えることによって防止できる。時点ｔ２において、電
圧１ヒ較回路２１は基準値から上の維持レベルへの電圧
トラニ／／ンヨンが完了したこと又はほぼ完了するこ占
を感知１−２、すへての集積回路デバイス２３．２３’
、２３″をオンに切換える。時点ｔ３においてプラズマ
放電が牛しると、高電圧キーヤパシタ２５からデバイス
２５゜２３′等を介１〜でパネル線２７．２９への低イ
ンピータンス路帷路が形成される。ブロック３１とし７
て示さねでいる集積化駆動回路は２つの９駆動回路のみ
を含んでいるが、実際には、２つ以上のと。
のような駆動回路を単一の集積回路チップ中に最適の１
０１路密度でパーケー／ングすることができる。
０１路密度でパーケー／ングすることができる。
時点ｔ４の前にトランジスタ１１及び２５をオフに切換
えることによってこの動作は終了する。
えることによってこの動作は終了する。
時点ｔ４において、スイッチ１７のストレス状態を緩ら
げるようにデバイス５５を介してパイ・ル容量を基準レ
ベルに低減するためにトランジスタ・スイッチ１５がオ
ンに切換えられる。説明を簡単にするために、ストレス
状態とはチップに瞬間的（Ｃ大きな電力負荷がかけられ
チップが１コ已破壊を起すおそれがある状態金いうもの
とする。個別的テパイス１７は時点ｔ５においてオンに
切換わり、パイ、ル線の電１１−がデバイス６５に」二
って基準レベルから負の１−ラノ／ソヨン・ｌ・ヘルに
低下する。
げるようにデバイス５５を介してパイ・ル容量を基準レ
ベルに低減するためにトランジスタ・スイッチ１５がオ
ンに切換えられる。説明を簡単にするために、ストレス
状態とはチップに瞬間的（Ｃ大きな電力負荷がかけられ
チップが１コ已破壊を起すおそれがある状態金いうもの
とする。個別的テパイス１７は時点ｔ５においてオンに
切換わり、パイ、ル線の電１１−がデバイス６５に」二
って基準レベルから負の１−ラノ／ソヨン・ｌ・ヘルに
低下する。
電圧比較回路５７は、負の電Ｆ１：トランジシＨンが完
了１．たことを感知して、ず−＼ての集積化デバイス４
１，４１’等をオンに切換える。時点ｔ７におし）で、
スイッチ４１の低インピータンス路を通１〜で第２のプ
ラズマ放電が行われる。時点ｔ８の前に、デバイス７７
＆ひ４７がオフに切換えられ、時点ｔ８において、個別
的デバイスがパネル線の電圧を基準レベルに仄ず。そｌ
〜で、かかる動作ザイクルが繰返される。アナログ回路
は、ｉｏｏボルト回路及び個別的ｌ・ランジーく夕を使
用して２００ポル［・のピークピーク値を有する支持信
号を発生ずるものである１、レベル・ス・イツチング動
作は電力スイッチング・テ・・イスの簡単な動作なので
、何ら性能を低下さぜることなく低コストの回路を使用
でき寸だ公差が高い回路をも使用できる。
了１．たことを感知して、ず−＼ての集積化デバイス４
１，４１’等をオンに切換える。時点ｔ７におし）で、
スイッチ４１の低インピータンス路を通１〜で第２のプ
ラズマ放電が行われる。時点ｔ８の前に、デバイス７７
＆ひ４７がオフに切換えられ、時点ｔ８において、個別
的デバイスがパネル線の電圧を基準レベルに仄ず。そｌ
〜で、かかる動作ザイクルが繰返される。アナログ回路
は、ｉｏｏボルト回路及び個別的ｌ・ランジーく夕を使
用して２００ポル［・のピークピーク値を有する支持信
号を発生ずるものである１、レベル・ス・イツチング動
作は電力スイッチング・テ・・イスの簡単な動作なので
、何ら性能を低下さぜることなく低コストの回路を使用
でき寸だ公差が高い回路をも使用できる。
集積回路パックージの部分を形成する相補デバイス３５
及び５５は、１込及び消去動作の間、パイ、ル線の選択
を行う。通常の維持（ｓｕｓｔａｉｎ）の間、デバイス
３５は常にオ／であり、デバイス５３は常に〕フである
。電圧比較器２１及び５７ｒ１回路チップう１に集積化
さね、「「の電圧トランジ／ヨンの高電圧レベルより低
い１５ボツ１川・と負のトランジンヨンの接地電位より
高い１５ホル１存・感知する。維持信号波形からスパイ
クを除去−４゛ると、通常の動作マーノンがｉｆｆ持さ
Ｌｌ、ハックグラウンド維持回路を・低コストの１１＾
１別的回路で構ｈｋすることができる。２つのティ／タ
ル比較器を１駆動回路チップに集積化しても７％別コス
トが土がるゎけでばなく、性能が向上する。
及び５５は、１込及び消去動作の間、パイ、ル線の選択
を行う。通常の維持（ｓｕｓｔａｉｎ）の間、デバイス
３５は常にオ／であり、デバイス５３は常に〕フである
。電圧比較器２１及び５７ｒ１回路チップう１に集積化
さね、「「の電圧トランジ／ヨンの高電圧レベルより低
い１５ボツ１川・と負のトランジンヨンの接地電位より
高い１５ホル１存・感知する。維持信号波形からスパイ
クを除去−４゛ると、通常の動作マーノンがｉｆｆ持さ
Ｌｌ、ハックグラウンド維持回路を・低コストの１１＾
１別的回路で構ｈｋすることができる。２つのティ／タ
ル比較器を１駆動回路チップに集積化しても７％別コス
トが土がるゎけでばなく、性能が向上する。
維持信号を発生１゛るための要素を集積化、駆動回路チ
ップと個別的バックグラウンド・アナ「１グ［す１路に
分割することにより、集積化コスｊ・、性能及び信頼性
を最適化しイＬＪる。ずへての・々ネル線を制御する安
価々個別的（ｄｉｓｃｒｅｔｅ） ハックグラウンド
・デバイス１１，１ろ、１５及び１７によって高電力の
制御された電圧トランジ／ヨンを生ＩＣさせるととがで
きる一方、各・ζイ・ル線について一４ｊのスイッチ２
３及び４１が設けら石る低ストレスの集積回路モジュー
ルによって低インピータンス低電力プラズマ放電を行う
ことができる。さらに、分割されたアナログ回路は高性
能である必要がないので、単一の回路で必要なすべての
機能を果たそうとするより安価となる。丑だ、比較回路
を使用すると集積化出力デバイスのストレス・レベルが
最も低くなる。
ップと個別的バックグラウンド・アナ「１グ［す１路に
分割することにより、集積化コスｊ・、性能及び信頼性
を最適化しイＬＪる。ずへての・々ネル線を制御する安
価々個別的（ｄｉｓｃｒｅｔｅ） ハックグラウンド
・デバイス１１，１ろ、１５及び１７によって高電力の
制御された電圧トランジ／ヨンを生ＩＣさせるととがで
きる一方、各・ζイ・ル線について一４ｊのスイッチ２
３及び４１が設けら石る低ストレスの集積回路モジュー
ルによって低インピータンス低電力プラズマ放電を行う
ことができる。さらに、分割されたアナログ回路は高性
能である必要がないので、単一の回路で必要なすべての
機能を果たそうとするより安価となる。丑だ、比較回路
を使用すると集積化出力デバイスのストレス・レベルが
最も低くなる。
第１図は維持信月を発生するのに使用されるテイジタル
回路とアナログ回路との組合せによって構成される本発
明の実施例を示す回路図、第２図は本発明の好捷しい実
施例によって発生された複合維持信号を示す波形図であ
る。 １１．１３，１５．１７・・・個別的トランジスタ、１
９．１９’・・・・タイオード、２１・・・・電圧比較
回路、２３．２５’ 、２３″・・・・駆動回路、２５
・・・・高電圧キャパシタ’、２７．２９・・・・パイ
・ル線、ろ１・・・・集積化駆動回路、３３．３５・・
・・相補デバイス、ろ７・・・・電圧比較回路、４１．
４１ ’ 、 ４１ ″・・・集積化デバイス。 （１１）
回路とアナログ回路との組合せによって構成される本発
明の実施例を示す回路図、第２図は本発明の好捷しい実
施例によって発生された複合維持信号を示す波形図であ
る。 １１．１３，１５．１７・・・個別的トランジスタ、１
９．１９’・・・・タイオード、２１・・・・電圧比較
回路、２３．２５’ 、２３″・・・・駆動回路、２５
・・・・高電圧キャパシタ’、２７．２９・・・・パイ
・ル線、ろ１・・・・集積化駆動回路、３３．３５・・
・・相補デバイス、ろ７・・・・電圧比較回路、４１．
４１ ’ 、 ４１ ″・・・集積化デバイス。 （１１）
Claims (1)
- 【特許請求の範囲】 直交する導体アレイの交差点によって画定される複数の
セルを有し、選択されたセルの放電によって可視表示を
行うプラズマ表示装置の駆動装置において、 基準レベルから正及び負方向にずれる信号を発生する複
数の高電圧回路を含み、バックグラウンド維持信号を発
生するアブーロノ回路と、パイルの個々の線に前記バッ
クグラウンド維持信号を印加する複数の線、駆動回路と
、 前記選択されたセルの放電の間、該放電によって前記バ
ンクグランド維持信号の劣化を補償するために前記線駆
動回路の動作を制御する手段と、を具備するプラズマ表
示装置の１駆動回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/278,270 US4370651A (en) | 1981-06-29 | 1981-06-29 | Advanced plasma panel technology |
| US278270 | 1981-06-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS587185A true JPS587185A (ja) | 1983-01-14 |
| JPH0338599B2 JPH0338599B2 (ja) | 1991-06-11 |
Family
ID=23064356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57043067A Granted JPS587185A (ja) | 1981-06-29 | 1982-03-19 | プラズマ表示装置の駆動装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4370651A (ja) |
| EP (1) | EP0068110B1 (ja) |
| JP (1) | JPS587185A (ja) |
| DE (1) | DE3277655D1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2515402B1 (ja) * | 1981-10-23 | 1987-12-24 | Thomson Csf | |
| US4570159A (en) * | 1982-08-09 | 1986-02-11 | International Business Machines Corporation | "Selstain" integrated circuitry |
| JPS60182488A (ja) * | 1984-02-29 | 1985-09-18 | 日本電気株式会社 | 駆動用電子回路 |
| US5561348A (en) * | 1995-04-10 | 1996-10-01 | Old Dominion University | Field controlled plasma discharge device |
| JP3642693B2 (ja) | 1998-12-28 | 2005-04-27 | 富士通株式会社 | プラズマディスプレイパネル装置 |
| CN100399381C (zh) * | 2001-04-29 | 2008-07-02 | 中华映管股份有限公司 | 等离子平面显示器上定址电极驱动晶片的散热控制装置 |
| EP1262940A1 (en) * | 2001-05-28 | 2002-12-04 | Chunghwa Picture Tubes, Ltd. | Method for dissipating heat on electrode drive circuits of a plasma display panel |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5039024A (ja) * | 1973-06-29 | 1975-04-10 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3811124A (en) * | 1972-06-12 | 1974-05-14 | Ibm | Solid state gas panel display circuits with non-inductive solid state isolation between low level logic and high level drive signal functions |
| US4072937A (en) * | 1976-01-15 | 1978-02-07 | Bell Telephone Laboratories, Incorporated | MOS transistor driver circuits for plasma panels and similar matrix display devices |
| US4140944A (en) * | 1977-04-27 | 1979-02-20 | Owens-Illinois, Inc. | Method and apparatus for open drain addressing of a gas discharge display/memory panel |
| US4189729A (en) * | 1978-04-14 | 1980-02-19 | Owens-Illinois, Inc. | MOS addressing circuits for display/memory panels |
| US4263534A (en) * | 1980-01-08 | 1981-04-21 | International Business Machines Corporation | Single sided sustain voltage generator |
-
1981
- 1981-06-29 US US06/278,270 patent/US4370651A/en not_active Expired - Fee Related
-
1982
- 1982-03-19 JP JP57043067A patent/JPS587185A/ja active Granted
- 1982-05-05 EP EP82103882A patent/EP0068110B1/en not_active Expired
- 1982-05-05 DE DE8282103882T patent/DE3277655D1/de not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5039024A (ja) * | 1973-06-29 | 1975-04-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0068110B1 (en) | 1987-11-11 |
| US4370651A (en) | 1983-01-25 |
| EP0068110A3 (en) | 1985-04-24 |
| DE3277655D1 (en) | 1987-12-17 |
| JPH0338599B2 (ja) | 1991-06-11 |
| EP0068110A2 (en) | 1983-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3607033B2 (ja) | 半導体装置 | |
| US7635962B2 (en) | Motor driving inverter circuit module, motor driving apparatus having the motor driving inverter circuit module, and inverter integrated circuit package | |
| US4918339A (en) | Data output circuit | |
| EP0032196B1 (en) | A method and circuit for producing avalanche currents in a gas discharge display panel | |
| US8168450B2 (en) | Semiconductor package, stacked semiconductor package having the same, and a method for selecting one semiconductor chip in a stacked semiconductor package | |
| US6671816B1 (en) | System and method for independent power sequencing of integrated circuits | |
| US5235253A (en) | Thin-film electroluminescent device drive circuit | |
| EP0420518B1 (en) | Power saving drive circuit for TFEL devices | |
| JPS587185A (ja) | プラズマ表示装置の駆動装置 | |
| JP4064447B2 (ja) | マルチチャネル駆動回路 | |
| JPH10512132A (ja) | Ｃｍｏｓドライバ回路 | |
| CN1238531A (zh) | 带改进的片外驱动器的集成电路 | |
| JPH10105113A (ja) | 容量性負荷の駆動方法及び回路 | |
| US7102597B2 (en) | Driver device for driving capacitive light emitting elements | |
| JP3310796B2 (ja) | 昇圧回路装置 | |
| WO1997021208A1 (en) | Multiplexer circuit | |
| US6853146B2 (en) | Method and circuit for controlling a plasma panel | |
| JPH08314406A (ja) | 気体放電型表示装置の駆動装置 | |
| JP2000066631A (ja) | 表示パネル駆動装置 | |
| EP1494197A2 (en) | Method for generating short-duration pulses on a plurality of columns or rows of a plasma display and device for implementing said method | |
| JP2006165754A (ja) | 半導体集積回路 | |
| JP2003282947A (ja) | 半導体装置 | |
| JPH08316818A (ja) | 集積回路装置の出力回路 | |
| JPH06276732A (ja) | 直列スイッチングコンバータ | |
| JPH0799461B2 (ja) | 表示装置の駆動方法および駆動用出力インバ−タ |