JPH08316818A - 集積回路装置の出力回路 - Google Patents

Abstract

(57)【要約】 【目的】インバータ形の出力回路60の出力トランジスタ
10と20が同時にオンして電源点VdとＥの間に短絡電流が
流れるのを防止する。 【構成】出力回路60の第１と第２の出力トランジスタ10
と20に対しそれらを個別に駆動する第１と第２の駆動回
路41と42を設けて駆動指令Swやその補信号を入力信号Si
として共通に与え、これらの駆動回路41と42に駆動信号
Sd１とSd２を出力トランジスタ10と20を交互にオンオフ
させるよう, かつ第１駆動回路41では駆動信号Sd１が第
１論理値から第２論理値に速やかに逆方向には緩やか
に, 第２駆動回路42では駆動信号Sd２が第１論理値から
第２論理値に緩やかに逆方向には速やかにそれぞれ変化
するように発生させ、第１と第２の出力トランジスタ10
と20を駆動信号Sd１の第１論理値と駆動信号Sd２の第２
論理値によりそれぞれオン動作させることにより、出力
回路60の出力信号Soの論理値が変化する途中で必ず両出
力トランジスタ10が20が同時オフ状態になる時間Tfを発
生させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は集積回路装置に電力用ト
ランジスタ等の外部の負荷を駆動するために組み込まれ
るインバータ動作の出力回路に関する。

【０００２】

【従来の技術】集積回路装置により種々な外部の負荷を
駆動しようとすると周知のようにその内部信号では駆動
容量が不足するので、出力回路を組み込んで内部信号と
しての駆動指令をそれに与えて外部負荷を駆動させるの
が通例である。この出力回路は一対の相補トランジスタ
からなるインバータ回路として構成するのがよく、よく
知られていることではあるが電界効果トランジスタで構
成されたこの出力回路の従来例を図４を参照してごく簡
単に説明する。

【０００３】図４で一点鎖線で囲んで示された出力回路
60は集積回路装置の内部信号である駆動指令Swを受けて
外部の負荷70をその論理値に応じてオンオフ駆動するた
めの出力信号Soを発するものであり、その主体は一対の
相補トランジスタ10と20からなるインバータ回路である
が図の例では内部信号の駆動容量を順次に高めるため３
個のインバータ31〜33が前置されており、従って４個の
インバータを含むこの出力回路60は出力信号Soを駆動指
令Swと同じ論理値で発する。

【０００４】終段のインバータ回路は、前段でも同じで
あるが、一対の電源点VdとＥの間にｐチャネルトランジ
スタ10とｎチャネルトランジスタ20を直列接続し, それ
らのゲートを共通に接続し, かつ両者の相互接続点から
出力信号Soを導出してなり、共通ゲートには３個のイン
バータ31〜33による駆動指令Swの補信号Sdを受ける。出
力信号Soを受ける負荷70は例えば電力用のトランジスタ
であり、そのゲートの静電容量Cgで示すように容量性で
あることが多い。

【０００５】

【発明が解決しようとする課題】しかし、上述の従来の
出力回路60では、その一対の出力トランジスタ10と20が
短時間であるが同時にオン状態になって電源点VdとＥの
間に大きな電流が流れる問題があり、その様子を図５を
参照しながら説明する。図５(a) に駆動指令Swの波形を
示し、図５(b) にその補信号Sdの波形とそれに対応する
出力トランジスタ10と20のオンオフの状態を示す。ま
た、図５(b) には出力トランジスタ10と20のゲートの動
作しきい値がそれぞれVt１とVt２で示されている。

【０００６】駆動指令Swやその補信号Sdの論理値のロー
からハイへの立ち上がりやハイからローへの立ち下がり
には図示のように必ず若干の時間を要するので、出力ト
ランジスタ10のオンオフは補信号Sdのハイからそのしき
い値Vt１だけ低い電位で切り換わり、出力トランジスタ
20のオンオフは補信号Sdのローからしきい値Vt２だけ高
い電位で切り換わる。この結果、両しきい値Vt１とVt２
の間の電位に対応する図ではTnで示す時間内に出力トラ
ンジスタ10と20は完全オンの状態ではないが、両者が同
時にオン状態となる。

【０００７】この同時オン状態では一対の電源点VdとＥ
の相互間が短絡に近い状態になってかなり大きな電流が
流れるので、集積回路装置の電流消費がその分増加し,
出力トランジスタ10や20が損傷を受けやすくなるだけで
なく、電源点Ｅ側の接地線や電源点Vd側の電源線の電位
が変動して集積回路の内部回路や外部回路が誤動作を起
こしやすい問題が派生する。本発明の目的は出力回路の
かかる問題を解消して電源点間の短絡が発生しないよう
にすることにある。

【０００８】

【課題を解決するための手段】本発明によれば上記の目
的は、一対の電源点間に接続された第１と第２の出力ト
ランジスタに対応してそれらを個別に駆動する第１と第
２の駆動回路を設け、両駆動回路に対し駆動指令を与え
て駆動信号を両出力トランジスタを交互にオンオフさせ
るよう，かつ第１駆動回路では第１論理値から第２論理
値へは速やかに逆方向には緩やかに，第２駆動回路では
第１論理値から第２論理値ヘは緩やかに逆方向には速や
かにそれぞれ変化するように発生させ、第１と第２の出
力トランジスタを第１駆動回路の駆動信号の第１論理値
と第２駆動回路の駆動信号の第２論理値によりそれぞれ
オンさせることによって達成される。

【０００９】なお、本発明の出力回路においても通例の
インバータ形の回路のように第１と第２の出力トランジ
スタを互いに相補なトランジスタとするのがよく、この
場合にはそれらを個別駆動する第１と第２駆動回路には
常に同じ論理値で駆動信号を発生させることでよい。ま
た、本発明回路により電力ブリッジ回路の各アームのト
ランジスタを駆動する場合は出力回路を含む集積回路装
置をアームごとに分離して設けるのが合理的である。

【００１０】本発明で用いる駆動回路にはキャパシタと
定電流手段と補助トランジスタとを設けて、キャパシタ
の充電および放電の一方の定電流手段による緩やかな動
作と補助トランジスタによる他方の速やかな動作とを駆
動指令の論理値に応じて切り換えるようにして、キャパ
シタの電圧を駆動信号として取り出すのがその波形を正
確にする上で有利である。すなわち、例えば第１駆動回
路のキャパシタを補助トランジスタにより速やかに充電
して定電流手段により緩やかに放電させ、第２駆動回路
のキャパシタを定電流手段により緩やかに充電して補助
トランジスタにより速やかに放電させるのがよい。ま
た、この駆動回路用の定電流手段には電流ミラー回路を
用いて、その基準側に定電流を与えて従動側の電流をキ
ャパシタの充放電に用いるのが駆動信号の波形を正確に
する上で有利である。

【００１１】

【作用】図５(b) からわかるよう一対の出力トランジス
タがもつ動作しきい値の範囲は互いに離間しており、こ
のために従来の出力回路では一方の出力トランジスタが
オン状態からオフ状態に変化する以前に他方の出力トラ
ンジスタがオフ状態からオン状態に変化してしまって両
出力トランジスタが同時にオン状態になる時間が生じて
いた。本発明はこれが問題の原因である点に着目して、
前項の構成にいう駆動回路を各出力トランジスタごとに
設け、一方の出力トランジスタをオフ動作させる際にそ
れに対する駆動信号の論理値を速やかに変化させること
によりそのオフ動作時間を縮め、これと並行して他方の
出力トランジスタをオン動作させる際にはそれに対する
駆動信号の論理値を緩やかに変化させることによりその
オン動作時間を延ばすことにより、両出力トランジスタ
の動作しきい値範囲の分布に関せずオンオフ状態が交替
する途中で従来と逆に両者が同時にオフになる時間を必
ず発生させて問題を解決するものである。

【００１２】すなわち本発明では、前項にいうように第
１と第２の出力トランジスタに対しそれらを個別に駆動
する第１と第２の駆動回路を設けて第１出力トランジス
タを第１駆動回路による駆動信号の第１論理値により，
第２出力トランジスタを第２駆動回路による駆動信号の
第２論理値によりそれぞれオン動作させるようにした上
で、第１駆動回路では第１出力トランジスタをオフさせ
る際の駆動信号の第１論理値から第２論理値への変化を
速やかに，オンさせる際の駆動信号の逆方向の論理値の
変化を緩やかに設定し、第２駆動回路の方では第２出力
トランジスタをオンさせる際の駆動信号の第１論理値か
ら第２論理値ヘの変化を緩やかに，オフさせる際の駆動
信号の逆方向の論理値の変化を速やかに設定することに
よって、両駆動回路に駆動指令を共通に与えて両出力ト
ランジスタを交互にオンオフ動作させながら動作状態の
交替途中で両者の同時オフ時間を発生させる。

【００１３】

【実施例】以下、図を参照して本発明の実施例を説明す
る。図１に本発明による集積回路装置の出力回路の実施
例回路図およびそれに関連する主な信号の波形図を示
し、図２に本発明に用いられる駆動回路の具体構成例の
回路図を示し、図３に本発明回路の電力用ブリッジ回路
への適用例の回路図を示す。

【００１４】図１(a) の回路図では一点鎖線で囲んで示
す出力回路60は駆動指令Swを受けてそれに応じた論理値
の出力信号Soで負荷70, 図の例では電界効果トランジス
タを駆動するため集積回路装置に組み込まれる。なお、
図示の回路では負荷70により出力回路60への給電用より
高い電源電圧Ｖを受ける本来の負荷80をスイッチングす
るようになっており、負荷70としての電界効果トランジ
スタはゲートに図では細線で示す静電容量Cgをもつ容量
性負荷である。

【００１５】出力回路60の本体は一対の電源点VdとＥの
間に直列に接続され相互接続点から出力信号Soが取り出
される第１および第２出力トランジスタ10，20と，それ
らに対応して設けられた第１および第２駆動回路41，42
であるが、図示の例ではその前段に出力信号Soの論理値
を駆動指令Swと揃えるためにインバータ30を挿入して両
駆動回路41と42に駆動指令Swの補信号としての入力信号
Siを与えさせ、さらに後段にゲート抵抗50を挿入してそ
の抵抗値により負荷70としての電界効果トランジスタの
スイッチング速度を調整するようになっている。

【００１６】第１駆動回路41と第２駆動回路42は駆動指
令Swを, 図の回路例では上述の入力信号Siを共通に受け
て、それに応じ所定の波形をもつ駆動信号Sd１とSd２を
それぞれ発して対応する第１出力トランジスタ10と第２
出力トランジスタ20を交互にオンオフ動作させるように
個別に駆動するものであるが、この実施例では第１と第
２の出力トランジスタ10と20がそれぞれｐチャネル形と
ｎチャネル形の互いに相補なトランジスタなので、それ
らを交互にオンオフ動作させるため両駆動信号Sd１とSd
２は常に同じ論理値で発生される。

【００１７】図１(b) に出力回路60が受ける駆動指令Sw
の波形を, 図１(c) に第１と第２の駆動回路41と42が受
ける入力信号Siの波形をそれぞれ示す。図１(c) に示さ
れたように、この実施例ではｐチャネル形の第１出力ト
ランジスタ10は入力信号Siのローである第１論理値Ｌに
より, ｎチャネル形の第２出力トランジスタ20はそのハ
イである第２論理値Ｈによりオン動作が指定される。さ
らに、この実施例では第１と第２の駆動回路41と42は駆
動信号Sd１とSd２を図１(d) と図１(e) に示すように図
１(c) の入力信号Siと同じ論理値で発生させるものとす
る。

【００１８】本発明では、第１駆動回路41に駆動信号Sd
１を図１(d) のように第１論理値Ｌから第２論理値Ｈへ
は速やかに変化するが逆方向には緩やかに変化するよう
発生させ、第２駆動回路42に駆動信号Sd２を図１(e) の
ように第１論理値Ｌから第２論理値Ｈへは緩やかに変化
するが逆方向には速やかに変化するよう発生させる。図
にはこの速やかな変化と緩やかな変化に対応する論理値
の変化時間がそれぞれｔ_S とｔ_L で示されている。駆動
信号Sd１とSd２をそれぞれ受ける第１と第２の出力トラ
ンジスタ10と20はこれら長短の変化時間ｔ_L とｔ_S の中
のそれらの動作しきい値Vt１とVtに対応する時点でオン
オフ状態を切り換え、図にはその様子が駆動信号Sd１と
Sd２の波形と関連付けて示されている。

【００１９】出力トランジスタ10と20のかかるオンオフ
動作の結果、本発明の出力回路60による出力信号Soは図
１(f) に示すよう従来よりなだらかに変化する波形とな
り、その論理値が切り換わる途中で図示のように両出力
トランジスタ10と20が同時にオフになる時間Tfが必ず発
生する。なお、駆動信号Sd１とSd２の論理値の上述の短
い変化時間ｔ_S は例えば 0.1μＳ程度以下に設定し、長
い変化時間ｔ_L の方はその数倍程度から２〜３μＳの範
囲に設定するのがよい。

【００２０】次に図２を参照して駆動信号Sd１とSd２を
図１(d) と図１(e) のような波形で発生させる第１およ
び第２駆動回路41，42の具体構成例を説明する。図２
(a) と図２(b) に一点鎖線で囲んで示す第１駆動回路41
と第２駆動回路42の回路例ではいずれも入力信号Siの論
理値に応じて図の右側部分に示すキャパシタＣに対する
充放電動作を切り換えながら, そのキャパシタ電圧を駆
動信号Sd１とSd２としてそれぞれ取り出すようになって
おり、両駆動回路41と42とも前述の一対の電源点VdとＥ
の相互間に接続される。

【００２１】図２(a) の駆動回路41には、上述のキャパ
シタＣとその放電用の定電流手段としての電流ミラー回
路51, 52とその充電用の補助トランジスタ53とを設け、
かつ補助トランジスタ53には一対の相補トランジスタか
らなるインバータ54を, 電流ミラー回路52には動作の発
停トランジスタ52ｃをそれぞれ設けて、いずれも入力信
号Siによって制御する。電源電圧Vd側の電流ミラー回路
51はその基準側トランジスタ51ａに定電流源51ｃにより
設定された基準電流を受けて、それに比例した電流を従
動側トランジスタ51ｂから出力する。接地点Ｅ側の電流
ミラー回路52はこれを基準側トランジスタ52ａに受け
て、その従動側トランジスタ52ｂがそれに比例した電流
でキャパシタＣを放電する。

【００２２】入力信号Siの論理値がハイのとき、発停ト
ランジスタ52ｃがオンするので電流ミラー回路52はキャ
パシタＣの放電動作を停止しており、インバータ54の出
力がローになるので補助トランジスタ53がオン動作して
キャパシタＣを電源電圧Vdに前述の短い時間ｔ_S 内に速
やかに充電する。入力信号Siがローに変わると、補助ト
ランジスタ53がオフの状態で電流ミラー回路52が動作す
るのでキャパシタＣが前述の長い時間ｔ_L を掛けて緩や
かに放電される。

【００２３】図２(b) の駆動回路42には、キャパシタＣ
と充電用の電流ミラー回路56, 57と放電用の補助トラン
ジスタ58を設け、補助トランジスタ58にはインバータ59
を,電流ミラー回路57には発停トランジスタ57ｃをそれ
ぞれ設ける。接地電位Ｅ側の電流ミラー回路56はその基
準側トランジスタ56ａに定電流源56ｃから受ける基準電
流に比例した電流を従動側トランジスタ46ｂから出力
し、電源電圧Vd側の電流ミラー回路57はその基準側トラ
ンジスタ57ａにこれを受けて, その従動側トランジスタ
57ｂによりキャパシタＣをそれに比例した電流で充電す
る。

【００２４】入力信号Siがハイのとき、インバータ59の
出力はローで補助トランジスタ58はオフしており, 発停
トランジスタ57ｃはオフの状態なので、電流ミラー回路
57によりキャパシタＣが前述の長い時間ｔ_L を掛けて緩
やかに充電される。入力信号Siがローに変わると、発停
トランジスタ57ｃがオンするので電流ミラー回路57は充
電動作を停止し、同時に補助トランジスタ58がオンして
キャパシタＣを前述の短い時間ｔ_S 内に速やかに放電さ
せる。

【００２５】次に、図２(a) と図２(b) の第１と第２の
駆動回路41と42において上述の長い時間ｔ_L を設定する
要領を簡単に説明する。駆動回路41と42を構成する電界
効果トランジスタの飽和電流は周知のようにそのゲート
幅Ｗとゲート長Ｌの比 W/Lで決まるから、電流ミラー回
路51や56の基準電流に対する従動電流の比αは基準側ト
ランジスタ51a, 56aの W/Lに対する従動側トランジスタ
51b, 56bの W/Lの比で設定できる。電流ミラー回路52や
57についても同様であり同様にその基準電流に対する従
動電流の比βを設定できる。キャパシタＣの静電容量を
Ｃ, 電源電圧をVdとするとキャパシタＣの充電電荷はＣ
Vdであり、定電流源51c, 56cの発生する定電流をIcとす
ると電流ミラー回路52や57の従動電流はαβIcであり、
この従動電流でキャパシタＣを時間ｔ_L 内に充放電する
のであるから、 ＣVd＝αβIcｔ_L , 従って、ｔ_L ＝ＣVd／αβIc で長い時間ｔ_L を正確に設定できる。なお、上式中のα
やβは例えば数〜10倍に設定される。また、短い時間ｔ
_S の方の設定はこれほど正確でなくてもよいが、補助ト
ランジスタ53や58にそのW/L の設定により低いオン抵抗
をもたせることによって充分短い時間ｔ_S が容易に得ら
れる。

【００２６】なお、以上では長い時間ｔ_L を図２(a) の
第１駆動回路41ではキャパシタＣの放電により, 図２
(b) の第２駆動回路42ではその充電により設定したが、
図１のインバータ30を省いてそれらに入力信号Siのかわ
りに駆動指令Swを与える場合はキャパシタＣを電源電圧
Vd側に設けて第１駆動回路41ではその充電により, 第２
駆動回路42では放電により長い時間ｔ_L を設定すればよ
い。このように本発明で用いる第１と第２の駆動回路で
はキャパシタの充電と放電の一方の定電流手段による緩
やかな動作と, 他方の補助トランジスタによる速やかな
動作を駆動指令の論理値に応じて切り換えるよう構成す
ればよい。

【００２７】最後に図３を参照して本発明の電力ブリッ
ジ回路への適用例を説明する。この図３のブリッジ回路
は中央部に示す負荷80に正負両方向に電流を供給するた
めの二相構成であり、その４個のアームには絶縁ゲート
バイポーラトランジスタ71が用いられている。本発明の
出力回路はこれらトランジスタ71を負荷とするものであ
り、この出力回路を過電流の検出や保護用回路等ととも
に作り込んだ集積回路装置61を図のようにトランジスタ
71ごとに設けるのが有利である。電力ブリッジ回路には
一対の電源点ＶとＥの間のふつうは数百Ｖ程度の電圧が
給電されるが、各集積回路装置61にはそれと別にそれぞ
れ数〜十数Ｖの低圧の電源電圧V0〜V2が給電される。な
お、下アーム側の２個の集積回路装置61には共通の電源
電圧V0を与えるが、上アーム側の２個の集積回路装置61
には図示のように個別に電源電圧V1とV2を与えるように
するのがよい。

【００２８】図３の下部に示すブリッジ制御回路90は電
力ブリッジ内の複数個のアーム用の集積回路装置61を総
括制御するもので、本発明に関連しては各集積回路装置
61に対して駆動指令Swを個別に与える。ふつうブリッジ
制御回路90は電源点Ｅの接地電位上で動作する低圧回路
であるから、この駆動指令Swを下アーム側の集積回路装
置61には通常の電気信号の形態で与えるが、上アーム側
の集積回路装置61には図では細線で示すようにフォトカ
プラ等の絶縁手段やレベルシフト手段を介して伝達する
ようにするのがよい。このように構成された図３の電力
ブリッジ回路は負荷80が例えばモータの場合には数〜数
十ｋHz, 小形負荷の場合には数百ｋHzの周波数でトラン
ジスタ71をスイッチング動作させる。

【００２９】この電力ブリッジ回路では、ブリッジ制御
回路90から各トランジスタ71に上下アーム側で同時オン
して電源点ＶとＥの間が短絡しないように駆動指令Swが
与えられる。しかし、電力用のトランジスタ71にはゲー
トに最低でも数百〜数千pFの静電容量があり、集積回路
装置61内の出力トランジスタにはその充放電に必要な10
0mA〜1Aの電流に対して余裕を見た数百mA〜数Ａの電流
容量をもたせるので、従来は出力回路60の短絡電流がも
つ急峻な波形と集積回路装置61の周辺の配線のインダク
タンスによりノイズが発生して、ブリッジ回路が電源短
絡等の誤動作を起こすおそれがあった。これに対し本発
明の出力回路60では、短絡電流の発生のおそれをなくし
てかかる誤動作をほぼ完全に防止することができる。

【００３０】

【発明の効果】以上説明したように本発明では、出力回
路の第１と第２の出力トランジスタに対してそれらを個
別に駆動する駆動信号を発する第１と第２の駆動回路を
設け、一方の出力トランジスタをオフ動作させる際に駆
動信号の論理値を速やかに変化させてオフ動作時間を短
縮し、これと同時に他方の出力トランジスタをオン動作
させる際は駆動信号の論理値を緩やかに変化させてオン
動作時間を延ばすことにより、(a) 駆動信号の論理値変
化に応じて両出力トランジスタのオンオフ状態が交替す
る途中で図１(f) に示したように両者が同時にオフ状態
になる時間を必ず発生させ、(b) この同時オフ状態を両
出力トランジスタの動作しきい値の変動に関せず確実に
作ることができ、これにより出力回路内に電源を短絡す
る大電流が発生するおそれをなくして、(1) 出力回路内
のむだな電流消費の発生を防止し，(2) 出力トランジス
タが短絡電流により損傷を受けるおそれをなくし，(3)
出力回路が組み込まれる集積回路装置の内部や外部の回
路が短絡電流に伴うノイズにより起こしやすかった誤動
作の発生をほぼ完全に防止できる。

【００３１】なお、駆動回路としてキャパシタと定電流
手段と補助トランジスタとを用い,そのキャパシタを定
電流手段により緩やかに充電ないしは放電させ, 補助ト
ランジスタにより速やかに放電ないしは充電させる本発
明の実施態様は、駆動信号を正確な波形で発生させ, か
つ出力トランジスタのオン動作時間とオフ動作時間に充
分な差を付けて同時オフ時間を確実に発生させる効果を
有する。また、定電流手段に基準側に定電流を受ける電
流ミラー回路を用いて従動電流をキャパシタの充放電に
用いる実施態様はこの効果を一層確実にする利点があ
る。

【図面の簡単な説明】

【図１】本発明による出力回路の実施例回路とそれに関
連する主な信号の波形を示し、同図(a) は出力回路の回
路図、同図(b) は駆動指令の波形図、同図(c) は第１と
第２駆動回路の入力信号の波形図、同図(d) は第１出力
トランジスタのオンオフ状態を併せて示す第１駆動回路
による駆動信号の波形図、同図(e) は出力トランジスタ
20のオンオフの状態を併せて示す第２駆動回路による駆
動信号の波形図、同図(f) は出力信号の波形図である。

【図２】本発明に用いられる駆動回路の具体構成例を示
し、同図(a) は第１駆動回路の回路図、同図(b) は第２
駆動回路の回路図である。

【図３】本発明回路の電力ブリッジ回路への適用例を示
す回路図である。

【図４】従来の出力回路の構成例を示す回路図である。

【図５】従来の問題点を説明するために図４の回路に関
連する主な信号の波形を示し、同図(a) は駆動指令の波
形図、同図(b) は出力トランジスタのオンオフの状態を
併せて示す駆動指令の補信号の波形図である。

【符号の説明】

10 第１出力トランジスタ 20 第２出力トランジスタ 41 第１駆動回路 42 第２駆動回路 51,52 第１駆動回路用の定電流手段としての電流ミラ
ー回路 53 第１駆動回路用の補助トランジスタ 56,57 第２駆動回路用の定電流手段としての電流ミラ
ー回路 58 第２駆動回路用の補助トランジスタ 60 出力回路 61 出力回路を組み込んだ集積回路装置 70 負荷としての電界効果トランジスタ 71 負荷としての絶縁ゲートバイポーラトランジス
タ 90 ブリッジ制御回路 Ｃ 第１と第２駆動回路用のキャパシタ Ｅ 他方の電源点 Ｈ 第２論理値 Ｌ 第１論理値 Si 第１と第２駆動回路の入力信号 Sd１ 第１駆動回路による駆動信号 Sd２ 第２駆動回路による駆動信号 So 出力回路の出力信号 Sw 駆動指令 Tf 両出力トランジスタの同時オフ時間 ｔ_L 緩やかな論理値の変化に対応する長い変化時間 ｔ_S 速やかな論理値の変化に対応する短い変化時間 Vd 一方の電源点 Vt１ 第１出力トランジスタの動作しきい値 Vt２ 第２出力トランジスタの動作しきい値

Claims (7)

【特許請求の範囲】
1. 【請求項１】集積回路装置に外部の負荷を駆動するため
   に組み込まれる出力回路であって、一対の電源点の間に
   直列接続され相互接続点から出力信号が取り出される第
   １と第２の出力トランジスタと、両出力トランジスタを
   個別駆動するためそれらに対応して設けられた第１と第
   ２の駆動回路とを備え、両駆動回路に駆動指令を共通に
   与えて駆動信号を両出力トランジスタを交互にオンオフ
   させるよう，かつ第１駆動回路では第１論理値から第２
   論理値へは速やかに逆方向には緩やかに，第２駆動回路
   では第１論理値から第２論理値ヘは緩やかに逆方向には
   速やかにそれぞれ変化するように発生させ、第１および
   第２出力トランジスタをそれぞれ第１駆動回路の駆動信
   号の第１論理値および第２駆動回路の駆動信号の第２論
   理値によってオン動作させるようにしたことを特徴とす
   る集積回路装置の出力回路。
2. 【請求項２】請求項１に記載の回路において、第１出力
   トランジスタおよび第２出力トランジスタに互いに相補
   なトランジスタを用い、第１および第２駆動回路により
   駆動信号を常に同じ論理値で発生させるようにしたこと
   を特徴とする集積回路装置の出力回路。
3. 【請求項３】請求項１に記載の回路において、各駆動回
   路用にキャパシタと定電流手段と補助トランジスタとを
   設け，キャパシタの充電および放電の一方の定電流手段
   による緩やかな動作と他方の補助トランジスタによる速
   やかな動作を駆動指令により切り換えながらキャパシタ
   電圧を駆動信号として取り出すようにしたことを特徴と
   する集積回路装置の出力回路。
4. 【請求項４】請求項３に記載の回路において、第１駆動
   回路のキャパシタを補助トランジスタにより速やかに充
   電し，定電流手段により緩やかに放電させるようにした
   ことを特徴とする集積回路装置の出力回路。
5. 【請求項５】請求項３に記載の回路において、第２駆動
   回路のキャパシタを定電流手段により緩やかに充電し，
   補助トランジスタにより速やかに放電させるようにした
   ことを特徴とする集積回路装置の出力回路。
6. 【請求項６】請求項３に記載の回路において、定電流手
   段として電流ミラー回路を用い、その基準側に定電流を
   与えて従動側の電流をキャパシタの充放電に用いるよう
   にしたことを特徴とする集積回路装置の出力回路。
7. 【請求項７】請求項１に記載の回路において、出力回路
   により電力ブリッジ回路の各アームのトランジスタを駆
   動し、かつアームごとにそれを含む集積回路装置を用い
   るようにしたことを特徴とする集積回路装置の出力回
   路。