JPS5949592A - プラズマデイスプレイ装置 - Google Patents
プラズマデイスプレイ装置Info
- Publication number
- JPS5949592A JPS5949592A JP57160067A JP16006782A JPS5949592A JP S5949592 A JPS5949592 A JP S5949592A JP 57160067 A JP57160067 A JP 57160067A JP 16006782 A JP16006782 A JP 16006782A JP S5949592 A JPS5949592 A JP S5949592A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- secondary winding
- potential
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はAC形プラズマディスプレイバネ/に以下FD
Pと略す)を用いた表示装置に関する。
Pと略す)を用いた表示装置に関する。
FDPは放電可能なガス媒体を狭んで相対向し、かつマ
トリクス状に配置された2組の電極群より成り、各電極
のガス媒体に接する表面が誘電体層で覆われ、外部印加
電圧が容量を介してガス媒体とカップリングするよう構
成されている。それ故にガスセルを狭んで相変わる一対
の対向電極間にAC電圧を印加し、印加電圧の極性が変
化するごとにセルに一回ずつ間欠的に放電を生じさせ発
光せしめることができる。
トリクス状に配置された2組の電極群より成り、各電極
のガス媒体に接する表面が誘電体層で覆われ、外部印加
電圧が容量を介してガス媒体とカップリングするよう構
成されている。それ故にガスセルを狭んで相変わる一対
の対向電極間にAC電圧を印加し、印加電圧の極性が変
化するごとにセルに一回ずつ間欠的に放電を生じさせ発
光せしめることができる。
この種のFDPを時分割法で駆動するためには、まず、
相対向する行または列のいずれか一方の電極群の各電極
一本ずつに順番に複数個のパルスより成る電圧パルス列
を順次印加して毎秒約六十回以上の繰返し回数で走査す
る。
相対向する行または列のいずれか一方の電極群の各電極
一本ずつに順番に複数個のパルスより成る電圧パルス列
を順次印加して毎秒約六十回以上の繰返し回数で走査す
る。
これら電極のうち、ある特定の一電極に電圧パルス列が
印加され、即ち選択状態にある時に、この電極にて定ま
る一列のガスセル群のうち、表示データ内容に応じて発
光させたいセルを定める全ての相対する電極に、上記パ
ルス列とは逆位相のパルス列を印加してこれを選択状態
とすることにより所望のセルのみ放電発光せしめ得る。
印加され、即ち選択状態にある時に、この電極にて定ま
る一列のガスセル群のうち、表示データ内容に応じて発
光させたいセルを定める全ての相対する電極に、上記パ
ルス列とは逆位相のパルス列を印加してこれを選択状態
とすることにより所望のセルのみ放電発光せしめ得る。
前者電極群の各電極が一本ずつ走査されるごとに上記操
、 作を繰返せば、全画面に所望の表示を得る。
、 作を繰返せば、全画面に所望の表示を得る。
次に、この種のFDPを用いた装置の従来の回路構成例
を図面を用いて説明しよう。
を図面を用いて説明しよう。
第1図は従来の回路構成を示す図面である。
第1a図(a)は総合的なブロック図であり、第1図(
b)はトグルジェネレータを示す図であり、第1図(C
)は行ドライバー及び列ドライバーの一回路の構成を示
す図である。
b)はトグルジェネレータを示す図であり、第1図(C
)は行ドライバー及び列ドライバーの一回路の構成を示
す図である。
第1図回路構成の動作を簡単に説明する。
第1図(a)において、トグルジェネレータはPDPの
各セルを放電させるに足る電圧振幅を持つ高周波パルス
を発生する回路である。トグルジェネレータの構成を@
1図1b)に示す。ここでトランス1とその一次巻線1
1.二次巻線12.−次巻線のセンタータップに印加す
る直流電源2およびトランジスタ3は全体でインバータ
を構成している。
各セルを放電させるに足る電圧振幅を持つ高周波パルス
を発生する回路である。トグルジェネレータの構成を@
1図1b)に示す。ここでトランス1とその一次巻線1
1.二次巻線12.−次巻線のセンタータップに印加す
る直流電源2およびトランジスタ3は全体でインバータ
を構成している。
したがって入力1.入力2よりそれぞれ逆位相の入力信
号が入力されるとトランジスタ31.32のスイッチン
グによりトランスの一次巻線11には電流が流れ、この
電流変化により二次巻線12には電圧が誘起されその両
端14.15にはそれぞれ逆位相の交流電圧即ちあるプ
ラス電位とマイナス電位との間をスイングする電圧が得
られる。
号が入力されるとトランジスタ31.32のスイッチン
グによりトランスの一次巻線11には電流が流れ、この
電流変化により二次巻線12には電圧が誘起されその両
端14.15にはそれぞれ逆位相の交流電圧即ちあるプ
ラス電位とマイナス電位との間をスイングする電圧が得
られる。
すなわち出力−1の端子には接地電位とあるプラス電位
との間をスイングするパルス電圧が得られる。二次巻線
の他端14の電圧についても同様で。
との間をスイングするパルス電圧が得られる。二次巻線
の他端14の電圧についても同様で。
出力−2端子には接地電位とあるプラス電位との間をス
イングする′電圧が得られ、これは出力−1端子に得ら
れるパルス電圧とは逆位相となっている。
イングする′電圧が得られ、これは出力−1端子に得ら
れるパルス電圧とは逆位相となっている。
ところで電源電圧2が30Vの場合、−次巻線と二次巻
線の巻数比を1対5程度にすれば、出力−1及び出力−
2端子に現われるパルス電圧の振幅は約150vとなり
、P D I)の行トグルジェネレータ及び列トグルジ
ェネレータとして充分適用し得る。さらに、電源電圧が
、30V以外の場合でも一次と二次の巻数比を調整する
ことにより、常にFDPを駆動する最適なパルス電圧を
得ることができる。これらトグルジェネレータの出力す
るパルス電圧は全てのドライバーに旗給される。
線の巻数比を1対5程度にすれば、出力−1及び出力−
2端子に現われるパルス電圧の振幅は約150vとなり
、P D I)の行トグルジェネレータ及び列トグルジ
ェネレータとして充分適用し得る。さらに、電源電圧が
、30V以外の場合でも一次と二次の巻数比を調整する
ことにより、常にFDPを駆動する最適なパルス電圧を
得ることができる。これらトグルジェネレータの出力す
るパルス電圧は全てのドライバーに旗給される。
即ち、出力−1は全ての行ドライバーに、出力−2は全
ての列ドライバーに供給される。
ての列ドライバーに供給される。
各ドライバーは入力端と出力端をもっており、入力端に
与えられるTTLあるいはC−MOS等の論理レベルに
よってトグルジェネレータかう供給されるパルス電力を
出力端に通すか否かのゲート動作をするよう構成されて
いる。従って、各ドライバーの入力端に、適宜、論理回
路の出力を与えることにより各ドライバーの出力を制御
してPDPの各セルを選択表示することができる。とこ
ろが上記FDPにおいて長時間放電発光させず無点灯の
ままで放置しておいた場合、FDP中のガスがほとんど
イオン化されていないため励起されに<<、信号印加後
、放電開始までに時間を要し、いわゆるターンオン時間
が長くなるという欠点を有する。またPDPの非選択交
点が新たに選択状態になる場合も同様にターンオン時間
が長くなるといった欠点を有する。これらの欠点を除去
するためにPDPの走査される行電極群の少なくとも一
個の行電極が走査される期間に一回、その期間に走査さ
れる行電極と全ての列電極とのマトリクス交点を入力デ
ータにかかわらず瞬間的に発光させターン・オン時間を
早める方式がすでに出願されている。(特願昭53−8
6268 )この方式を本表示装置に適用するためには
第1図(b)に示すトグルジェネレータの入力1,2に
それぞれ第3図(a)、 +b)に示す波形を印加し、
直流゛電源2にてトランス−次巻線のセンタータップを
30Vの直流電位に固定すれば良く、この場合出力1,
2にはそれぞれ逆位相で振幅的150V、かつ、−個の
行電極が走査される期間に一回、その期間に走査される
行電極と全ての列電極とのマドIJクス交点を入力デー
タにかかわらず瞬間的に発光させながらFDPを駆動す
るパルス電圧を得ることができる。
与えられるTTLあるいはC−MOS等の論理レベルに
よってトグルジェネレータかう供給されるパルス電力を
出力端に通すか否かのゲート動作をするよう構成されて
いる。従って、各ドライバーの入力端に、適宜、論理回
路の出力を与えることにより各ドライバーの出力を制御
してPDPの各セルを選択表示することができる。とこ
ろが上記FDPにおいて長時間放電発光させず無点灯の
ままで放置しておいた場合、FDP中のガスがほとんど
イオン化されていないため励起されに<<、信号印加後
、放電開始までに時間を要し、いわゆるターンオン時間
が長くなるという欠点を有する。またPDPの非選択交
点が新たに選択状態になる場合も同様にターンオン時間
が長くなるといった欠点を有する。これらの欠点を除去
するためにPDPの走査される行電極群の少なくとも一
個の行電極が走査される期間に一回、その期間に走査さ
れる行電極と全ての列電極とのマトリクス交点を入力デ
ータにかかわらず瞬間的に発光させターン・オン時間を
早める方式がすでに出願されている。(特願昭53−8
6268 )この方式を本表示装置に適用するためには
第1図(b)に示すトグルジェネレータの入力1,2に
それぞれ第3図(a)、 +b)に示す波形を印加し、
直流゛電源2にてトランス−次巻線のセンタータップを
30Vの直流電位に固定すれば良く、この場合出力1,
2にはそれぞれ逆位相で振幅的150V、かつ、−個の
行電極が走査される期間に一回、その期間に走査される
行電極と全ての列電極とのマドIJクス交点を入力デー
タにかかわらず瞬間的に発光させながらFDPを駆動す
るパルス電圧を得ることができる。
ところが、第3図fc)に−例としてこの場合の出力−
1の出力パルス波形を示すが、行電極が順次選択される
遅い周期ごとに接地電位に固定される期間の電位が不安
定になり先に説明したターンオン時間を早めるための瞬
間的発光が十分にできなくなる欠点を有していた。
1の出力パルス波形を示すが、行電極が順次選択される
遅い周期ごとに接地電位に固定される期間の電位が不安
定になり先に説明したターンオン時間を早めるための瞬
間的発光が十分にできなくなる欠点を有していた。
本発明の目的はこれら欠点を取り除いたPDPの表示装
置に用いられるトグルジェネレータを提供することKあ
る。
置に用いられるトグルジェネレータを提供することKあ
る。
本発明はFDPを用いた表示装置に関し、少なくとも一
本のセンタータップをもつ一次巻線と少なくとも一本の
二次巻線を備えたトランスと一次巻線の両端にそれぞれ
少なくとも一個のトランジスタを備え、かつ−次巻線の
センタータップは直流電位で固定され、二次巻線の両端
から互いに逆位相で接地電位と正電位との間をスイング
する二つのパルス電圧をそれぞれ得る様に構成されたプ
ラズマディスプレイパネル駆動用のインバータ回路にお
いて二次巻−の少なくとも一個の端子に第一および第二
のトランジスタとダイオードを備え、第一のトランジス
タを”ON”状態に保ぢ接地電位と正電位との間をスイ
ングするパルス電圧を出力する機能と第一のトランジス
タを OFF 状態にし、かつ、ダイオードおよび第
二のトランジスタを介し接地電位を出力する機能を有す
るインバータ回路を備えることにより、その目的を実現
したものである。第2図は本発明の一実施例を示す図で
、第3図(e)は本発明のトグルジェネレータより得ら
れる波形を示す図である。第2図はトランス1とその一
次巻線11.二次巻線12.−次巻線のセンタータップ
に印加する直流電源2およびトランジスタ3で構成され
るインバータのトランス二次巻線の端子にダイオード4
1〜44.コンデンサ45.抵抗器46およびツェナー
ダイオード47より成る整流回路4と出力−1に接続す
る第一のトランジスタ5.ダイオード6、および第一の
トランジスタ5を入力3の信号により制御するスイッチ
ング回路7を接続した図を示したものである。ここで、
第2図に示すトグルジェネレータの入力−1,入カー2
にそれぞれ第3図(a)、 (b)に示す波形、入力3
に第3図(dlに示す波形を入力させて第2図の動作を
説明する。
本のセンタータップをもつ一次巻線と少なくとも一本の
二次巻線を備えたトランスと一次巻線の両端にそれぞれ
少なくとも一個のトランジスタを備え、かつ−次巻線の
センタータップは直流電位で固定され、二次巻線の両端
から互いに逆位相で接地電位と正電位との間をスイング
する二つのパルス電圧をそれぞれ得る様に構成されたプ
ラズマディスプレイパネル駆動用のインバータ回路にお
いて二次巻−の少なくとも一個の端子に第一および第二
のトランジスタとダイオードを備え、第一のトランジス
タを”ON”状態に保ぢ接地電位と正電位との間をスイ
ングするパルス電圧を出力する機能と第一のトランジス
タを OFF 状態にし、かつ、ダイオードおよび第
二のトランジスタを介し接地電位を出力する機能を有す
るインバータ回路を備えることにより、その目的を実現
したものである。第2図は本発明の一実施例を示す図で
、第3図(e)は本発明のトグルジェネレータより得ら
れる波形を示す図である。第2図はトランス1とその一
次巻線11.二次巻線12.−次巻線のセンタータップ
に印加する直流電源2およびトランジスタ3で構成され
るインバータのトランス二次巻線の端子にダイオード4
1〜44.コンデンサ45.抵抗器46およびツェナー
ダイオード47より成る整流回路4と出力−1に接続す
る第一のトランジスタ5.ダイオード6、および第一の
トランジスタ5を入力3の信号により制御するスイッチ
ング回路7を接続した図を示したものである。ここで、
第2図に示すトグルジェネレータの入力−1,入カー2
にそれぞれ第3図(a)、 (b)に示す波形、入力3
に第3図(dlに示す波形を入力させて第2図の動作を
説明する。
今、入力−1,入カー2よりそれぞれ逆位相の入力信号
、即ち第3図(a)、 (b)に示すTTL、又はC−
MOS等の論理レベルの信号を入力し、トランス1の一
次巻線11のセンタータップを直流電源2により直流電
位30Vに固定すると、トランジスタ31.32は入力
信号の High レベルにて ON、Low レ
ベルにて OFF にスイッチングするためトランス
1の一次巻線にはそのスイッチングに応じて電流が流れ
、この電流変化により巻線比1:5の二次巻線12には
一次側に比べて5倍の電圧が誘起され、その両端にはそ
れぞれ逆位相で振幅約150vの交流電圧が得られる。
、即ち第3図(a)、 (b)に示すTTL、又はC−
MOS等の論理レベルの信号を入力し、トランス1の一
次巻線11のセンタータップを直流電源2により直流電
位30Vに固定すると、トランジスタ31.32は入力
信号の High レベルにて ON、Low レ
ベルにて OFF にスイッチングするためトランス
1の一次巻線にはそのスイッチングに応じて電流が流れ
、この電流変化により巻線比1:5の二次巻線12には
一次側に比べて5倍の電圧が誘起され、その両端にはそ
れぞれ逆位相で振幅約150vの交流電圧が得られる。
ところが、二次巻線15の端子に現われる電圧波形、(
第3図(C))は、先に説明した通りPI)Pの行電極
が順次選択される遅い周期ごとに接地電位に固定される
期間(第3図B期間)が不安定であるために、この期間
を確実に接地電位にするために端子15にドレイン電極
、端子16に゛ノース電、ホ、そしてゲートtm、
ソース電極間にダイオードを接続した第一のトランジス
タ5を備えた。
第3図(C))は、先に説明した通りPI)Pの行電極
が順次選択される遅い周期ごとに接地電位に固定される
期間(第3図B期間)が不安定であるために、この期間
を確実に接地電位にするために端子15にドレイン電極
、端子16に゛ノース電、ホ、そしてゲートtm、
ソース電極間にダイオードを接続した第一のトランジス
タ5を備えた。
したがって端子16より出る出力−1はこの第一のトラ
ンジスタ5とダイオード6により制御される。第一のト
ランジスタ5のゲート電極はトランスの二次巻線の両端
に接続したダイオード41〜44.コンデンサ45.抵
抗器46および、ツェナーダイオード47より成る整流
回路4により整流された直流′成圧約150vでノ(イ
アスされている。さらに第一のトランジスタ5のゲート
電極は第二のトランジスタ71.72抵抗器73.74
より成るスイッチング回路7に接続されるためゲート電
極の電位は約150Vと接地電位の間でスイッチングさ
れる。すなわち、ゲート電位が約150vの場合は第一
のトランジスタ5は ON状態となり端子16の出力は
端子15と同じ出力が出力され、ゲート電位が接地電位
の場合は第一のトランジスタ5は゛’OFF、″′状態
となり端子16の出力はダイオード6を通して接地電位
に固定される。
ンジスタ5とダイオード6により制御される。第一のト
ランジスタ5のゲート電極はトランスの二次巻線の両端
に接続したダイオード41〜44.コンデンサ45.抵
抗器46および、ツェナーダイオード47より成る整流
回路4により整流された直流′成圧約150vでノ(イ
アスされている。さらに第一のトランジスタ5のゲート
電極は第二のトランジスタ71.72抵抗器73.74
より成るスイッチング回路7に接続されるためゲート電
極の電位は約150Vと接地電位の間でスイッチングさ
れる。すなわち、ゲート電位が約150vの場合は第一
のトランジスタ5は ON状態となり端子16の出力は
端子15と同じ出力が出力され、ゲート電位が接地電位
の場合は第一のトランジスタ5は゛’OFF、″′状態
となり端子16の出力はダイオード6を通して接地電位
に固定される。
そこで、今入力3から第3図(d)に示す様にPDPの
行電極が順次選択される遅い周期で、TTL又はC−M
OS等の論理レベルを持つ入力信号を入力すると、この
信号の Highの期間即ち第3図のA期間ではトラン
ジスタ72が°t 0Nph、第二のトランジスタ71
が OFF になるため第一のトランジスタ5のゲー
ト11極の電位は約150■でバイアスされるため第3
図(e)のA期間に示す通り端子16に出る出力1は端
子15の波形と同じものが出力される。一方、入力3の
“’ L o w ”期間、即ち第3図のB期間におい
ては、トランジスタ72が OFF 、第二のトラン
ジスタ71がatONphになるため第一のトランジス
タ5のゲート電極の電位は、ダイオード6と第二のトラ
ンジスタ71を通して確実に接地電位に固定され、第3
図(e)の波形を出力1として得ることが可能となる。
行電極が順次選択される遅い周期で、TTL又はC−M
OS等の論理レベルを持つ入力信号を入力すると、この
信号の Highの期間即ち第3図のA期間ではトラン
ジスタ72が°t 0Nph、第二のトランジスタ71
が OFF になるため第一のトランジスタ5のゲー
ト11極の電位は約150■でバイアスされるため第3
図(e)のA期間に示す通り端子16に出る出力1は端
子15の波形と同じものが出力される。一方、入力3の
“’ L o w ”期間、即ち第3図のB期間におい
ては、トランジスタ72が OFF 、第二のトラン
ジスタ71がatONphになるため第一のトランジス
タ5のゲート電極の電位は、ダイオード6と第二のトラ
ンジスタ71を通して確実に接地電位に固定され、第3
図(e)の波形を出力1として得ることが可能となる。
以上実施例から明らかな様に本発明を適用することによ
り、PDPのターンオン時間を早める方式が使用可能な
トグルジェネレータを用いた表示品質の高いP13Pの
表示装置が実現できる。
り、PDPのターンオン時間を早める方式が使用可能な
トグルジェネレータを用いた表示品質の高いP13Pの
表示装置が実現できる。
第1図はFDPを用いた装置の回路構成を示す図であり
、第1図(a)はその総合的なブロック図、第1図(b
)は従来のトグルジェネレータの回路を示す図、第1図
(C)は行ドライバーおよび列ドライバーの一つの回路
を示す図である。第2図は本発明の一つの実施例を示す
図であり、第3図(a)〜(e)は、第1図(b)およ
び第2図で得られる波形を示した図である。
、第1図(a)はその総合的なブロック図、第1図(b
)は従来のトグルジェネレータの回路を示す図、第1図
(C)は行ドライバーおよび列ドライバーの一つの回路
を示す図である。第2図は本発明の一つの実施例を示す
図であり、第3図(a)〜(e)は、第1図(b)およ
び第2図で得られる波形を示した図である。
Claims (1)
- 少なくとも一本のセンタータップをもつ一次巻線と少な
くとも一本の二次巻線を備えたトランスと前記−次巻線
の両端にそれぞれ少なくとも一個のトランジスタを備え
、かつ前記−次巻線のセンタータップは直流電位で固定
され、前記二次巻線の両端から互いに逆位相で接地電位
と正電位との間をスイングする二つのパルス電圧をそれ
ぞれ得る様に構成されたプラズマディスプレイパネル駆
動用のインバータ回路において前記二次巻線の少なくと
も一個の端子に第一および第二のトランジスタとダイオ
ードを備え、第一のトランジスタをON状態に保ち前記
接地電位と正電位との間をスイングするパルス電圧を出
力する機能と第一のトランジスタを OFF 状態に
し、かつ、ダイオードおよび第二のトランジスタを介し
接地電位を出力する機能を有するインバータ回路を備え
たことを特徴とするプラズマディスプレイ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57160067A JPS5949592A (ja) | 1982-09-14 | 1982-09-14 | プラズマデイスプレイ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57160067A JPS5949592A (ja) | 1982-09-14 | 1982-09-14 | プラズマデイスプレイ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5949592A true JPS5949592A (ja) | 1984-03-22 |
JPH0410637B2 JPH0410637B2 (ja) | 1992-02-25 |
Family
ID=15707172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57160067A Granted JPS5949592A (ja) | 1982-09-14 | 1982-09-14 | プラズマデイスプレイ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5949592A (ja) |
-
1982
- 1982-09-14 JP JP57160067A patent/JPS5949592A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPH0410637B2 (ja) | 1992-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2609690B2 (ja) | 液晶表示装置の駆動回路および駆動方法 | |
KR970076454A (ko) | 플라즈마 디스플레이 패널 구동 방법 및 이 구동 방법을 이용한 플라즈마 디스플레이 장치 | |
JPH0581912B2 (ja) | ||
JPWO2005101358A1 (ja) | プラズマディスプレイパネル表示装置 | |
JP3269451B2 (ja) | 表示装置の駆動回路 | |
JPS5949592A (ja) | プラズマデイスプレイ装置 | |
JP2914234B2 (ja) | El表示装置 | |
JPH01126691A (ja) | Elの駆動回路 | |
JPS6331094Y2 (ja) | ||
JP4406969B2 (ja) | El表示装置 | |
KR20060022602A (ko) | 플라즈마 표시 패널의 구동 장치 및 구동 방법 | |
EP1494197B1 (en) | Method for generating short-duration pulses on a plurality of columns or rows of a plasma display and device for implementing said method | |
JPS6331093Y2 (ja) | ||
JPH1011011A (ja) | プラズマディスプレイの駆動装置 | |
JPS5924891A (ja) | 放電表示板の駆動方式 | |
US4555641A (en) | Pulse signal control circuits with improved turn-off characteristic | |
JPH0954565A (ja) | 負荷駆動装置 | |
JPS644145Y2 (ja) | ||
JP2761382B2 (ja) | ガス放電パネルの駆動回路 | |
KR20070067520A (ko) | 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법 | |
KR100531790B1 (ko) | 평판 디스플레이 패널 구동 방법 | |
JPH07134566A (ja) | 直流型気体放電発光装置の駆動方法 | |
JP2749939B2 (ja) | 直流気体放電表示パネルのエージング回路 | |
JP2002108282A (ja) | 平面表示装置とその駆動方法 | |
JPH11282418A (ja) | El表示装置 |