KR960003445B1

KR960003445B1 - 전원장치의 라인 레귤레이션 회로

Info

Publication number: KR960003445B1
Application number: KR1019930013153A
Authority: KR
Inventors: 이창현
Original assignee: 삼성전자주식회사; 김광호
Priority date: 1993-07-13
Filing date: 1993-07-13
Publication date: 1996-03-13
Also published as: KR950004735A

Abstract

내용 없음.

Description

전원장치의 라인 레귤레이션 회로

제1도는 종래 전원장치의 라인 레규레이션을 설명하기 위한 회로도.

제2도는 제1도에 따른 시뮬레이션을 설명하기 위한 그래프.

제3도는 본 발명에 따른 전원장치의 라인 레귤레이션을 설명하기 위한 회로도.

제4도는 제3도에 따른 시뮬레이션을 설명하기 위한 그래프.

본 발명은 라인 레귤레이션회로(Line Regulation Circuit)에 관한 것으로서, 특히, 일정한 크기의 전압을 변동없이 지속적으로 공급하기에 적당하도록 한 전원장치의 라인 레귤레이션 회로에 관한 것이다.

이와 관련하여, 제1도는 종래 전원장치의 라인 레귤레이션을 설명하기 위한 회로도로서, 트랜지스터(Transistor)(Q1~Q4) 및 전원류(I1)으로 이루어져, 동작상의 기준이 되는 기설정된 기준전압(Vref) 및 출력부로부터 피드백(Feed BacK)된 전압의 차이 값을 증폭하여 증폭된 신호를 발생하는 차동증폭부(1)와, 트랜지스터(Q5~Q7) 및 저항(R3,R4)으로 이루어져, 상기 차동증폭부(1)의 출력신호를 받아 그 출력 신호에 대응하는 전압을 발생하는 전압을 발생하는 출력 제어부(2)와, 트랜지스터(QPOUT) 및 저항(R1,R2)으로 이루어져, 상기 출력제어부(2) 및 상기 차동증폭(1) 사이에 접속되어 일정한 크기의 전압을 발생하는 출력부(3)로 구성된다.

이와 같이 구성된 종래의 라인 레귤레이션 회로는 입력전원(Vcc)이 어떤 요인에 의해 불안정하게 변하더라도 내부에 내장된 밴드 갭(Band Gap) 기준전압(Vref)과 출력 전압(Vout)의 일부를 피드백 받아 출력 전압(Vout)이 항상 일정하도록 한다.

상기 출력 전압(Vout)은 다음과 같이 표현될 수 있다.

Vout=((R1+R2)/R1) × Vref이다.

그리고, 입력 전원(Vcc)의 변동에 대한 출력 전압(Vout)의 변동을 줄이기 위한 피드백 과정을 보면 다음과 같다

먼저, 출력부(3)의 트랜지스터(QPOUT)에 따른 출력 전압(Vout)이 낮아짐으로써 차동 증폭부(1)의 트랜지스터(Q1)의 베이스(base)에 인가되는 전압이 기준전압(Vref)보다 낮게 될 경우, 트랜지스터(Q1)는 온된다.

또한, 상기트랜지스터(Q1)가 온 되는 동시에 트랜지스터(Q2)가 오프되므로 그 트랜지스터(Q2)의 콜텍터(Collector)와 이미터(Emitter) 사이의 저항값이 커져 트랜지스터(Q2)의 콜텍터는 입력 전원(Vcc)에 의해 하이 상태를 유지한다.

이어, 출력 제어부(2) 트랜지스터(Q5,Q6)는 다링톤(Darington) 접속되어 트랜지스터(Q5)의 베이스에 트랜지스터(Q2)의 콜텍터 전위인 하이 신호가 인가되므로써 그 트랜지스터(Q5,Q6)는 차례로 온된다.

이때, 트랜지스터(Q6)의 콜텍터와 이미터 사이의 저항값이 작아지며 트랜지스터(Q7)는 순방향 상태의 다이오드(Diode) 기능을 수행하므로써 트랜지스터(Q6)의 콜렉터가 로우 상태로 되기 때문에 트랜지스터(QPOUT)는 온되므로 출력 전압(Vout)이 커진다.

상기에 반하여, 출력 전압(Vout)이 커지므로써 트랜지스터(Q2)의 베이스에 인가되는 전압이 기준전압(Vref)보다 커지는 경우에는 트랜지스터(Q1)는 오프되며 트랜지스터(Q2)가 온 된다.

따라서, 트랜지스터(Q5)의 베이스에 낮은 전압이 걸리므로 트랜지스터(Q5,Q6)는 차례로 오프된다.

이어, 트랜지스터(Q5)의 콜렉터가 하이 상태이기 때문에 트랜지스터(QPOUT)는 그 트랜지스터(Q5)의 콜렉터 전위인 하이 신호를 받아 오프되므로써 출력 전압(Vout)은 작아진다.

즉, 이와같은 피드백 작용에 의해 출력 전압(Vout)은 일정한 크기로 유지된다.

또한, 트랜지스터(Q3,Q4)는 기준전압(Vref) 및 트랜지스터(Q2)의 베이스 전위에 따라 트랜지스터(Q1,Q2)의 각 콜텍터에 입력전원(Vcc)을 각각 인가하므로써 각 트랜지스터(Q1,Q2)의 증폭도를 결정한다.

그리고, 저항(R4) 및 트랜지스터(Q7)는 트랜지스터(Q6)의 구동에 따라 전압을 설정하여 트랜지스터(Q6)의 이미터 전위를 형성한다.

그러나, 이와 같은 종래의 기술에 있어어는 제2도에 도시된 바와 같이 입력 전원(Vcc)을 13V~40V까지 변화시킬 경우 트랜지스터(Q3)의 콜텍터와 이미터 사이의 전압은 0.7V로 고정되는데, 트랜지스터(Q4)의 콜텍터와 이미터 사이에는 "입력전원(Vcc)-(트랜지스터(Q4)가 온일 경우 베이스 및 이미터 사이 전압×3)" 전압이 그대로 바이어스(Bias)된다.

따라서, 트랜지스터(QPOUT)의 어얼리 전압(Early Voltage)에 의하여 입력전원(Vcc)의 변동에 따른 오프셋 전압(off set Voltage)의 변화가 발생하므로써 차동 증폭부(1)의 이득이 줄어들므로 라인 레귤레이션 및 리플 리젝션률(Ripple Rejection Ratio)을 저하시킨다.

본 발명은 이와 같은 종래의 결점을 감안하여 안출한 것으로서, 입력단 오프셋 전압의 변화를 최소화함으로써 차동 증폭부의 이득을 크게 하여 레귤레이션 및 리플 리젝션률을 개선할 수 있는 전원 장치의 라인 레귤레이션 회로를 제공하는데 그 목적이 있다.

이하에서 이와 같은 목적을 달성하기 위한 본 발명은 입력 전원의 오프셋 전압을 줄이는 프리 레귤레이션(Pre Regulation)부와, 상기 프리 레귤레이션부의 신호를 인가 받으며, 기설정된 기준전압 및 출력부의 피드백 전압 차이 값을 증폭하여 그 증폭된 신호를 발생하는 차동 증폭부와, 상기 차동 증폭부의 신호에 따라 전압을 발생하는 출력 제어부와, 상기 차동 증폭부에 피드백 전압을 인가하며, 상기 출력 제어부의 전압에 따라 일정한 크기의 전압을 발생하는 출력부로 구성되는 것을 특징으로 한다.

이하, 이와 같은 목적을 달성하기 위한 본 발명의 실시예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.

제3도를 참조하면, 제3도는 본 발명에 따른 전원장치의 라인 레귤레이션을 설명하기 위한 회로도로서, 입력 전원(Vcc)에 전류원(Ic1)이 접속되며 그 전류원(Ic1)과 어스(Earth) 사이에 제이다이오드(ZD1)가 접속되고, 상기 제너다이오드(ZD1) 및 전원류(Ic1)과 공통으로 트랜지스터(Q8)의 베이스가 접속되며 그 트랜지스터(Q8)의 콜텍터는 입력 전원(Vcc)에 접속되어, 그 입력전원(Vcc)의 변동에 따른 입력 오프셋 전압을 줄이는 프리 레귤레이션부(4)와, 트랜지스터(Q1~Q4) 및 전원류(Ic)으로 이루어져, 상기 레귤레이션부(4)의 신호를 인가받으며, 동작상의 기준이 되는 기설정된 기준전압(Vref) 및 출력부의 전압 일부를 피드백 받아 그 두 전압 차이 값을 증폭하여 그 증폭된 신호를 발생하는 차동 증폭부(1)와, 트랜지스터(Q5~Q7) 및 저항(R3,R4)으로 이루어져, 상기 차동 증폭부(1)의 신호에 따라 최종 출력을 결정하는 전압을 발생하는 출력제어부(2)와, 트랜지스터(QPOUT) 및 저항(R1,R2)으로 이루어져, 상기 차동증폭부(1)에 피드백 전압을 인가하여, 상기 출력제어부(2)의 전압에 따라 입력전원(Vcc)의 변동에 상관없이 일정한 크기의 전압을 출력하는 출력부(3)를 포함하여 이루어진다.

단, IC는 트랜지스터(Q1,Q2)에 대한 전류원이다. 이와 같이 구성된 본 발명을 제4도를 참조하여 보면, 먼저, 출력부(3)의 출력 전압(Vout)이 낮아짐으로써 차동 증폭부(1)의 트랜지스터(Q2) 베이스에 걸리는 전압이 기준전압(Vref)보다 낮게 될 경우, 트랜지스터(Q1)는 온된다.

또한, 트랜지스터(Q2)가 오프됨으로써 트랜지스터(Q2)의 콜텍터는 입력전원(Vcc)에 의해 하이 상태를 유지하므로 출력제어부(2)의 트랜지스터(Q5)의 베이스에 하이 신호가 인가되어 트랜지스터(Q5,Q6)는 차례로 온된다.

이때, 트랜지스터(Q6) 콜렉터가 로우 상태로 되기 때문에 트랜지스터(QPOUT)는 온되므로 출력 전압(Vout)이 커진다.

상기에 반해, 출력전압(Vout)이 커지므로써 트랜지스터(Q1)는 오프되며 트랜지스터(Q2)가 온될 경우, 트랜지스터(Q6)의 콜렉터가 하이 상태이기 때문에 트랜지스터(QPOUT)는 베이스로 그 트랜지스터(Q6)의 콜렉터 신호인 하이 신호를 받아 오프되므로써 출력 전압(Vout)이 작아지는 것은 종래와 같다.

그 다음, 프리 레귤레이션부(4)의 전원류(IC1)에 의해 제너다이오드(ZD1) 양단에 그 제이다이오드(ZD1)의 정격전압(예를들어,7.2V)이 걸린다.

따라서, 트랜지스터(Q8)이 베이스와 이미터 사이의 전압은 0.7V(규소 트랜지스터 경우)로 일정하므로써 제4도와 같이 입력전원(Vcc)이 13V~40V까지 변해도 차동 증폭부(1)의 트랜지스터(Q4)의 콜렉터와 이미터 사이의 전압 변화가 매우 작다.

그러므로, 출력 제어부(2)의 트랜지스터(Q6)의 콜렉터에 인가되는 전압 변동도 거의 없기 때문에 제4도에 도시된 바와 같이 출력 전압(Vout)의 변동이 매우 미약하다.

즉, 종래의 라인 레귤레이션은 상기 제2도에 도시된 바와 같이 약 160mV이며 본 발명의 라인 레귤레이션은 제4도에 도시된 바와 같이 약 15mV 정도에 불과하다.

이상에서 설명한 바와 같이 본 발명은 입력전원(Vcc)과 차동 증폭부(1) 사이에 프리 레귤레이션부(4)를 접속시켜 그 차동증폭(1)에 전압을 일정하게 인가하므로써 라인 레귤레이션이 종래에 비하여 개선되므로 출력 전압(Vout)이 보다 안정하게 출력되는 효과가 있다.

Claims

입력 전원(Vcc)의 변동에 따른 오프셋 전압을 줄이는 프리 레귤레이션부(4)와, 상기 프리 레귤레이션부(4)의 신호를 인가 받아 동작상의 기준이 되는 기설정된 기준전압(Vref) 및 피드백 신호의 크기 차이 값을 증폭하여 그 증폭된 신호를 출력하는 차동 증폭부(1)와, 상기 차동 증폭부(1)의 신호를 인가 받아 최종 출력을 결정하는 신호를 출력하는 출력 제어부(2)와, 상기 차동 증폭부(1)에 피드백 신호를 인가하며, 상기 출력 제어부(2)의 출력에 의해 상기 입력전원(Vcc)의 변동에 상관없이 일정한 크기의 전압을 발생하는 출력부(3)를 구비하되, 상기 프리 레귤레이션부(4)는, 상기 입력전원(Vcc)을 인가 받아 전류를 발생시키는 전원류(IC1)과 ; 상기 전원류(IC1)의 전류를 인가받아 상기 입력전원(Vcc)을 일정 전압으로 유지시키는 제너다이오드(ZD1)와 ; 상기 제너다이오드(ZD1)의 양단 전압을 인가 받아 상기 차동 증폭부(1)에 일정한 크기의 전압을 인가하는 트랜지스터(Q8)를 포함하는 전원 장치의 라인 레귤레이션 회로.