JP3751966B2 - サーマルシャットダウン回路 - Google Patents
サーマルシャットダウン回路 Download PDFInfo
- Publication number
- JP3751966B2 JP3751966B2 JP2003392933A JP2003392933A JP3751966B2 JP 3751966 B2 JP3751966 B2 JP 3751966B2 JP 2003392933 A JP2003392933 A JP 2003392933A JP 2003392933 A JP2003392933 A JP 2003392933A JP 3751966 B2 JP3751966 B2 JP 3751966B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- power supply
- voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
- H02H3/085—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current making use of a thermal sensor, e.g. thermistor, heated by the excess current
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Voltage And Current In General (AREA)
Description
サーマルシャットダウン回路100は、ある特定の回路200に接続され、温度上昇時に回路200の動作を停止させるように用いられる。この図解した回路200は、電源電圧VDDを定電流源201に与えたときに定電流源201から供給されるバイアス電流により駆動される。
NPNトランジスタQ100のベース・エミッタ間電圧Vbeは約−2mV/℃の温度特性を有していることから、温度の上昇とともにNPNトランジスタQ100のベースバイアス電圧が上昇し、所定の温度に達すると、NPNトランジスタQ100がオンする。NPNトランジスタQ100がオンすると回路200の給電端が基準電位VSSに引き落とされることから、回路200に供給されていた電流が遮断される。このようなサーマルシャットダウン動作によって、回路200が保護され、あるいは、その出力が停止される。
第1に、ツェナーダイオードZDなどの基準電圧の温度特性によって検知温度が大きく変化する。
第2に、NPNトランジスタQ100の特性変化や製造時のばらつきによって検知温度が大きく変化する。
第3に、温度の上昇とともにNPNトランジスタQ100がオフ状態からオン状態に徐々に変化するため、急峻なシャットダウン特性を得づらい。
更には、前記第1の電流回路が、第1のミラー電流を供給する第1のカレントミラー回路と、前記第1のミラー電流に応じた第2のミラー電流を供給する第2のカレントミラー回路とを有し、前記トランジスタ素子の制御端子が前記第2の電流を供給する前記第2の電流回路のトランジスタの制御端子に接続されている。
温度上昇は環境温度の上昇に加え、被給電回路に過電流が流れた場合に起ることがある。この場合、サーマルシャットダウン動作によって、被給電回路が過電流から保護される。あるいは、給電の遮断により被給電回路が出力停止状態となる。この被給電回路からの出力に基づいて他の回路群の動作制御を行う場合に、被給電回路の出力停止によって他の回路群が過電流等から保護される。
図1は、2電源駆動レギュレータの概略構成図である。
このレギュレータ1は、たとえばACアダプタ電源とバッテリ電源の2電源対応のバッテリパックに内蔵され、当該バッテリの残量表示や保護のための回路に一定電圧を供給する電圧発生回路である。レギュレータ1は、図1に示すように、レギュレータ部6と、レギュレータ部6等に過電流等が流れて温度が上昇したときにレギュレータ部6への給電を停止するサーマルシャットダウン部とからなる。
サーマルシャットダウン部は、温度のN(N:2以上の整数)次係数、たとえば温度の二次係数に依存する、即ち、温度の2乗に比例した二次電流を生成する回路(BANDGAP&LT−SQR.)4、スタートアップ回路(STARTUP)5、給電制御回路6および監視回路7を有する。
この回路4は、給電線40(電圧:VSTUP)と内部給電線44(電圧:VBG)との間に接続された定電流源41と、定電流源41からの電流を入力して温度の一次の係数に依存する、即ち、温度係数に比例した一次電流IPTATを出力する一次電流回路42と、一次電流IPTATを入力し、温度のN(ここではN=2)次の係数に依存する、即ち、温度の2乗係数に比例した二次電流IPTAT2を出力する二次電流回路43と、二次電流IPTAT2の上昇に応じてオンして内部給電線44の電圧VBGを基準電位VSSに引き落とす短絡トランジスタQ11とから構成されている。
また、図2に示す二次電流回路43は、バンドギャップ回路と類似した構成を有し、また後述するように、いわゆるトランスリニア原理を利用して、その構成素子特性や半導体製造プロセスに依存しない温度に対する二乗伝達特性を有するトランスリニア二乗回路(TL−SQR.)である。以下、図2に示す回路(BANDGAP&TL−SQR.)4全体を便宜上、「温度検出回路」と称する。
内部給電線44と基準電位VSSの供給線との間に並列接続された4つの電流経路を構成する回路、すなわち、3つの抵抗R1〜R3とトランジスタQ1の直列回路、トランジスタQ4とQ2との直列回路、トランジスタQ5とQ3の直列回路、トランジスタQ6とトランスリニア二乗回路の入力段との直列回路を有する。このうちトランジスタQ1が接続された電流経路が当該一次電流回路42の入力段を構成し、トランジスタQ6が接続された電流経路が出力段を構成する。
VBEQ2+IQ・r3=VBEQ3
の関係式が成立する。
VBEQ2=VT・ln{IQ/(M・Is)}、VBEQ3=VT・ln(IQ/Is)と表わせるから(Is:飽和電流)、
IQ・r3=VT・ln(IQ/Is)−VT・ln{IQ/(M・Is)}
=VT(lnIQ−lnIs−lnIQ+lnM+lnIs)
=VT・lnM
と表わせる。従って、電流IQは、
IQ=VT・{(lnM)/r3}
(VT=k・T/q)
と表わせる。ここで、MはトランジスタQ3に対するトランジスタQ2のサイズ比、VTはいわゆる熱電圧、kはボルツマン定数、Tは絶対温度、qは電荷素量をそれぞれ表す。
厳密には、電流IPTATは温度の高次の係数にも影響を受けるが、それらは無視できる程度に小さいものであり、電流IPTATは温度に対してその一次の係数が支配的となる。
トランジスタQ7とQ8は直列接続され、それぞれのコレクタとベースが接続されている。また、トランジスタのQ7とQ9のベース同士が接続され、トランジスタQ9のエミッタと基準電位VSSの供給線との間に定電流源45が接続されている。トランジスタQ9のコレクタは電源電圧VCCの供給線に接続され、そのエミッタと定電流源45との接続中点がトランジスタQ10のベースに接続されている。また、トランジスタQ10とトランジスタQ8のエミッタはともに基準電位VSSの供給線に接続されている。このような構成のトランスリニア二乗回路は、トランジスタQ7のコレクタから電流が入力され、温度に対する依存性が二乗変換された電流がトランジスタQ10を流れる。
VBEQ10=VBEQ7+VBEQ8−VBEQ9
VT・ln(Iout/Is)=VT・ln(Iin/Is)
+VT・ln(Iin/Is)
―VT・ln(I/Is)
ln(Iout)=ln(Iin)+ln(Iin)−ln(I)
Iout=(Iin)2/I
の関係式が成立する。ここで、Iin=IPTAT(IQ)とすると、
Iout={(VT・lnM)/r3}2/I (VT=k・T/q)
と表わせる。定電流源45に流れる電流Iについて、その特性が温度に対して一次的に平坦になるように設定すると、出力電流Ioutは絶対温度Tの2乗に比例することになる。即ち、出力電流Ioutは、絶対温度Tの2次の係数に依存することになる。従って、図3の回路は、絶対温度Tの2乗に比例する電流Ioutを出力するトランスリニア2乗回路と云える。
レギュレータ部6は、図1に示すように、誤差アンプ61、「給電制御スイッチ」としてのPMOSトランジスタMP1、および、給電制御の基準電圧V1を生成する2つの抵抗R5とR6を有する。
その一方、PMOSトランジスタMP1のドレインと基準電位、たとえば接地電位の供給線との間に抵抗R5とR6が直列接続されている。
また、PMOSトランジスタMP1のドレインには、電圧保持のためのキャパシタンスC1が接続されている。図1の回路構成において、キャパシタンスC1以外の回路素子は、1つの半導体集積回路(半導体チップ)に形成され得る。
前述したように、内部給電線44の電圧は、通常状態では内部電源電圧VBGに保持され、温度が規定値に達すると基準電位VSSに引き落とされる。内部給電線44の電圧が基準電位VSSに引き落とされて基準電圧VBGよりも低くなると、誤差アンプ61の出力がトランジスタMP1をオフし得るレベルのハイレベルとなり、PMOSトランジスタMP1がオフ状態となり、レギュレータ部6からの電圧の出力が停止される。
スタートアップ回路5は、それぞれ「遮断スイッチ」として機能するPMOSトランジスタMP2とNMOSトランジスタMN1、逆流防止用のパワーダイオードD3とD4、レベルシフト用のツェナーダイオードZD1とZD2、抵抗R9とR10、および、シャットダウンと初期化の制御用のNMOSトランジスタMN3とMN4を有する。
これらツェナーダイオードZD、抵抗R9およびNMOSトランジスタMN3とMN4によって、バッテリ側の遮断スイッチMP2の遮断および初期化を制御するゲートバイアス回路が構成される。なお、NMOSトランジスタMN4のゲートには前述した初期化信号XINITが入力され、NMOSトランジスタMN3のゲートには、たとえばバッテリシステムのマイクロコンピュータなどから、ローレベルでシャットダウンや初期化を禁止し、ハイレベルでシャットダウンや初期化を許可する制御信号XSHUTが入力される。
初期状態では、バッテリ電源電圧VBATとパック電源電圧VPACKの何れも印加されていないことから、いずれの回路も動作できない。このとき、制御信号XINITがローレベルであることからトランジスタMN4がオフしている。このためバッテリ電源電圧VBATが先に供給されたとしても、ダイオードD1とツェナーダイオードZD2によるゲートバイアス設定によって遮断スイッチMP2がオフ状態を維持する。一方、パック電源電圧VPACKが供給されると、ダイオードD4および短絡線51を介して遮断スイッチMN1のゲートがハイレベルとなることから遮断スイッチMN1がオンし、パック電源電圧VPACKからレベル低下した電圧VSTUPが温度検出回路4に供給される。
その後、レギュレータ給電線71の電圧が3.3Vから低下し、これが基準電圧V2、たとえば2.4Vを下回るとコンパレータ72の出力信号XINITがハイレベルからローレベルに変化することから、図4に示すトランジスタMN4がオフする。その結果、遮断スイッチMP2のゲートがバッテリ電源電圧VBATによりプルアップされ、遮断スイッチMP2がオフする。これによりバッテリ電源電圧VBATの給電路が絶たれ、温度検出回路4が動作しなくなる。
前述した図1の構成ではスタートアップ回路5内に遮断スイッチMP2を設けていたが、図6に示す構成ではスタートアップ回路5Aの外に遮断スイッチMP2を設けている。また、図6に示す温度検出回路4Aは、図2に示す構成から定電流源41とトランジスタQ11を除いた一次および二次電流回路42と43のみから構成される。遮断スイッチMP2は、電源電圧VINの供給線80と定電流源41との間に接続されている。この場合、スタートアップ回路5Aは電源電圧VINの供給線80と電圧VSTUPの供給線40との間に接続され、遮断スイッチMP2がオフしているときにスタートアップを可能にするために電源電圧VINの供給バイパスとして一時的に機能する。その結果、温度検出回路4Aが動作し、異常温度を検出し二次電流IPTAT2の上昇によりトランジスタQ11を流れる電流IQ11が定電流Irefよりも大きくなると、給電線40の電圧を低下させる。電圧VSTUPが基準電位VSSに接続されると、コンパレータ72Aの出力信号XSDがローレベルからハイレベルとなり遮断スイッチをオフさせて定電流源41側の給電路を遮断する。一方、つぎに電源電圧が印加されると、これをスタートアップ回路5Aが検知して電源電圧VINの供給バイパスを一時的に開き、電圧VSTUPが上昇しコンパレータの出力信号XSDがハイレベルからローレベルになる。その結果、遮断トランジスタMP2がオンして初期化される。
たとえば極端な異常温度の上昇を検出した場合に、回路200の給電を完全に停止して以後動作させない最終的なフェールセーフを行う用途が存在する。そのような場合、スタートアップさせる必要がないので、一次および二次電流回路からなる温度検出回路4A、定電流源41およびトランジスタQ11のみを設けることによって回路200の給電点を基準電位VSSに接続させて動作停止制御を行うことができる。
この図7および前記図5の構成においても、二次の温度係数に比例した二次電流IPTAT2を用いてトランジスタQ11を用いて最適なシャットダウン動作で給電制御を行うことができるという利点がある。
また、3乗回路、4乗回路などの高次の回路を用いて、絶対温度TのN乗に比例する電流を用いてシャットダウン動作を行なうようにしてもよい。
更には、サーマルシャットダウン動作の設定温度は、適用される回路に応じて任意の温度に設定することができる。
Claims (9)
- 温度上昇時に被給電回路への給電を停止させるサーマルシャットダウン回路であって、
主として温度の一次の係数に依存する第1の電流を出力する第1の電流回路と、
前記第1の電流を入力して主として温度のN(N:2以上の整数)次の係数に依存する第2の電流を出力する第2の電流回路と、
前記第1及び第2の電流回路に電流を供給する定電流源と、
前記第2の電流の上昇に応答して動作して被給電回路への給電を遮断するための給電制御回路と、
を有するサーマルシャットダウン回路。 - 前記給電制御回路が、前記定電流源と前記第1の電流回路及び前記第2の電流回路との接続中点に接続され、当該接続中点から被給電回路に対する給電が行なわれる
請求項1に記載のサーマルシャットダウン回路。 - 前記第1の電流回路が、前記接続中点にバンドギャップ電圧を供給するためのバンドギャップ回路を有し、
前記給電制御回路がトランジスタ素子で構成され、前記定電流源が供給する電流よりも大きな電流を前記トランジスタ素子が前記接続中点から引き込むことで前記接続中点の電圧が低下して前記被給電回路への給電が遮断される
請求項2に記載のサーマルシャットダウン回路。 - 前記第2の電流回路が、当該第2の電流回路を構成する回路素子のパラメータのばらつきに影響されない前記第2の電流を供給するトランスリニア回路を有する
請求項3に記載のサーマルシャッドダウン回路。 - 前記第1の電流回路が、第1のミラー電流を供給する第1のカレントミラー回路と、前記第1のミラー電流に応じた第2のミラー電流を供給する第2のカレントミラー回路とを有し、
前記トランジスタ素子の制御端子が前記第2の電流を供給する前記第2の電流回路のトランジスタの制御端子に接続されている
請求項3又は4に記載のサーマルシャットダウン回路。 - 前記接続中点から供給される電圧を受ける前記被給電回路としてのレギュレータ回路を有し、前記給電制御回路により当該レギュレータ回路からのレギュレータ電圧の供給が制御される
請求項3、4又は5に記載のサーマルシャットダウン回路。 - 前記レギュレータ回路の出力に接続され、前記レギュレータ電圧を監視する監視回路と、
前記レギュレータ電圧が所定の電圧にないときに前記定電流源に対する給電を停止する起動制御回路と、
を有する請求項6に記載のサーマルシャットダウン回路。 - 前記起動制御回路が、第1の電源端子と、当該第1の電源端子と前記定電流源との間の給電経路に挿入された第1のスイッチ素子とを有し、前記第1のスイッチ素子を遮断することで前記定電流源への給電を停止する
請求項7に記載のサーマルシャットダウン回路。 - 前記起動制御回路が、第2の電源端子と、前記第1のスイッチ素子と前記定電流源との間の給電経路に挿入された第2のスイッチ素子とを有し、前記第2の電源端子に電圧が供給されると前記第2のスイッチ素子が導通して前記定電流源が給電される
請求項8に記載のサーマルシャットダウン回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003392933A JP3751966B2 (ja) | 2003-11-21 | 2003-11-21 | サーマルシャットダウン回路 |
US10/990,916 US7242565B2 (en) | 2003-11-21 | 2004-11-16 | Thermal shut-down circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003392933A JP3751966B2 (ja) | 2003-11-21 | 2003-11-21 | サーマルシャットダウン回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005157591A JP2005157591A (ja) | 2005-06-16 |
JP3751966B2 true JP3751966B2 (ja) | 2006-03-08 |
Family
ID=34719478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003392933A Expired - Fee Related JP3751966B2 (ja) | 2003-11-21 | 2003-11-21 | サーマルシャットダウン回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7242565B2 (ja) |
JP (1) | JP3751966B2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100738957B1 (ko) * | 2005-09-13 | 2007-07-12 | 주식회사 하이닉스반도체 | 반도체 집적회로의 내부전압 발생장치 |
US7887235B2 (en) * | 2006-08-30 | 2011-02-15 | Freescale Semiconductor, Inc. | Multiple sensor thermal management for electronic devices |
US7466172B2 (en) * | 2006-09-01 | 2008-12-16 | Via Technologies, Inc. | Supply voltage level detector |
US7855542B2 (en) * | 2007-07-17 | 2010-12-21 | Qimonda Ag | Voltage regulator startup method and apparatus |
US7719244B2 (en) * | 2007-07-17 | 2010-05-18 | Qimonda North America Corp. | Method and apparatus for enabling a voltage regulator |
DE102007039835A1 (de) * | 2007-08-23 | 2009-02-26 | Robert Bosch Gmbh | Steuergerät und Verfahren zur Ansteuerung von Personenschutzmitteln für ein Fahrzeug |
US7837384B2 (en) * | 2007-12-19 | 2010-11-23 | Fairchild Semiconductor Corporation | Process-invariant low-quiescent temperature detection circuit |
US8546977B2 (en) * | 2009-04-22 | 2013-10-01 | Lsi Corporation | Voltage based switching of a power supply system current |
JP5899491B2 (ja) | 2011-06-23 | 2016-04-06 | パナソニックIpマネジメント株式会社 | 電源識別装置および電源識別方法 |
JP5708334B2 (ja) * | 2011-07-19 | 2015-04-30 | 株式会社デンソー | マイコン搭載装置 |
JP5762358B2 (ja) * | 2012-06-04 | 2015-08-12 | 旭化成エレクトロニクス株式会社 | 直流電源装置 |
US8847565B2 (en) * | 2012-09-14 | 2014-09-30 | Nxp B.V. | Shunt regulator for adverse voltage/circuit conditions |
EP2846211A1 (en) * | 2013-09-10 | 2015-03-11 | Dialog Semiconductor GmbH | Reduction in on-resistance in pass device |
JP6365119B2 (ja) * | 2014-08-26 | 2018-08-01 | オンキヨー株式会社 | 保護回路 |
CN106094961B (zh) * | 2016-08-08 | 2017-09-05 | 江苏芯力特电子科技有限公司 | 一种具有热滞回功能的过温保护电路 |
US20210064074A1 (en) | 2019-09-03 | 2021-03-04 | Renesas Electronics America Inc. | Low-voltage collector-free bandgap voltage generator device |
EP3812873A1 (en) * | 2019-10-24 | 2021-04-28 | NXP USA, Inc. | Voltage reference generation with compensation for temperature variation |
WO2021196093A1 (zh) * | 2020-04-01 | 2021-10-07 | 深圳市汇顶科技股份有限公司 | 电压攻击检测电路和芯片 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5391980A (en) * | 1993-06-16 | 1995-02-21 | Texas Instruments Incorporated | Second order low temperature coefficient bandgap voltage supply |
US5737170A (en) * | 1994-09-27 | 1998-04-07 | Micrel, Inc. | Thermal shutdown circuit using a pair of scaled transistors |
SE515345C2 (sv) * | 1996-05-07 | 2001-07-16 | Ericsson Telefon Ab L M | Temperaturberoende strömalstring |
US6791307B2 (en) * | 2002-10-04 | 2004-09-14 | Intersil Americas Inc. | Non-linear current generator for high-order temperature-compensated references |
US7091713B2 (en) * | 2004-04-30 | 2006-08-15 | Integration Associates Inc. | Method and circuit for generating a higher order compensated bandgap voltage |
-
2003
- 2003-11-21 JP JP2003392933A patent/JP3751966B2/ja not_active Expired - Fee Related
-
2004
- 2004-11-16 US US10/990,916 patent/US7242565B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20060104001A1 (en) | 2006-05-18 |
JP2005157591A (ja) | 2005-06-16 |
US7242565B2 (en) | 2007-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3751966B2 (ja) | サーマルシャットダウン回路 | |
US7821307B2 (en) | Bandgap referenced power on reset (POR) circuit with improved area and power performance | |
US20080157746A1 (en) | Bandgap Reference Circuits | |
EP2977849A1 (en) | High-voltage to low-voltage low dropout regulator with self contained voltage reference | |
US7602162B2 (en) | Voltage regulator with over-current protection | |
JP3185698B2 (ja) | 基準電圧発生回路 | |
US7719344B1 (en) | Stabilization component for a substrate potential regulation circuit | |
US8294450B2 (en) | Start-up circuits for starting up bandgap reference circuits | |
KR100866967B1 (ko) | 밴드갭 기준 전압 발생 회로를 이용한 이상 전압 검출 및차단 회로 | |
EP2648061B1 (en) | Output transistor leakage compensation for ultra low-power LDO regulator | |
EP2897021B1 (en) | An apparatus and method for a low voltage reference and oscillator | |
JP5353548B2 (ja) | バンドギャップレファレンス回路 | |
KR20100077272A (ko) | 기준전압 발생회로 | |
JP7354380B2 (ja) | 電子部品が安全に起動し終了するための電気回路 | |
US6870351B2 (en) | Voltage regulator circuit and integrated circuit device including the same | |
JP2005148942A (ja) | 定電圧回路 | |
CN114424139B (zh) | 用于ldo的前置稳压器 | |
US6016050A (en) | Start-up and bias circuit | |
JP4397562B2 (ja) | バンドギャップリファレンス回路 | |
JP2009296714A (ja) | 低電圧検出回路および電源制御用半導体集積回路 | |
JP4614750B2 (ja) | レギュレータ | |
CN115249997B (zh) | 一种实现渐变式温度保护的电路 | |
JP2008015779A (ja) | 定電流源回路および電源回路 | |
CN114023739A (zh) | 温度感测电路及热反馈保护电路 | |
CN210469815U (zh) | 调节保护电路、灯具和电源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3751966 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131216 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |