CN117631743A - 电源电路与芯片 - Google Patents
电源电路与芯片 Download PDFInfo
- Publication number
- CN117631743A CN117631743A CN202210977603.1A CN202210977603A CN117631743A CN 117631743 A CN117631743 A CN 117631743A CN 202210977603 A CN202210977603 A CN 202210977603A CN 117631743 A CN117631743 A CN 117631743A
- Authority
- CN
- China
- Prior art keywords
- voltage
- resistor
- power supply
- transistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 100
- 230000010355 oscillation Effects 0.000 claims description 36
- 239000003990 capacitor Substances 0.000 claims description 25
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 17
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 description 13
- 230000001965 increasing effect Effects 0.000 description 8
- 101710170231 Antimicrobial peptide 2 Proteins 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
本公开提供一种电源电路以及应用该电源电路的芯片。电源电路包括：参考电压产生电路，用于生成正温度系数的衬底参考电压；电压生成电路，用于根据使能信号抬升衬底电压；使能信号生成电路，连接所述参考电压产生电路和所述电压生成电路，用于在所述衬底参考电压大于所述衬底电压与预设系数的乘积时，向所述电压生成电路输出所述使能信号。本公开实施例可以在温度升高时抬升晶体管的衬底电压，降低芯片功耗。
Description
技术领域
本公开涉及集成电路技术领域，具体而言，涉及一种电源电路以及 应用该电源电路的芯片。
背景技术
随着科技发展，对集成电路的低功耗需求日益提升。相关技术通常 对集成电路在信号传输过程中和信号处理过程中的功耗进行优化，但是 在集成电路的待机或者休眠过程中，几乎没有信号传输和信号处理，因 此集成电路的功耗存在进一步降低的可能。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公 开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现 有技术的信息。
发明内容
本公开的目的在于提供一种电源电路以及应用该电源电路的芯片， 用于至少在一定程度上进一步降低集成电路的功耗。
根据本公开的第一方面，提供一种电源电路，包括：
参考电压产生电路，用于生成正温度系数的衬底参考电压；
电压生成电路，用于根据使能信号抬升衬底电压；
使能信号生成电路，连接所述参考电压产生电路和所述电压生成电 路，用于在所述衬底参考电压大于所述衬底电压与预设系数的乘积时， 向所述电压生成电路输出所述使能信号。
在本公开的一种示例性实施例中，所述电压生成电路包括：
振荡模块，输入端用于接收所述使能信号，输出端用于输出振荡信 号，所述振荡模块用于根据所述使能信号生成所述振荡信号；
电荷泵模块，输入端连接所述振荡模块，输出端用于输出所述衬底 电压，所述电荷泵模块用于根据所述振荡信号抬升所述衬底电压。
在本公开的一种示例性实施例中，所述电荷泵模块包括：
第一电容，所述第一电容的第一端耦接所述振荡模块的输出端；
第一二极管，正极连接电源电压，负极连接所述第一电容的第二端；
第二二极管，正极连接所第一电容的第二端，负极用于输出所述衬 底电压。
在本公开的一种示例性实施例中，所述电荷泵模块还包括连接于所 述振荡模块的输出端和所述第一电容的第一端之间的驱动电路，所述驱 动电路用于增加所述振荡信号的振幅。
在本公开的一种示例性实施例中，所述电荷泵模块还包括第二电容， 所述第二电容的第一端连接所述第二二极管的负极，所述第二电容的第 二端接地，所述第二电容用于维持所述电荷泵模块的输出电压。
在本公开的一种示例性实施例中，所述使能信号生成电路包括：
比较器，所述比较器的反相输入端用于接收所述衬底参考电压；
反相器，所述反相器的输入端连接所述比较器的输出端，所述反相 器的输出端连接所述电压生成电路，用于输出所述使能信号；
第一分压电阻单元，第一端连接所述电荷泵模块的输出端，用于接 收所述衬底电压，第二端连接所述比较器的同相输入端；
第二分压电阻单元，第一端连接所述比较器的同相输入端，第二端 接地；
其中，所述第一分压电阻单元和所述第二分压电阻单元的阻值之比 为K-1，K为所述预设系数。
在本公开的一种示例性实施例中，所述第一分压电阻单元的阻值可 调。
在本公开的一种示例性实施例中，所述第一分压电阻包括串联的多 个电阻子单元，每个所述电阻子单元包括一或多个子电阻，每个所述电 阻子单元并联一个电阻调节开关管，每个所述电阻调节开关管的控制端 均用于接收控制信号。
在本公开的一种示例性实施例中，每个所述子电阻的阻值均相等。
在本公开的一种示例性实施例中，所述参考电压产生电路包括：
恒定电流生成模块，用于生成正温度系数的第一电流和负温度系数 的第二电流，并根据所述第一电流和所述第二电流生成恒定电流；
衬底参考电压生成模块，包括晶体管，所述电压生产模块耦接所述 恒定电流产生模块并用于根据所述恒定电流以及晶体管特性生成正温度 系数的所述衬底参考电压。
在本公开的一种示例性实施例中，所述恒定电流生成模块包括：
正温度系数电流生成单元，用于生成所述第一电流；
负温度系数电流生成单元，连接所述正温度系数电流生成单元，用 于生成所述第二电流。
在本公开的一种示例性实施例中，所述正温度系数电流生成单元包 括：
第一放大器；
第一反馈晶体管，所述第一反馈晶体管的源极连接电源电压，栅极 连接所述第一放大器的输出端，漏极连接第一节点；
第一桥臂，所述第一桥臂包括串联的第一电阻和多个并联的第一 PN结单元，所述第一电阻的第一端连接所述第一节点，第二端连接所 述第一放大器的反相输入端，所述第一PN结单元的正极连接所述第一 放大器的反相输入端，负极接地；
第二桥臂，所述第二桥臂包括串联的第二电阻、第三电阻和多个并 联的第二PN结单元，所述第二电阻的第一端连接所述第一节点，第二 端连接所述第一放大器的同相输入端；所述第三电阻的第一端连接所述 第一放大器的同相输入端，第二端连接所述第二PN结单元的正极，所 述第二PN结单元的负极接地；
第一输出晶体管，源极连接所述电源电压，栅极连接所述第一放大 器的输出端，漏极用于输出所述第一电流。
在本公开的一种示例性实施例中，所述第一电阻和所述第二电阻的 阻值相等。
在本公开的一种示例性实施例中，所述第二PN结单元的数量为N 个，N＝(M+2)2-M2，所述第一PN结单元的数量为M2个，其中M为 大于等于1的整数。
在本公开的一种示例性实施例中，所述负温度系数电流生成单元包 括：
第二放大器，所述第二放大器的反相输入端连接所述第一放大器的 反相输入端；
第二反馈晶体管，所述第二反馈晶体管的源极连接所述电源电压， 栅极连接所述第二放大器的输出端，漏极连接所述第二放大器的同相输 入端；
第四电阻，一端连接所述第二放大器的同相输入端，另一端接地；
第二输出晶体管，源极连接所述电源电压，栅极连接所述第二放大 器的输出端，漏极用于输出所述第二电流。
在本公开的一种示例性实施例中，所述第三电阻和所述第四电阻均 为可调电阻，所述第三电阻和所述第四电阻的阻值满足 (kT/q)*lnZ/R3+(kT/q*lnZ+VBE2)/R4对温度T的导数为零，其中，R3是 所述第三电阻的阻值，R4是所述第四电阻的阻值，K是玻尔兹曼常数， q是电子带电量，T是所述电源电路的工作温度，VBE2是所述第二PN 结单元两端的电压差，Z是所述第二PN结单元与所述第一PN结单元 的数量比。
在本公开的一种示例性实施例中，所述衬底参考电压生成模块包括：
第一N型晶体管，所述第一N型晶体管的漏极和栅极连接于第二 节点，所述第二节点连接所述第一输出晶体管的漏极和所述第二输出晶 体管的漏极，所述第一N型晶体管的源极接地；
第二N型晶体管，所述第二N型晶体管的栅极连接所述第一输出 晶体管的漏极和所述第二输出晶体管的漏极，所述第二N型晶体管的源 极接地，所述第二N型晶体管的源极连接第三节点；
第一P型晶体管，所述第一P型晶体管的源极连接电源电压，所述 第一P型晶体管的栅极和漏极均连接所述第三节点，所述第三节点用于 输出所述衬底参考电压。
根据本公开的第二方面，提供一种芯片，包括如上任一项所述的电 源电路。
本公开实施例通过提供正温度系数的衬底参考电压以及根据衬底参 考电压的升高输出使能信号的使能信号输出模块，可以在温度升高、晶 体管漏电流上升时，通过使能信号控制电压输出模块自动升高晶体管的 衬底电压，降低晶体管漏电流，从而降低集成电路的功耗。当将该电源 电路用于提供P型晶体管的衬底电压时，可以自动在温度升高时降低集 成电路中的P型晶体管的衬底电压，从而降低P型晶体管的漏电流、降 低集成电路的整体功耗。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解 释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合 本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地， 下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人 员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他 的附图。
图1是本公开示例性实施例中电源电路100的示意图。
图2是本公开一个实施例中电压生成电路2的示意图。
图3是本公开另一个实施例中电压生成电路2的示意图。
图4是本公开一个实施例中使能信号生成电路3的示意图。
图5A和图5B分别是本公开实施例中可调电阻单元的示意图。
图6是本公开一个实施例中参考电压产生电路1的示意图。
图7是本公开一个实施例中恒定电流生成模块11的示意图。
图8是本公开一个实施例中衬底参考电压生成模块12的示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式 能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提 供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构 思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以 任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供 许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域 技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中 的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其 它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公 开的各方面变得模糊。
此外，附图仅为本公开的示意性图解，图中相同的附图标记表示相 同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方 框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以 采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电 路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器 装置中实现这些功能实体。
下面结合附图对本公开示例实施方式进行详细说明。
图1是本公开示例性实施例中电源电路的示意图。
参考图1，电源电路100可以包括：
参考电压产生电路1，用于生成正温度系数的衬底参考电压Vref；
电压生成电路2，用于根据使能信号EN抬升衬底电压VBP；
使能信号生成电路3，连接参考电压产生电路1和所述电压生成电 路2，用于在衬底参考电压Vref大于衬底电压VBP与预设系数的乘积 时，向电压生成电路2输出使能信号EN。
本公开实施例通过提供正温度系数的衬底参考电压以及根据衬底参 考电压的升高输出使能信号的使能信号输出模块，可以在温度升高时， 通过使能信号控制电压输出模块自动升高衬底电压，，当将该电源电路 用于提供P型晶体管的衬底电压时，可以自动在温度升高时增加集成电 路中的P型晶体管的衬底电压，从而降低P型晶体管的漏电流、降低集成电路的整体功耗。
图2是本公开一个实施例中电压生成电路的示意图。
参考图2，在一个实施例中，电压生成电路2可以包括：
振荡模块21，输入端用于接收使能信号EN，输出端用于输出振荡 信号OSC，振荡模块21用于根据使能信号EN生成振荡信号OSC；
电荷泵模块22，输入端连接振荡模块21，输出端用于输出衬底电压 VBP，电荷泵模块22用于根据振荡信号OSC抬升衬底电压VBP。
其中，振荡模块21可以通过受控的环形振荡器实现，环形振荡器可 以包括奇数个输入输出环形串联的具有信号反相功能的元件，例如反相 器或者与非门。振荡模块21在接收到使能信号EN时输出振荡信号OSC， 在未接收到使能信号EN时可以停止输出振荡信号OSC。
电荷泵模块22在振荡模块21的控制下，能够维持衬底参考电压Vref 等于衬底电压VBP与预设系数的乘积。当温度上升、衬底参考电压Vref 上升或者衬底电压VBP下降，导致衬底参考电压Vref大于衬底电压VBP 与预设系数的乘积时，振荡模块21接收到使能信号EN并输出振荡信号 OSC，电荷泵模块22在接收到振荡信号OSC时，可以启动电荷泵功能， 提高输出电压，即抬升衬底电压VBP，使得衬底参考电压Vref等于衬底 电压VBP与预设系数的乘积。
在图2所示实施例中，电荷泵模块22包括：
第一电容C1，第一电容C1的第一端耦接振荡模块21的输出端；
第一二极管D1，正极连接电源电压VCC，负极连接第一电容C1的 第二端；
第二二极管D2，正极连接所第一电容C1的第二端，负极用于输出 衬底电压VBP。
电荷泵模块22能够根据振荡信号OSC从电源电压端VCC抽取正 电荷至第二二极管D2的负极，拉高第二二极管D2负极的电位，从而生 成衬底电压VBP。
当振荡模块21停止输出振荡信号OSC时，电荷泵模块22的输出端 电压即第二二极管D2的负极电压不再增加。
图3是本公开另一个实施例中电压生成电路的示意图。
参考图3，在另一个实施例中，为了调节电荷泵模块22的输出电压 抬升幅度，电荷泵模块22还包括连接于振荡模块21的输出端和第一电 容C1的第一端之间的驱动电路DR，驱动电路DR可以用于增加振荡信 号OSC的振幅。
此外，电荷泵模块22还可以包括第二电容C2，第二电容C2的第 一端连接第二二极管D2的负极，第二电容C2的第二端接地，第二电容 C2用于维持电荷泵模块22的输出电压。第二电压C2可以作为滤波电 压进一步平滑电荷泵模块22的输出电压，维持第二二极管D2的负极电 压在振荡信号OSC输出过程中为接近平稳的直流电压。
图4是本公开一个实施例中使能信号生成电路的示意图。
参考图4，在一个实施例中，使能信号生成电路3可以包括：
比较器COMP，比较器COMP的反相输入端用于接收衬底参考电 压Vref；
反相器OP，反相器OP的输入端连接比较器COMP的输出端，反 相器的输出端连接电压生成电路2，用于输出使能信号EN；
第一分压电阻单元RZ1，第一端连接电压生成电路2的输出端，用 于接收衬底电压VBP，第二端连接比较器COMP的同相输入端；
第二分压电阻单元RZ2，第一端连接比较器COMP的同相输入端， 第二端接地；
其中，第一分压电阻单元RZ1和第二分压电阻单元RZ2的阻值之 比为K-1，K为预设系数。
在图4所示实施例中，设第二分压电阻单元RZ2的阻值为R，则第 一分压电阻单元RZ1的阻值为(K-1)R。
通过分析可得，比较器COMP的同相输入端的电压等于VBP/K。当 衬底参考电压Vref小于VBP/K时，比较器COMP输出高电平，反相器 OP输出低电平，即使能信号EN为低电平。当设置使能信号EN为高电 平有效时，电压生成电路2不抬升衬底电压VBP。当衬底参考电压Vref 逐渐升高大于VBP/K时，比较器COMP翻转输出低电平，反相器OP输 出高电平，使能信号EN为高电平，电压生成电路2开始抬升衬底电压 VBP。
因此，当正温度系数的衬底参考电压Vref应用在对N型晶体管的衬 底电压控制时，当温度升高，晶体管漏电流升高时，衬底参考电压Vref 上升。当衬底参考电压Vref上升到大于VBP/K时，使能信号生成电路3 输出有效的使能信号EN，控制电压生成电路2开始抬升衬底电压VBN， 进而自动降低晶体管漏电流，温度上升对晶体管功耗的影响。
在一个实施例中，第一分压电阻单元RZ1的阻值可调。第一分压电 阻单元RZ1可以通过图5A或图5B所示的可调电阻单元实现。
图5A和图5B是本公开实施例中可调电阻单元的示意图。
可调电阻单元可以包括串联的多个电阻子单元，每个电阻子单元包 括一或多个子电阻，每个电阻子单元并联一个电阻调节开关管，每个电 阻调节开关管的控制端均用于接收控制信号。可以设置每个子电阻的阻 值均相等。此时，可调电阻单元可以通过图5A所示的电阻串501来实 现。
参考图5A，电阻串501包括多个串联的子电阻R01、R02、R03、 R04、R05、R06，以及连接子电阻第一端或第二端的可控的电阻调节开 关管Con1、Con2、Con3。电阻调节开关管Con1的第一端和第二端分别 连接子电阻R01的两端；电阻调节开关管Con2的第一端和第二端分别 连接子电阻R01的第二端/子电阻R02的第一端和子电阻R03的第二端/ 子电阻R04的第一端；电阻调节开关管Con3的第一端和第二端分别连 接子电阻R03的第二端/子电阻R04的第一端和子电阻R06的第二端。 从而，子电阻R01构成一个电阻子单元，子电路R02和R03构成一个电 阻子单元，子电阻R04、R05、R06构成一个电阻子单元。
电阻调节开关管Con1、Con2、Con3的控制端均接收控制信号。该 控制信号例如来自处理器或者一次性可编程控制器，本公开对此不作特 殊限定。
在图5A所示实施例中，电阻调节开关管通过N型晶体管实现，N 型晶体管的栅极作为控制端。在本公开的其他实施例中，电阻调节开关 管也可以由其他元件实现，本公开对此不作特殊限制。
设子电阻R01、R02、R03、R04、R05、R06的阻值均为R0，则电 阻串501的阻值与电阻调节开关管Con1、Con2、Con3的开启状态如表 1所示：
表1
上述阻值表根据电阻调节开关管Con1、Con2、Con3跨接的电阻数 量不同而不同，本领域技术人员可以根据图5A所示原理调节子电阻的 数量、阻值、开关元件的数量、开关元件与子电阻的连接关系，从而实 现多种阻值设置。
此外，还可以通过另一种电阻串以实现可调电阻单元。
参考图5B，电阻串502包括多个串联的子电阻R01、R02、R03、 R04，子电阻R01的第一端作为电阻串502的第一端，子电阻R02、R03、 R04的第一端分别连接子电阻R01、R02、R03的第二端，子电阻R01、 R02、R03的第二端分别连接电阻调节开关管Con1、Con2、Con3的第二端。
电阻调节开关管Con1的第一端和第二端分别连接子电阻R01的两 端；电阻调节开关管Con2的第一端和第二端分别连接电阻串502的第 一端和子电阻R02的第二端；电阻调节开关管Con3的第一端和第二端 分别连接电阻串502的第一端和子电阻R03的第二端。
设子电阻R01、R02、R03、R04的阻值均为R，则电阻串502的阻 值与电阻调节开关管Con1、Con2、Con3的开启状态如表2所示：
| Con1 | Con2 | Con3 | 电阻串502的阻值 |
| 关闭 | 关闭 | 关闭 | 4R |
| 开启 | 关闭 | 关闭 | 3R |
| 关闭 | 开启 | 关闭 | 2R |
| 关闭 | 关闭 | 开启 | R |
表2
由表2可知，在图5B所示实施例中最多控制一个开关元件开启， 以调节电阻串502的阻值。虽然在图5B所示实施例中，两个电阻调节 开关管的第二端之间仅间隔一个子电阻，但是在本公开的其他实施例中， 两个电阻调节开关管的第二端之间还可以间隔不同数量的子电阻，或者 间隔不同阻值的子电阻，或者不同数量、不同阻值的子电阻。需要注意的是，两端跨接最多数量的子电阻的电阻调节开关管，其第二端需要连 接一个子电阻，以防止电阻串502的阻值为0。
图6是本公开一个实施例中参考电压产生电路的示意图。
参考图6，在一个实施例中，参考电压产生电路1包括：
恒定电流生成模块11，用于生成正温度系数的第一电流I1和负温 度系数的第二电流I2，并根据第一电流I1和第二电流I2生成恒定电流 I；
衬底参考电压生成模块12，包括晶体管，衬底参考电压生成模块 12耦接恒定电流产生模块11并用于根据恒定电流I以及晶体管特性生 成正温度系数的衬底参考电压Vref。
图6所示实施例中生成的衬底参考电压Vref与晶体管的温度特性相 关。
晶体管的阈值电压与温度相关，N型晶体管的阈值电压随温度升高 而降低，P型晶体管的阈值电压的绝对值随温度升高而降低，由于P型 晶体管的阈值电压为负值，因此P型晶体管的阈值电压随温度升高而降 低。因此，在衬底参考电压生成模块12，对晶体管输入恒定电流I时， 晶体管的阈值电压Vth随温度变化，则最终通过该晶体管输出的电压与 电流无关，仅与温度相关。
图7是本公开一个实施例中恒定电流生成模块11的示意图。
参考图7，在一个实施例中，恒定电流生成模块11可以包括：
正温度系数电流生成单元111，用于生成第一电流I1；
负温度系数电流生成单元112，连接正温度系数电流生成单元111， 用于生成第二电流I2。
第一电流I1和第二电流I2共同形成恒定电流I。
衬底参考电压生成模块12用于根据恒定电流I以输出正温度系数的 衬底参考电压Vref。正温度系数的衬底参考电压Vref例如为根据P型晶 体管的温度特性输出的电压。
在图7所示实施例中，正温度系数电流生成单元11可以包括：
第一放大器AMP1；
第一反馈晶体管MB1，第一反馈晶体管MB1的源极连接电源电压 VCC，栅极连接第一放大器AMP1的输出端，漏极连接第一节点N1；
第一桥臂B1，第一桥臂B1包括串联的第一电阻R1和多个并联的 第一PN结单元J1，第一电阻R1的第一端连接第一节点N1，第二端连 接第一放大器AMP1的反相输入端和第一PN结单元J1的正极，第一 PN结单元J1的负极接地；
第二桥臂B2，第二桥臂B2包括串联的第二电阻R2、第三电阻R3 和第二PN结单元J2，第二电阻R2的第一端连接第一节点N1，第二端 连接第一放大器AMP1的同相输入端；第三电阻R3的第一端连接第一 放大器AMP1的同相输入端，第二端连接第二PN结单元J2的正极，第 二PN结单元J2的负极接地；
第一输出晶体管MO1，源极连接电源电压VCC，栅极连接第一放大 器AMP1的输出端，漏极用于输出第一电流I1。
其中，第一反馈晶体管MB1和第一输出晶体管MO1均可以为P型 晶体管。
第二PN结单元J2的数量可以为多个。多个第二PN结单元J2并 联，每个第二PN结单元的正极均连接第三电阻R3的第二端，负极均接 地。在一个实施例中，第二PN结单元的数量可以为N＝(M+2)2-M2个， 第一PN结单元的数量为M2个，其中M为大于等于1的整数。这样设置可以在制造时使第二PN结单元J2环绕第一PN结单元J1，形成(M+2) *(M+2)的PN结单元阵列。
例如，当M＝1时，N＝3，第一PN结单元J1的数量为1个，第二PN 结单元J2的数量为3*3-1＝8个，第一PN结单元J1和第二PN结单元J2 排列成3*3阵列。
当M＝2时，N＝4，第一PN结单元J1的数量为4个，第二PN结单 元J2的数量为4*4-4＝12个，第一PN结单元J1和第二PN结单元J2排 列成4*4阵列。
当M＝3时，N＝5，第一PN结单元J1的数量为9个，第二PN结单 元J2的数量为5*5-9＝16个，第一PN结单元J1和第二PN结单元J2排 列成5*5阵列。以此类推。
在图7所示实施例中，为了简化分析，设M＝1，N＝3，第一PN结单 元J1的数量为1个，第二PN结单元J2的数量为8个。
在图7所示实施例中，第一电阻R1和第二电阻R2相同。由于放大 器的虚短特性，第一节点N1和第一放大器AMP1的反相输入端之间的 电压差与第一节点N1和第一放大器AMP1的同相输入端之间的电压差 相等，且第一节点N1和第一放大器AMP1的反相输入端之间的第一电 阻R1和第一节点N1和第一放大器AMP1的同相输入端之间的第二电 阻R2相等，则第一桥臂B1和第二桥臂B2上的电流相同。
继续推论，第一节点N1和第一放大器AMP1的反相输入端之间的 电压差与第一节点N1和第一放大器AMP1的同相输入端之间的电压差 相等，且第一节点N1和第一放大器AMP1的反相输入端之间的电压差 等于第一PN结单元J1的PN结电压VBE1，则第三电阻R1的第一端的 电压为VBE1。设第三电阻R3的第二端即第二PN结单元J2的正极电压为 VBE2，根据PN结V-I特性表达式有：
其中，ID是PN结单元的电流，IS是PN结单元的反向饱和电流(与 温度相关，在温度确定时为常量)，VT是热电压，有VT＝kT/q，K是玻尔 兹曼常数，q是电子电荷，有k＝1.38×10-23J/K(焦耳/开尔文)，q＝1.6×10-19C(库伦)；T是绝对温度，单位是开尔文。VT也称温度的电压当量， 是指闭合电路中由于两点间存在温差而出现的电位差。当T＝300K(常温)时，VT＝kT/q≈0.026V。n是发射系数，与PN结的尺寸、材料以及通过的 电流有关，在1～2之间。
由于第一桥臂B1和第二桥臂B2上的电流相等，并联的8个第二 PN结单元J2上的电流与第一PN结单元J1上的电流相等，设每个第二 PN结单元J2上的电流为I0，则第一PN结单元J1上的电流为8I0。
当第一PN结单元J1和第二PN结单元J2的数量为其他值时，设每 个第二PN结单元J2的电流为I0，则第一PN结单元J1上的电流为ZI0。 Z为第二PN结单元J2和第一PN结单元J1的数量比。
当VBE远大于VT时，公式(1)的括号中的1可以忽略，设n＝1， 从而有：
从而，
同理，得到VBE2的公式：
根据同样的假设和推导，得到：
因此，第三电阻R3上的电压VBE1-VBE2有：
从而，第二桥臂B2上的电流I112有：
其中，R3是第三电阻R3的阻值。由于在N确定的情况下，VBE1-VBE2与VT成正比，VT与温度T成正比，因此，第二桥臂B2上的电流I112与温 度T成正比，为正温度系数电流。
在上述公式中，当第一PN结单元J1和第二PN结单元J2的数量为 其他值时，公式(2)～(7)中的数字8可以替换为第二PN结单元J2和 第一PN结单元J1的数量比Z。
由于第一桥臂B1和第二桥臂B2上的电流相同，第一反馈晶体管 MB1的电流等于二倍的第二桥臂B2上的电流，为2VTlnN/R3。
第一反馈晶体管MB1和第一输出晶体管MO1构成电流镜。在一个 实施例中，第一反馈晶体管MB1和第一输出晶体管MO1的沟道宽长比 的比值是2：1，因此，第一输出晶体管MO1漏极输出的第一电流I1等 于二分之一的第一反馈晶体管MB1上的电流，等于第二桥臂B2上的电 流I112。
可见，第一输出晶体管MO1漏极输出的电流I1与第三电阻R3的 阻值负相关，因此，可以设置第三电阻R3为可调电阻，以调节第一电流 I1的值。
在图7所示实施例中，第一PN结单元J1和第二PN结单元J2通过 自偏置晶体管实现，自偏置晶体管为N型晶体管，自偏置晶体管的栅极 和源极均接地。在本公开的其他实施例中，第一PN结单元J1和第二PN 结单元J2的实现方式还可以有多种，也可以直接通过二极管实现，本公 开对此不作特殊限制。
继续参考图7所示实施例，负温度系数电流生成单元12可以包括：
第二放大器AMP2，第二放大器AMP2的反相输入端连接第一放大 器AMP1的反相输入端；
第二反馈晶体管MB2，第二反馈晶体管MB2的源极连接电源电压 VCC，栅极连接第二放大器AMP2的输出端，漏极连接第二放大器AMP2 的同相输入端；
第四电阻R4，一端连接第二放大器AMP2的同相输入端，另一端接 地；
第二输出晶体管MO2，源极连接电源电压VCC，栅极连接第二放大 器AMP2的输出端，漏极用于输出第二电流I2。
由分析可知，第二输出晶体管MO2与第二反馈晶体管MB2构成电 流镜。第二放大器AMP2的同相输入端和反相输入端电压相等，第四电 阻R4上的电压等于第一PN结单元J1的结电压VBE1，则第二反馈晶体 管MB2上的电流等于VBE1/R4，设第二反馈晶体管MB2和第二输出晶体 管MO2的沟道宽长比的比值是1：1，第二输出晶体管MO2的漏极输出 的第二电流I2有：
I2＝VBE1/R4 (8)
根据公式(6)得到：
VBE1＝VBE2+VTln8 (9)
从而，有：
PN结在有电流流经时产生的压降和正向电流以及温度有关，电流越 大、压降越大，温度越高、压降越小。即PN结具有负温度系数电压。因 此，VBE2是负温度系数电压，则I2是负温度系数电流。
且最终输出的恒定电流I＝I1+I2，则得到恒定电流I的公式为：
其中，I1是正温度系数电流，I2是负温度系数电流，VT和VBE2均是与 温度T相关的值，调整第三电阻R3和第四电阻R4的阻值，当公式(11) 对温度T的导数为零时，恒定电流I为零温度系数电流。
在本公开的一种示例性实施例中，第三电阻R3和第四电阻R4均为 可调电阻，均可以通过图5A或图5B所示实施例实现，于此不再赘述。
图8是本公开一个实施例中衬底参考电压生成模块的示意图。
参考图8，在一个实施例中，衬底参考电压生成模块12可以包括：
第一N型晶体管MN1，第一N型晶体管MN1的漏极和栅极连接于 第二节点N2，第二节点N2连接第一输出晶体管MO1的漏极和第二输 出晶体管MO2的漏极，第一N型晶体管MN1的源极接地；
第二N型晶体管MN2，第二N型晶体管MN2的栅极连接第一输出 晶体管MO1的漏极和第二输出晶体管MO2的漏极，第二N型晶体管 MN2的源极接地，第二N型晶体管MN2的源极连接第三节点N3；
第一P型晶体管MP1，第一P型晶体管MP1的源极连接电源电压 VCC，第一P型晶体管MP1的栅极和漏极均连接第三节点N3，第三节 点N3用于输出衬底参考电压Vref。
通过图8所示实施例，衬底参考电压生成模块12可以输出正温度系 数的衬底参考电压Vref。
根据前面描述，第一N型晶体管MN1的阈值电压(Vth)随温度升 高而降低，而流经第一N型晶体管MN1的电流为恒定电流I，与第一N 型晶体管MN1的栅源电压(Vgs)和阈值电压(Vth)之差成比例关系， 因此，在恒定电流I不变、源极电压不变且阈值电压(Vth)降低时，第 一N型晶体管MN1的栅极电压即Vn降低。因此，Vn为负温度系数电 压，即温度越高，Vn越小。
第二N型晶体管MN2与第一N型晶体管MN1构成电流镜，第二N型晶体管MN2的漏极电流与第一N型晶体管MN1的漏极电流成比 例。因此，第一P型晶体管MP1的漏极电流也为零温度系数的恒定电 流。在本公开实施例中，为了简化分析，设置第二N型晶体管MN2与 第一N型晶体管MN1的沟道宽长比相同，则第一P型晶体管MP1的漏 极电流等于第一N型晶体管MN1上的恒定电流I。
正温度系数的衬底参考电压Vref仅受恒定电流I、第一P型晶体管 MP1的特性的影响，且恒定电流I与温度无关，因此正温度系数的衬底 参考电压Vref仅与第一P型晶体管MP1的特性相关。
P型晶体管的阈值电压随温度升高而增大，第一P型晶体管MP1上 的电流为恒定电流I，与第一P型晶体管MP1的栅源电压(Vgs，导通时 为负值)和阈值电压(Vth，为负值)之差成比例关系。因此，当第一P 型晶体管MP1的阈值电压随温度升高而增大时，第一P型晶体管MP1 的栅源电压(Vgs)和阈值电压(Vth)之差不变，第一P型晶体管MP1 的栅源电压(Vgs)将变大，此时第一P型晶体管MP1的源极电压不变， 第一P型晶体管MP1的栅极电压将变大，即衬底参考电压Vref随温度 升高而升高。
因此，衬底参考电压生成模块12可以在温度发生变化时自动输出正 温度系数的衬底参考电压Vref。
根据本公开第二方面，提供一种芯片，包括如上任一实施例的电源 电路。
在本公开的一个实施例中，可以通过切换电路根据芯片的工作模式 切换为晶体管提供衬底电压的电源电路，例如，在芯片正常工作时，控 制为晶体管提供衬底电压的电源电路为电源电压VCC，在芯片进入深度 睡眠模式(Deep Sleep Mode，DSM)时，切换上述任意实施例的电源电 路为芯片提供衬底电压VBP。
在本公开实施例中，温度例如为芯片的工作温度(环境温度)。假设 在高温环境下，芯片正常工作时使用固定的电源电压VCC作为P型晶 体管的衬底电压，由于正常工作模式时芯片的衬底电压是不随温度变化 的电源电压VCC，因为此时漏电流造成的功耗相对于芯片的功耗可以忽 略不计。在芯片进入DSM模式时，漏电流造成的功耗占比更大，所以此时可以通过切换电路控制本公开实施例的电源电路100工作，将P型晶 体管的衬底电压切换为正温度系数的衬底电压VBP，则衬底电压VBP会 随环境温度上升或者维持不变，进而能够减小因温度升高而增加的漏电 流，从而能够减小芯片在DSM模式下的功耗。
在本公开实施例中，可以通过多种方式切换为芯片提供衬底电压的 电源电路。例如，可以通过是DSM信号控制驱动器DR的使能，或者， 在振荡模块21和电荷泵模块22之间做一个控制开关，或者直接用DSM 信号控制参考电压产生电路1的使能，在衬底端做一个用于选择衬底电 压来源的选择电路等等。实现衬底电压切换的方式可以有多种，本公开 对此不作特殊限制。
应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若 干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的 实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一 个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征 和功能可以进一步划分为由多个模块或者单元来具体化。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想 到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或 者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原 理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说 明书和实施例仅被视为示例性的，本公开的真正范围和构思由权利要求 指出。
Claims (18)
1.一种电源电路，其特征在于，包括：
参考电压产生电路，用于生成正温度系数的衬底参考电压；
电压生成电路，用于根据使能信号抬升衬底电压；
使能信号生成电路，连接所述参考电压产生电路和所述电压生成电路，用于在所述衬底参考电压大于所述衬底电压与预设系数的乘积时，向所述电压生成电路输出所述使能信号。
2.如权利要求1所述的电源电路，其特征在于，所述电压生成电路包括：
振荡模块，输入端用于接收所述使能信号，输出端用于输出振荡信号，所述振荡模块用于根据所述使能信号生成所述振荡信号；
电荷泵模块，输入端连接所述振荡模块，输出端用于输出所述衬底电压，所述电荷泵模块用于根据所述振荡信号抬升所述衬底电压。
3.如权利要求1所述的电源电路，其特征在于，所述电荷泵模块包括：
第一电容，所述第一电容的第一端耦接所述振荡模块的输出端；
第一二极管，正极连接电源电压，负极连接所述第一电容的第二端；
第二二极管，正极连接所第一电容的第二端，负极用于输出所述衬底电压。
4.如权利要求3所述的电源电路，其特征在于，所述电荷泵模块还包括连接于所述振荡模块的输出端和所述第一电容的第一端之间的驱动电路，所述驱动电路用于增加所述振荡信号的振幅。
5.如权利要求3所述的电源电路，其特征在于，所述电荷泵模块还包括第二电容，所述第二电容的第一端连接所述第二二极管的负极，所述第二电容的第二端接地，所述第二电容用于维持所述电荷泵模块的输出电压。
6.如权利要求1所述的电源电路，其特征在于，所述使能信号生成电路包括：
比较器，所述比较器的反相输入端用于接收所述衬底参考电压；
反相器，所述反相器的输入端连接所述比较器的输出端，所述反相器的输出端连接所述电压生成电路，用于输出所述使能信号；
第一分压电阻单元，第一端连接所述电荷泵模块的输出端，用于接收所述衬底电压，第二端连接所述比较器的同相输入端；
第二分压电阻单元，第一端连接所述比较器的同相输入端，第二端接地；
其中，所述第一分压电阻单元和所述第二分压电阻单元的阻值之比为K-1，K为所述预设系数。
7.如权利要求6所述的电源电路，其特征在于，所述第一分压电阻单元的阻值可调。
8.如权利要求7所述的电源电路，其特征在于，所述第一分压电阻包括串联的多个电阻子单元，每个所述电阻子单元包括一或多个子电阻，每个所述电阻子单元并联一个电阻调节开关管，每个所述电阻调节开关管的控制端均用于接收控制信号。
9.如权利要求7所述的电源电路，其特征在于，每个所述子电阻的阻值均相等。
10.如权利要求1所述的电源电路，其特征在于，所述参考电压产生电路包括：
恒定电流生成模块，用于生成正温度系数的第一电流和负温度系数的第二电流，并根据所述第一电流和所述第二电流生成恒定电流；
衬底参考电压生成模块，包括晶体管，所述电压生产模块耦接所述恒定电流产生模块并用于根据所述恒定电流以及晶体管特性生成正温度系数的所述衬底参考电压。
11.如权利要求10所述的电源电路，其特征在于，所述恒定电流生成模块包括：
正温度系数电流生成单元，用于生成所述第一电流；
负温度系数电流生成单元，连接所述正温度系数电流生成单元，用于生成所述第二电流。
12.如权利要求11所述的电源电路，其特征在于，所述正温度系数电流生成单元包括：
第一放大器；
第一反馈晶体管，所述第一反馈晶体管的源极连接电源电压，栅极连接所述第一放大器的输出端，漏极连接第一节点；
第一桥臂，所述第一桥臂包括串联的第一电阻和多个并联的第一PN结单元，所述第一电阻的第一端连接所述第一节点，第二端连接所述第一放大器的反相输入端，所述第一PN结单元的正极连接所述第一放大器的反相输入端，负极接地；
第二桥臂，所述第二桥臂包括串联的第二电阻、第三电阻和多个并联的第二PN结单元，所述第二电阻的第一端连接所述第一节点，第二端连接所述第一放大器的同相输入端；所述第三电阻的第一端连接所述第一放大器的同相输入端，第二端连接所述第二PN结单元的正极，所述第二PN结单元的负极接地；
第一输出晶体管，源极连接所述电源电压，栅极连接所述第一放大器的输出端，漏极用于输出所述第一电流。
13.如权利要求12所述的电源电路，其特征在于，所述第一电阻和所述第二电阻的阻值相等。
14.如权利要求13所述的电源电路，其特征在于，所述第二PN结单元的数量为N个，N＝(M+2)2-M2，所述第一PN结单元的数量为M2个，其中M为大于等于1的整数。
15.如权利要求12所述的电源电路，其特征在于，所述负温度系数电流生成单元包括：
第二放大器，所述第二放大器的反相输入端连接所述第一放大器的反相输入端；
第二反馈晶体管，所述第二反馈晶体管的源极连接所述电源电压，栅极连接所述第二放大器的输出端，漏极连接所述第二放大器的同相输入端；
第四电阻，一端连接所述第二放大器的同相输入端，另一端接地；
第二输出晶体管，源极连接所述电源电压，栅极连接所述第二放大器的输出端，漏极用于输出所述第二电流。
16.如权利要求15所述的电源电路，其特征在于，所述第三电阻和所述第四电阻均为可调电阻，所述第三电阻和所述第四电阻的阻值满足(kT/q)*lnZ/R3+(kT/q*lnZ+VBE2)/R4对温度T的导数为零，其中，R3是所述第三电阻的阻值，R4是所述第四电阻的阻值，K是玻尔兹曼常数，q是电子带电量，T是所述电源电路的工作温度，VBE2是所述第二PN结单元两端的电压差，Z是所述第二PN结单元与所述第一PN结单元的数量比。
17.如权利要求10所述的电源电路，其特征在于，所述衬底参考电压生成模块包括：
第一N型晶体管，所述第一N型晶体管的漏极和栅极连接于第二节点，所述第二节点连接所述第一输出晶体管的漏极和所述第二输出晶体管的漏极，所述第一N型晶体管的源极接地；
第二N型晶体管，所述第二N型晶体管的栅极连接所述第一输出晶体管的漏极和所述第二输出晶体管的漏极，所述第二N型晶体管的源极接地，所述第二N型晶体管的源极连接第三节点；
第一P型晶体管，所述第一P型晶体管的源极连接电源电压，所述第一P型晶体管的栅极和漏极均连接所述第三节点，所述第三节点用于输出所述衬底参考电压。
18.一种芯片，其特征在于，包括如权利要求1～17任一项所述的电源电路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210977603.1A CN117631743A (zh) | 2022-08-15 | 2022-08-15 | 电源电路与芯片 |
| PCT/CN2022/126372 WO2024036743A1 (zh) | 2022-08-15 | 2022-10-20 | 电源电路与芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210977603.1A CN117631743A (zh) | 2022-08-15 | 2022-08-15 | 电源电路与芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117631743A true CN117631743A (zh) | 2024-03-01 |
Family
ID=89940488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210977603.1A Pending CN117631743A (zh) | 2022-08-15 | 2022-08-15 | 电源电路与芯片 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117631743A (zh) |
| WO (1) | WO2024036743A1 (zh) |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7068024B1 (en) * | 2004-12-30 | 2006-06-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Voltage regulator having positive temperature coefficient for self-compensation and related method of regulating voltage |
| KR100738957B1 (ko) * | 2005-09-13 | 2007-07-12 | 주식회사 하이닉스반도체 | 반도체 집적회로의 내부전압 발생장치 |
| US8018197B2 (en) * | 2008-06-18 | 2011-09-13 | Freescale Semiconductor, Inc. | Voltage reference device and methods thereof |
| US10296026B2 (en) * | 2015-10-21 | 2019-05-21 | Silicon Laboratories Inc. | Low noise reference voltage generator and load regulator |
| CN108037791B (zh) * | 2018-01-08 | 2019-10-11 | 西安电子科技大学 | 一种无运放的带隙基准电路 |
| CN210666511U (zh) * | 2019-10-23 | 2020-06-02 | 广州大学 | 一种超低功耗电压基准电路 |
| CN111552342A (zh) * | 2020-05-21 | 2020-08-18 | 东南大学 | 一种低功耗基准电压和基准电流产生电路 |
| CN212872583U (zh) * | 2020-06-02 | 2021-04-02 | 芯海科技（深圳）股份有限公司 | 电压基准电路及测量设备 |
| US11656646B2 (en) * | 2020-07-20 | 2023-05-23 | Macronix International Co., Ltd. | Managing reference voltages in memory systems |
| CN214311491U (zh) * | 2021-04-02 | 2021-09-28 | 北京炬玄智能科技有限公司 | 一种具有温度补偿功能的低功耗基准电压产生电路 |
| CN114740938B (zh) * | 2022-04-18 | 2023-11-10 | 西安航天民芯科技有限公司 | 应用于Sigma-Delta ADC的基准电路及基准电压器 |
-
2022
- 2022-08-15 CN CN202210977603.1A patent/CN117631743A/zh active Pending
- 2022-10-20 WO PCT/CN2022/126372 patent/WO2024036743A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024036743A1 (zh) | 2024-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6815941B2 (en) | Bandgap reference circuit | |
| US7323857B2 (en) | Current source with adjustable temperature coefficient | |
| CN110100219B (zh) | 稳压器以及电源 | |
| JP5527056B2 (ja) | 差動増幅回路およびシリーズレギュレータ | |
| JP2008108009A (ja) | 基準電圧発生回路 | |
| KR20100080958A (ko) | 기준 바이어스 발생 회로 | |
| JP6632400B2 (ja) | 電圧電流変換回路及びこれを備えたスイッチングレギュレータ | |
| US9484809B2 (en) | Apparatus and methods for low voltage high PSRR systems | |
| TW201931046A (zh) | 包括帶隙參考電路的電路 | |
| KR20190049551A (ko) | 밴드갭 레퍼런스 회로 | |
| JP5596200B2 (ja) | 可変電源の温度補償電源電圧の出力回路及びその方法 | |
| CN112953519B (zh) | 一种自适应的动态延时电路 | |
| KR100999499B1 (ko) | 밴드 갭 기준전압생성기 | |
| KR101362474B1 (ko) | Cmos 서브밴드갭 기준발생기 | |
| CN210864456U (zh) | 低噪声带隙基准输出电压建立电路 | |
| CN117631743A (zh) | 电源电路与芯片 | |
| CN108345336B (zh) | 能隙参考电路 | |
| TWI592785B (zh) | 能隙參考電路 | |
| US20080001592A1 (en) | Method for generating a reference current and a related feedback generator | |
| JP6045148B2 (ja) | 基準電流発生回路および基準電圧発生回路 | |
| CN117631744A (zh) | 电源电路与芯片 | |
| JP2006262103A (ja) | 電圧電流変換回路および誤差増幅回路 | |
| CN117631742A (zh) | 电源电路与芯片 | |
| JP4167122B2 (ja) | 基準電圧発生回路 | |
| JP2004310444A (ja) | 電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |