JP2972723B2

JP2972723B2 - 半導体集積回路

Info

Publication number: JP2972723B2
Application number: JP16383398A
Authority: JP
Inventors: 徹岩田; 寛行山内
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1994-06-03
Filing date: 1998-06-11
Publication date: 1999-11-08
Anticipated expiration: 2014-11-08
Also published as: JPH1187630A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ダイナミックランダム
アクセスメモリー（ＤＲＡＭ）等の半導体集積回路に関
し、特に、内部に含まれる信号伝送回路の改良に関し、
詳しくは、発振信号に同期してチャージポンプ回路を駆
動する信号伝送回路の低消費電流化に関する。

【０００２】

【従来の技術】ＤＲＡＭ等の半導体集積回路は、一般
に、それを使用する側の電源構成を簡素化するために、
チップ内部に電源回路を有している。特に外部電源電位
より昇圧する場合や、接地電位より降圧する場合は、コ
ンデンサーや整流回路などで構成されたチャージポンプ
回路が電源回路として用いられる。チャージポンプ回路
の適用例としては、例えば基板バイアス発生回路とＰＲ
ＯＭ用昇圧回路が「ＣＭＯＳ超ＬＳＩの設計」（培風
館、pp189,pp193)に示されている。

【０００３】以下、チャージポンプ回路を昇圧電源発生
回路として用いた場合の構成を図１５（ａ）に示す。チ
ャージポンプ回路７０は、ポンプコンデンサー７１(Cp)
と、プリチャージ手段７２と、整流手段７３とから構成
されいる。ポンプコンデンサー７１(Cp)の片方の電極が
ノードＢにおいてプリチャージ手段７２及び整流手段７
３に接続されている。

【０００４】前記プリチャージ手段７２は、ノードＢの
電位が降下した場合に、ノードＢを所定電位にプリチャ
ージする機能を持つ。前記整流手段７３は、ノードＢの
電位がチャージポンプ回路７０の出力ノードの電位より
高くなった場合にのみ、ノードＢからチャージポンプ回
路７０の出力ノードへ電荷を供給することにより、昇圧
電源を発生し、一方、ノードＢの電位がチャージポンプ
回路の出力ノードの電位より低くなった場合には、チャ
ージポンプ回路の出力ノードからノードＢへの電荷の逆
流を防ぐ機能を持つ。

【０００５】前記チャージポンプ回路７０において、ノ
ードＡに所定振幅を持った信号を入力し、入力信号がロ
ウからハイに遷移すると、ポンプコンデンサー７１(Cp)
のカップリングによってノードＢの電位が上昇して、整
流手段７３を通じて出力ノードが昇圧される。その後、
入力信号がハイからロウに遷移すると、ポンプコンデン
サー７１(Cp)のカップリングによってノードＢの電位は
降下しようとするが、プリチャージ手段７２により所定
の一定電位にクランプされる。この際にプリチャージ手
段７２からノードＢに充電された電荷は、次に入力信号
がロウからハイに遷移した時に整流手段７３を通じて出
力される。

【０００６】

【発明が解決しようとする課題】しかしながら、前記従
来のチャージポンプ回路等では、１周期毎に電荷を供給
して所期の動作をさせた後、その供給した電荷を放電さ
せて次周期に備えることが繰返され、このため、消費電
荷量が多いという欠点がある。

【０００７】以下、前記図１５（ａ）の従来のチャージ
ポンプ回路を例に取って、具体的にその消費電荷量が多
い欠点を説明する。

【０００８】先ず、チャージポンプ回路７０は、ノード
ＡにとってポンプコンデンサーＣｐの充放電を行うだけ
であるので、図１５（ｂ）に示すようにチャージポンプ
回路は容量Ｃのコンデンサーと等価になる。この点につ
いて図１０を用いて詳しく説明する。同図には、チャー
ジポンプ回路と、ノードＡ，Ｂのタイムチャート、及び
ノードＡ，Ｂ間の電位差とポンプコンデンサーCpに蓄積
されている電荷量とが示される。チャージポンプ回路の
プリチャージ手段と整流手段は共にダイオードで構成さ
れており、プリチャージ手段の電源電圧はノードＡを駆
動する電源電圧と等しくVcc である。ダイオードによる
ロスはないものと仮定する。また、一般にチャージポン
プ回路は十分に大きな容量を持つ昇圧電源に対して充電
を行うので、チャージポンプ回路の１回の動作では出力
ノードの電位はほとんど変化せず、チャージポンプ回路
の出力ノードは定電圧源で電位Vcc+Vpにクランプされて
いるものとする。

【０００９】同図のタイムチャートに示すように、ノー
ドＡに振幅Vcc の矩形パルスが入力されてチャージポン
プ回路を駆動し、ノードＢの電位はノードＡの電位に同
期して変動する。プリチャージ手段によってノードＢの
電位の下限はVcc に固定され、整流手段と定電圧源によ
ってノードＢの電位の上限はVcc+Vpに固定されるので、
タイムチャートに付記するように、ノードＡ，Ｂ間の電
位差は、ノードＡが0Vの場合はVcc 、ノードＡがVcc の
場合はVpとなり、ポンプコンデンサーCpのノードＡ側の
極板に現れる電荷はノードＡが0Vの場合には -Cp・Vcc
、ノードＡがVcc の場合に -Cp・Vpで、ポンプコンデ
ンサーのノードＢ側の極板に現れる電荷は、ノードＡが
0Vの場合にはCp・Vcc 、ノードＡがVcc の場合にCp・Vp
となる。従って、ノードＡが0VからVcc に変化する際
に、ポンプコンデンサーのノードＡ側の極板にCp・(Vcc
-Vp)の電荷を充電し、ポンプコンデンサーのノードＢ側
からCp・(Vcc-Vp)の電荷が、整流ダイオードを通じて出
力電流として放電される。ノードＡがVcc から0Vに変化
する際には、ポンプコンデンサーのノードＡ側の極板か
らCp・(Vcc-Vp)の電荷を放電し、ポンプコンデンサーの
ノードＢ側ではCp・(Vcc-Vp)の電荷がプリチャージダイ
オードによって電源から充電される。

【００１０】電源からチャージポンプ回路に供給した電
荷量は、プリチャージダイオードを通じてのCp・(Vcc-V
p)と、ノードＡに投入したCp・(Vcc-Vp)であり、出力さ
れた電荷量はCp・(Vcc-Vp)であので、チャージポンプ回
路では、出力する電荷量の２倍の電荷量を消費してい
る。

【００１１】実際にはチャージポンプ回路におけるプリ
チャージ手段や整流手段によるロスが発生するので、チ
ャージポンプ回路の効率は５０％以下にしかならない。
また、振幅Vcc のパルスでチャージポンプ回路を駆動す
る場合、ノードＡからチャージポンプ回路を見れば、１
周期毎にCp・(Vcc-Vp)の電荷を消費するので、チャージ
ポンプ回路は容量Cp・(Vcc-Vp)/Vccのコンデンサーと等
価になる。

【００１２】本発明は前記の点に鑑みてなされたもので
あり、その目的は、半導体集積回路において、前記チャ
ージポンプ回路を駆動する信号伝送回路の消費電流を低
減することにある。

【００１３】

【課題を解決するための手段】前記目的を達成するた
め、本発明では、図１６の概念図に示すように、所定の
チャージポンプ回路を駆動する場合に、その駆動用の信
号線を複数に分割し、その各信号線に対して複数に分割
したコンデンサーの各々を配置し、その各コンデンサー
を相互に異なる位相で駆動し、１個のコンデンサーに供
給した電荷を放電させる際に、この放電する電荷を他の
コンデンサーに供給する電荷として利用することによ
り、信号伝送回路の消費電流の低減化を図ることとす
る。

【００１４】すなわち、請求項１記載の発明の半導体集
積回路は、信号伝送回路と、動作回路としての複数のチ
ャージポンプ回路とを備え、前記各チャージポンプ回路
は、前記信号伝送回路から伝送される複数の駆動信号の
うち対応する駆動信号を受けて所定の動作をする半導体
集積回路であって、前記信号伝送回路は、複数本の信号
線と、前記複数本の信号線を相互に接続するための接続
手段と、前記複数の信号線のうち電位下降過程に向う信
号線の電荷を電位上昇過程に向う信号線に再配分するよ
う、この電位上昇過程に向う信号線と電位下降過程に向
う信号線とを前記接続手段を用いて接続する制御手段と
を備えることを特徴とする。

【００１５】請求項２記載の発明は、前記請求項１記載
の半導体集積回路において、制御手段は、電位上昇過程
に向う信号線と電位下降過程に向う信号線とを１組とす
る複数組で、各々同時に、電位下降過程に向う信号線の
電荷を前記電位上昇過程に向う信号線に再配分するよ
う、接続手段を制御することを特徴とする。

【００１６】請求項３記載の発明は、前記請求項１記載
の半導体集積回路において、制御手段は、電位下降過程
に向う信号線の電荷を電位上昇過程に向う信号線に再配
分するように接続手段を制御した後、他の電位下降過程
に向う信号線の電荷を前記電位上昇過程に向う信号線に
再配分するように接続手段を制御することを特徴とす
る。

【００１７】請求項４記載の発明は、前記請求項１記載
の半導体集積回路において、制御手段は、周期的に発振
する発振信号を入力し、前記発振信号の所定周期毎に、
電荷再配分を行う２本の信号線の組合せを組替えるよう
に接続手段を制御するものであることを特徴とする。

【００１８】請求項５記載の発明は、前記請求項１記載
の半導体集積回路において、更に、第１の電源電位を有
する第１の電位蓄積手段と、前記第１の電源電位と有限
の電位差を持つ第２の電源電位を有する第２の電位蓄積
手段とを有し、接続手段は、前記複数本の信号線を前記
第１の電位蓄積手段及び前記第２の電位蓄積手段に接続
する電源接続手段を有し、制御手段は、電位上昇過程に
向う信号線のうち最も電位の高い信号線に第１の電源電
位の電荷を供給する動作と、電位下降過程に向う信号線
のうち最も電位の低い信号線の電荷を第２の電源電位に
放出する動作とを同時期に又は異なる時期に行うよう、
前記接続手段の電源接続手段を制御することを特徴とす
る。

【００１９】請求項６記載の発明は、前記請求項５記載
の半導体集積回路において、制御手段は、周期的に発振
する発振信号を入力し、前記発振信号の複数周期を１周
期とする期間内に、電位上昇過程に向う信号線のうち最
も電位の高い信号線に第１の電源電位の電荷を供給する
動作と、電位下降過程に向う信号線のうち最も電位の低
い信号線の電荷を第２の電源電位に放出する動作とを同
時期に行うことを繰返えすよう、電源接続手段を制御す
るものであることを特徴とする。

【００２０】請求項７記載の発明は、前記請求項５記載
の半導体集積回路において、接続手段はＣＭＯＳトラン
ジスターにより構成されることを特徴とする。

【００２１】請求項８記載の発明は、前記請求項５記載
の半導体集積回路において、電源接続手段は、各信号線
を第１の電位蓄積手段に接続する第１の電源接続手段
と、各信号線を第２の電位蓄積手段に接続する第２の電
源接続手段とから成り、第１の電源接続手段はＰＭＯＳ
トランジスターにより構成され、第２の電源接続手段は
ＮＭＯＳトランジスターにより構成されることを特徴と
する。

【００２２】請求項９記載の発明は、前記請求項５記載
の半導体集積回路において、第１の電位蓄積手段及び第
２の電位蓄積手段は、各々、有限の電位差を持つ電源線
からなることを特徴とする。

【００２３】請求項１０記載の発明は、前記請求項５記
載の半導体集積回路において、第１の電位蓄積手段及び
第２の電位蓄積手段は、各々、コンデンサーと、コンデ
ンサープリチャージ手段とからなり、前記両コンデンサ
ーのプリチャージレベルが有限の電位差を持つことを特
徴とする。

【００２４】請求項１１記載の発明は、前記請求項１０
記載の半導体集積回路において、コンデンサープリチャ
ージ手段は、発振信号の所定周期毎に、前記所定周期内
の一部の期間で、コンデンサーと電源線とを接続するも
のであることを特徴とする。

【００２５】請求項１２記載の発明は、前記請求項１記
載の半導体集積回路において、各チャージポンプ回路
は、信号伝送回路から伝送される信号が入力されるポン
プコンデンサーと、前記ポンプコンデンサーに接続され
た整流手段と、前記ポンプコンデンサーと整流手段との
接続点に電荷を供給するプリチャージ手段とから成るこ
とを特徴とする。

【００２６】請求項１３記載の発明は、前記請求項１２
記載の半導体集積回路において、各整流手段は、１個の
出力ノードに共通して接続されることを特徴とする。

【００２７】請求項１４記載の発明は、前記請求項１２
記載の半導体集積回路において、全ての整流手段のうち
一部の整流手段が１個の出力ノードに共通に接続され、
他の整流手段が他の１個の出力ノードに共通に接続され
ることを特徴とする。

【００２８】請求項１５記載の発明は、前記請求項１２
記載の半導体集積回路において、各ポンプコンデンサー
の容量値は全てほぼ等しい容量値であることを特徴とす
る。

【００２９】請求項１６記載の発明は、前記請求項１２
記載の半導体集積回路において、各ポンプコンデンサー
の容量値は、互いに異なる容量値であることを特徴とす
る。

【００３０】請求項１７記載の発明は、前記請求項１記
載の半導体集積回路において、各チャージポンプ回路は
並列動作することを特徴とする。

【００３１】以上の構成により、請求項１〜請求項１７
記載の発明の半導体集積回路では、信号伝送回路から複
数の駆動信号を複数のチャージポンプ回路に与えて駆動
する場合に、前記信号伝送回路の複数の信号線の各々を
所定の電位差で振幅させる際に、電位上昇過程にある信
号線と、その信号線より電位が高く電位下降過程にある
信号線とを接続するように接続手段が制御手段により制
御されるので、接続される信号線同志が有する容量間で
電荷再配分が起こり、その結果、電源や接地を通じての
充放電なしに、電位上昇過程にある信号線の電位が上昇
すると共に、同時に電位下降過程にある信号線の電位が
下降する。

【００３２】以上の動作を異なる信号線別に繰返すこと
により、電荷再配分による低消費電流化が図られつつ、
複数の信号線の電位が互いに位相を異にしつつ同一の周
波数で変化するので、動作回路としての複数のチャージ
ポンプ回路が低消費電流でもって駆動されることにな
る。

【００３３】特に、請求項５記載の発明の半導体集積回
路では、各信号線の電位は、第１及び第２の各電位蓄積
手段が有する電位の範囲で任意の値を取り得るので、信
号線間で電荷の転送が効率良く行われる。

【００３４】また、請求項８記載の発明の半導体集積回
路では、トランジスタのゲート・ソース間電位を大きく
取ることができるので、効率良く信号線をハイレベルに
充電できる。

【００３５】更に、請求項１０及び請求項１１記載の発
明の半導体集積回路では、電源電位及び接地電位が十分
大きなコンデンサーに一旦充電された後、このコンデン
サーの充電電荷を信号線に供給するので、信号線の充放
電に起因する電源線及び接地線の局所的な電位変動が小
さくなる。

【００３６】

【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて説明する。

【００３７】（第１の実施の形態）図１は本発明の第１
の実施の形態における半導体集積回路において、これに
備える信号伝送回路の全体構成を示すものである。

【００３８】同図において、L(1),L(2),,L(3),L(4)は複
数（４本）の信号線、Ｖccは電源線（第１の電位蓄積手
段）、Ｖssは他の電源線としての接地線（第２の電位蓄
積手段）である。また、１は接続回路（接続手段）であ
って，この接続手段１は、各信号線L(1),L(2),,L(3),L
(4)を相互に接続すると共に、各信号線L(1),L(2),,L
(3),L(4)を電源線Ｖcc又は接地線Ｖssに接続する。２は
制御回路（制御手段）であって、この制御回路２は、ク
ロック信号CLK を入力し、このクロック信号CLK に基い
て前記接続回路１を制御する制御信号を出力する。

【００３９】前記接続回路の詳細を図２に示す。同図に
おいて、Sc(1),Sc(2),Sc(3),Sc(4)は前記各信号線L(1)
〜L(4)と電源線Ｖccとを接続するスイッチ、Ss(1),Ss
(2),Ss(3),Ss(4) は各信号線L(1)…,L(n) と接地線Ｖss
とを接続するスイッチ、S(1,2),S(1,3),S(1,4),S(2,3),
S(2,4),S(3,4) は、前記４本の信号線L(1)〜L(4)を相互
に接続するスイッチである。

【００４０】また、C1,C2,C3,C4 は各々スイッチSc(1)
〜Sc(4) を制御する制御信号、S1,S2,S3,S4 は各々スイ
ッチSs(1) 〜Ss(4) を制御する制御信号である。P12,N1
2 はスイッチS(1,2)を制御する制御信号、以下同様に、
P13,N13 はスイッチS(1,3)の制御信号、P14,N14 はスイ
ッチS(1,4)の制御信号、P23,N23 はスイッチS(2,3)の制
御信号、P24,N24 はスイッチS(2,4)の制御信号、P34,N3
4 はスイッチS(3,4)の制御信号である。更に、Co(1),Co
(2),Co(3),Co(4) は前記各信号線 L(1)〜L(4)によって
駆動される容量である。これ等のスイッチ及び容量を識
別しているカッコ内の変数は、各信号線L(1)〜L(4)を識
別するカッコ内の数字に対応している。前記スイッチSc
(1) 〜Sc(4) 、Ss(1) 〜Ss(4) により電源接続手段１ａ
を構成している。

【００４１】前記制御回路２の内部構成を図３に示す。
この制御回路２は、前記各制御信号C1〜C4、S1〜S4、P1
2,N12 〜P34,N34 が図４に示すように変化するように、
この各制御信号を生成する。具体的には、２個のフリッ
プフロップ回路２ａ、２ｂと、３個のインバータ回路２
ｃ〜２ｅと、８個のＮＡＮＤ回路Ｎ１〜Ｎ８と、８個の
インバータ回路Ｉ１〜Ｉ８とで構成される。前記フリッ
プフロップ回路２ａは、図５に示すようにクロック信号
CLK を２倍に分周した信号CLKAを生成し、他のフリップ
フロップ回路２ｂは、同図に示すように前記信号CLKAを
更に２倍に分周して、クロック信号CLK を４倍に分周し
た信号CLKBを生成する。インバータ２ｃはクロック信号
CLK を反転した信号/CLKを生成し、インバータ２ｄは２
分周信号CLKAを反転した信号/CLKA を生成し、インバー
タ２ｅは４分周信号CLKBを反転した信号/CLKB を生成す
る。また、各ＮＡＮＤ回路Ｎ１〜Ｎ８は、前記各信号の
うち所定の２個又は３個の信号を入力として、各々制御
信号P23,P14,P13,P24,P12,P34,C1,C2,C3,C4 を生成す
る。８個のインバータＩ１〜Ｉ８は、対応するＮＡＮＤ
回路Ｎ１〜Ｎ８の出力を反転して、各々、制御信号N23,
N14,N13,N24,N12,N34,S4,S3,S2,S1 を生成する。

【００４２】次に、前記制御回路２が各スイッチSc(1)
〜Sc(4) 、Ss(1) 〜Ss(4) 、S(1,2)…S(3,4)を制御する
動作を図６を用いて説明する。

【００４３】信号線の本数は一般的にはｎで示される
が、図６では説明を簡単にするために、図１の信号線の
本数と同様にｎ＝４として、クロックＣＬＫと、各信号
線L(1)〜L(4)の電位変化を示したものである。尚、クロ
ックＣＬＫはチップ外部から印可しても、チップ内部で
発生してもよい。また、容量Co(1) 〜Co(4) の容量値は
等しく、スイッチによるロスはないものと仮定する。

【００４４】ある瞬間において、信号線L(1)はスイッチ
Sc(1) によって電源線Ｖccと接続されており、信号線L
(4)はスイッチSs(4) によって接地線Ｖssと接続されて
いる。信号線L(2)と信号線L(3)はスイッチS(2,3)によっ
て互いに接続されており、その電位は1/2Vccとなってい
る。この状態をステージ１とする。

【００４５】クロックＣＬＫが遷移してクロックＣＬＫ
のレベルが変わり、ステージ２になると、スイッチSc
(1),Ss(4),S(2,3)がオフし、信号線L(1)と電源線Ｖcc、
信号線L(4)と接地線Ｖss、信号線L(2)と信号線L(3)とが
切り離され、続いてスイッチS(1,2),S(3,4) がオンし、
信号線L(1)と信号線L(2)、信号線L(3)と信号線L(4)とが
接続される。信号線によって駆動される容量C(1)〜C(4)
は等しく、容量C(1)は電源線Ｖccの電位に充電されてお
り、容量C(2)は1/2 ・Vcc に充電されているので、信号
線L(1)と信号線L(2)とが接続されると、容量C(1)と容量
C(2)との間で電荷の再配分が起こり、信号線L(1)と信号
線L(2)の電位は3/4 ・Vcc になる。つまり、信号線L(1)
の電位を下げるために捨ててしまう電荷を、信号線L(2)
の電位を上げるために利用したことになる。同様に、容
量C(4)は接地線Ｖssの電位0Vに充電されており、容量C
(3)は1/2 ・Vcc に充電されているので、信号線L(3)と
信号線L(4)とが接続されると、信号線L(3)と信号線L(4)
の電位は1/4 ・Vcc になる。ステージ２においては、各
信号線の電位が変化しても、電源線Ｖcc、接地線Ｖssを
通じての電荷の出し入れはない。

【００４６】次に、クロックＣＬＫが遷移してそのレベ
ルが変わり、ステージ３になると、スイッチS(1,2),S
(3,4) がオフし、信号線L(1)と信号線L(2)、信号線L(3)
と信号線L(4)とが切り離される。続いて、スイッチSc
(2),Ss(3),S(1,4)がオンし、信号線L(2)と電源線Ｖcc、
信号線L(3)と接地線Ｖss、信号線L(1)と信号線L(4)とが
接続される。その結果、信号線L(2)の電位は電源線Ｖcc
の電位に、信号線L(3)の電位は0Vになり、容量C(1)は3/
4 ・Vcc に、容量C(4)は1/4 ・Vcc に充電されていたの
で、信号線L(1)と信号線L(4)の電位は1/2 ・Vcc にな
る。ステージ３において、各信号線の電位を変化させる
ために、電源線Ｖcc、接地線Ｖssを通じて出し入れされ
た電荷量は、電源線Ｖccから容量C(2)に供給された1/4
・Vcc ×C と、容量C(3)から接地線Ｖssに放出された1/
4 ・Vcc ×C である。但し、前記C は信号線によって駆
動される容量の値である。

【００４７】後のステージでも、同様に、前ステージで
接続されていたスイッチを切り離した後、ステージ４で
はスイッチS(2,4),S(1,3) が、ステージ５ではスイッチ
Sc(4),Ss(1),S(2,3)が、ステージ６ではスイッチS(3,
4),S(1,2) が、ステージ７ではスイッチSc(3),Ss(2),S
(1,4)が、ステージ８ではスイッチS(1,3),S(2,4) が、
ステージ９ではスイッチSc(1),Ss(4),S(2,3)が各々接続
されて、ステージ１の状態に戻る。

【００４８】以上のスイッチ制御により、信号線L(1)〜
L(4)は、クロックＣＬＫの１／２周期毎に1/4 ・Vcc ス
テップで変化し、クロックＣＬＫの４周期を１周期とす
る，位相が１／４周期ずつ異なる振幅Vcc の４つの信号
を発生する。また、奇数ステージにおいては1/4 ・Vcc
×C の電荷を消費するので、クロックＣＬＫの４周期の
間に図１の信号伝送回路で消費された総電荷量は、Vcc
×C となる。クロックＣＬＫの４周期の間に容量C(1)〜
C(4)は、各々Vcc ×C の電荷量を消費するので、信号伝
送回路全体としては１／４の電荷消費量で容量C(1)〜C
(4)を駆動していることになる。

【００４９】次に、一般的に、信号線の本数をｎとし
て、制御手段が各スイッチSc(1) …Sc(n) 、Ss(1) …Ss
(n) 、S(1,2)…S(n-1,n)を接続する順番を示す。

【００５０】電位が上昇過程にあるか下降過程にあるか
を考慮した信号線の電位を「信号線の状態」と称する。
図６に示すように、ステージ１における信号線L(1),L
(2),L(3),L(4) の状態は、ステージ３において各々順
に、信号線L(2),L(4),L(1),L(3)に再現される。また、
ステージ２における信号線L(1),L(2),L(3),L(4) の状態
も、ステージ４において各々順に、信号線L(2),L(4),L
(1),L(3) に再現される。この関係を信号線識別変数に
着目して考える。

【００５１】ステージ１、２における信号線識別変数1,
2,3,4 は、ステージ３、４において各々2,4,1,3 に変換
されている。この関係を変換ｆと表すと、f(1)=2,f(2)=
4,f(3)=1,f(4)=3 、つまりf(1,2,3,4)=(2 、 4 、 1 、 3)
となる。

【００５２】更にステージを進めて考える。図６に示す
ように、信号線L(1),L(2),L(3),L(4) は、位相が信号線
L(1),L(2),L(4),L(3) の順に２ステージ（１／４周期）
ずつ遅れているだけであるので、あるステージにおける
信号線 L(1)の状態は、２ステージ後には信号線L(1)か
ら位相が２ステージ（１／４周期）遅れた信号線L(2)に
必ず再現される。同様に、あるステージにおける信号線
L(2),L(3),L(4)の状態は、２ステージ後に各々信号線L
(4),L(1),L(3)に再現されており、信号線識別変数に着
目すると、あるステージにおける信号線識別変数 1,2,
3,4 は、２ステージ後には各々2,4,1,3 に変換されてい
る。従って、あるステージにおける信号線と、２ステー
ジ後にその状態になる信号線との関係も変換ｆで表すこ
とができ、変換ｆによって２ステージ毎、即ちクロック
ＣＬＫの１周期毎の各信号線の状態を求めることができ
る。

【００５３】例えば、ステージ１における信号線L(1),L
(2),L(3),L(4) の状態は、ステージ５において各々順
に、信号線L(4),L(3),L(2),L(1) に再現され、ステージ
２における信号線L(1),L(2),L(3),L(4) の状態も、ステ
ージ６において各々順に、信号線L(4),L(3),L(2),L(1)
に再現されている。ステージ１、２における信号線識別
変数1,2,3,4 は、ステージ５、６において順に4,3,2,1
に変換されている。上述のように、f(1)=2,f(2)=4,f(3)
=1,f(4)=3 であり、ステージ１、２におけるある状態の
信号線と、ステージ３、４でその状態になる信号線との
関係は、f(1,2,3,4)=(2,4,1,3)であるから、ステージ
１、２におけるある状態の信号線と、ステージ５、６で
その状態になる信号線との関係は、f(f(1,2,3,4))=f(2,
4,1,3)=(4,3,2,1)となり、変換ｆでクロックＣＬＫの１
周期毎の各信号線の状態が求められる。

【００５４】ある時刻に接続されているスイッチと、ク
ロックＣＬＫの１周期後に接続されるスイッチとの関係
も、信号線識別変数を用いれば変換ｆで示すことができ
る。即ち、ステージ１で閉じられていたスイッチSc(1),
Ss(4),S(2,3)と、ステージ２で閉じられていたスイッチ
S(1,2),S(3,4) の代りに、f(1,2,3,4)=(2,4,1,3)である
ので、クロックＣＬＫの１周期後のステージ３、４では
各々スイッチSc(2),Ss(3),S(1,4)と、スイッチS(2,4),S
(1,3) とが閉じられる。同様にf(f(1,2,3,4))=f(2,4,1,
3)=(4,3,2,1)であるので、クロックＣＬＫの２周期後の
ステージ５、６では各々スイッチSc(4),Ss(1),S(2,3)
と、スイッチS(4,3),S(1,2) とが閉じられ、f(f(f(1,2,
3,4)))=f(f(2,4,1,3))=f(4,3,2,1)=(3,1,4,2) であるの
で、クロックＣＬＫの３周期後のステージ７、８では、
各々スイッチSc(3),Ss(2),S(1,4)と、スイッチS(1,3),S
(2,4) とが閉じられ、f(f(f(f(1,2,3,4))))=f(f(f(2,4,
1,3)))=f(f(4,3,2,1))=f(3,1,4,2)=(1,2,3,4) であるの
で、クロックＣＬＫの４周期後のステージ９、１０では
各々スイッチ Sc(1),Ss(4),S(2,3)と、スイッチS(1,
2),S(3,4) とが閉じられ、最初の状態に戻る。

【００５５】表１は、ある時刻から２ステージの間に接
続されている信号線の信号線識別変数と、クロックＣＬ
Ｋの１周期後の２ステージで接続される信号線の信号線
識別変数の関係、すなわち変換ｆによる信号線識別変数
の関係を、信号線の本数Ｎが２から１０までの場合につ
いて示している。左端の列Ｘは、元の信号線識別変数で
あり、一番上の行は信号線の本数である。

【００５６】

【表１】

【００５７】信号線の本数ｎ＝４の場合には、上述のよ
うに負荷容量において消費する電荷の１／４の消費電荷
量で負荷容量を駆動できる。信号線の本数ｎが４でない
場合も同様に考えると、負荷容量で消費する電荷の１／
ｎの消費電荷量で負荷容量を駆動でき、分割数ｎの数を
増やすほど消費電荷量の効率が高くなる。

【００５８】前記図２の接続回路１において、電源線Ｖ
ccと各信号線とを接続するスイッチ（第１の電源接続手
段）Sc(1) 〜Sc(4) はＰＭＯＳトランジスタにより構成
され、接地線Ｖssと各信号線とを接続するスイッチ（第
２の電源接続手段）Ss(1) 〜Ss(4) はＮＭＯＳトランジ
スタにより構成され、信号線同志を接続するスイッチS
(1,2)〜Ss(3,4) はＣＭＯＳトランジスタにより構成さ
れる。

【００５９】即ち、一般に、ＮＭＯＳトランジスタは、
ゲート・ソース間の電位差が所定の一定以上（ゲートの
方が電位が高い）になると電流が流れ出す（この電位差
をＮＭＯＳトランジスタサブスレッシュホールド電圧Vt
n と言う）。また、ＰＭＯＳトランジスタの場合には、
ゲート・ソース間の電位差が所定の一定以下（ゲートの
方が電位が低い）になると電流が流れ出す（この電位差
をＰＭＯＳトランジスタサブスレッシュホールド電圧Vt
p と言う）更に、ゲート・ソース間電圧がVtnより高く
なるほど、ＮＭＯＳトランジスタのオン抵抗は低くな
り、ゲート・ソース間電圧がVtp より低くなるほどＰＭ
ＯＳトランジスタのオン抵抗は低くなる。

【００６０】前述のようにスイッチSc(1) 〜Sc(4) は、
電源線Ｖccと各信号線とを接続してこの各信号線をハイ
レベルに充電するためのスイッチである点から、このス
イッチSc(1) 〜Sc(4) をＮＭＯＳトランジスタで構成す
るためには、ＮＭＯＳトランジスタのゲート電位を、電
源線Ｖccの電位よりVtn 以上高くしなければならない。
また、ＮＭＯＳトランジスタのオン抵抗を低減するため
に、更にゲート電位を高くしてゲート・ソース間電位を
大きく取らなければならない。このように、ＮＭＯＳト
ランジスタでは、効率の良いスイッチSc(1) 〜Sc(4) を
実現できない。そこで、ＰＭＯＳトランジスタをスイッ
チSc(1) 〜Sc(4) として用い、そのソースを電源線Ｖcc
に、そのドレインを信号線と接続して、そのスイッチを
閉じるためにゲートにロウレベルの電圧を印可すれば、
ゲート・ソース間電位を大きく取ることができるので、
効率良く信号線をハイに充電できる。

【００６１】また、スイッチSs(1) 〜Ss(4) は、接地線
Ｖssと各信号線とを接続して、この各信号線をロウレベ
ルに充電するためのスイッチである点から、ＮＭＯＳト
ランジスタをスイッチSs(1) 〜Ss(4) として用い、その
ソースを接地線Ｖssに、そのドレインを信号線に接続し
て、このスイッチを閉じるためにゲートにハイレベルの
電圧を印可すれば、ゲート・ソース間電位を大きく取る
ことができるので、効率良く信号線をロウに充電でき
る。

【００６２】更に、スイッチS(1,2)〜Ss(3,4) が接続す
る信号線の電位は、電源線Ｖccと接地線Ｖssとが有する
電位の範囲で任意の値を取り得るので、このスイッチS
(1,2)〜Ss(3,4) としてＣＭＯＳトランジスタを用いれ
ば、信号線間で効率良く電荷の再配分を行うことができ
る。

【００６３】以上の説明では、駆動される負荷容量C(1)
〜C(4)の容量値は等しいと仮定したが、駆動される負荷
容量C(1)〜C(4)の容量値が等しくない場合を図７に基づ
いて説明する。

【００６４】図７は、信号線の本数ｎがｎ＝４であり、
且つ容量の比がC(1):C(2):C(3):C(4)=1:2:3:4 の場合の
信号線の電位変化を示している。負荷容量がクロックＣ
ＬＫの４周期の間に、電源線Ｖcc、接地線Ｖssを通じて
直接消費する電荷量は、電源電位をVcc とすれば、容量
C(1)〜C(4)に対して各々、C(1)2 ・Vcc/(C(1)+C(2)+C
(3)+C(4)) 、C(2)2 ・Vcc/(C(1)+C(2)+C(3)+C(4)) 、C
(3)2 ・Vcc/(C(1)+C(2)+C(3)+C(4)) 、C(4)2 ・Vcc/(C
(1)+C(2)+C(3)+C(4)) となる。容量C(1)〜C(4)がクロッ
クＣＬＫの４周期の間に消費する電荷量は各々、C(1)・
Vcc 、C(2)・Vcc 、C(3)・Vcc 、C(4)・Vcc であるの
で、容量C(1)〜C(4)が消費した電荷量に対して、電源か
ら投入した電荷量は、 (C(1)² + C(2)² + C(3)² + C(4)
² )/ (C(1)+C(2)+C(3)+C(4))² となる。容量C(1)〜C(4)
が等しい場合で確認すると、 (C(1)² +C(1)² + C(1)² +
C(1)² )/(C(1)+C(1)+C(1)+C(1))² =4・C(1)² /(16・C
(1)² )=1/4 となる。

【００６５】尚、以上の説明では、信号線の本数ｎを偶
数本（４本）としたが、奇数本の場合でも本発明は適用
可能である。即ち、例えば信号線の本数ｎが３本の場合
には、図示しないが、第１の信号線と第２の信号線とで
電荷再配分を行う時に、第３の信号線を一方の電荷蓄積
手段（例えば電源線Ｖcc）に接続し、その後、次に第２
の信号線と第３の信号線とで電荷再配分を行う時、第１
の信号線を他方の電荷蓄積手段（例えば接地線Ｖss）に
接続すればよい。従って、電荷再配分を行う信号線対を
構成できない１本の信号線を電荷再配分の動作毎に交互
に電源線Ｖccと接地線Ｖssとに接続すればよい。

【００６６】また、以上の説明では、電源線Ｖccと接地
線Ｖssとを設け、２本の信号線間の電荷再配分時には、
同時に１本の信号線を電源線Ｖccに接続すると共に他の
１本の信号線を接地線Ｖssに接続したが、電荷再配分が
所定の複数回行われるまでは何れの信号線も電源線Ｖcc
及び接地線Ｖssに接続しない構成であってもよい。この
場合には、各電荷再配分時での電荷のリークに起因して
各信号線の電位は期待する電位とは次第に異なる電位に
なるが、影響が出る状況になった時点（所定の複数回の
電荷再配分の終了時）で、電位の最も高い信号線を電源
線Ｖccに接続すると共に最も電位の低い信号線を接地線
Ｖssに接続すればよい。

【００６７】図８は前記図１の信号伝送回路の変形例を
示す。本変形例では、第１及び第２の各電位蓄積手段
５、９を、電源線Ｖcc及び接地線Ｖssに代えて、各々、
電位蓄積コンデンサー６、１０と、スイッチ７、１１を
備えたプリチャージ手段８、１２とにより構成したもの
である。

【００６８】即ち、前記図１のように電源線Ｖcc、接地
線Ｖssをそのまま用いた場合、例えば負荷容量が等しい
信号線４本で構成した信号伝送回路においては、電源線
Ｖccと接続される信号線の電位は3/4 ・Vcc であるた
め、電源線Ｖccに局所的な電圧降下、即ちノイズが発生
する欠点を招く。そこで、信号線の負荷容量に対して十
分大きな容量を持つ電位蓄積コンデンサー６を用い、こ
の電位Vcc を蓄積した電位蓄積コンデンサー６と、電位
が3/4 ・Vcc の信号線とを接続しても、電位蓄積コンデ
ンサー６の電位はほとんど変化することなく、信号線の
電位は電位蓄積コンデンサー６の電位と等しくなる。

【００６９】従って、本変形例では、電位蓄積コンデン
サー６、１０をプリチャージする際には、電源電位(Vc
c,Vss) と電位蓄積コンデンサー６、１０の電位差がほ
とんど無いので、電源線Ｖcc及び接地線Ｖssにおけるノ
イズもほとんど発生しない効果を奏する。

【００７０】電位蓄積コンデンサー６、１０のプリチャ
ージは、スイッチScとスイッチSsとが、図６を用いて説
明したように、１つ置きのステージでしか接続されない
ので、これ等のスイッチSC,Ss が接続されていない期間
に行われる。

【００７１】図９は電源電圧発生回路（即ち、本発明の
半導体集積回路）を示す。同図では、前記図１の信号伝
送回路にチャージポンプ回路を複数接続してなる電源電
圧発生回路を示す。図９において、電源電圧発生回路
は、４つのチャージポンプ回路（動作回路）２０〜２３
と、図１に示した信号伝送回路とにより構成されてい
る。この信号伝送回路は、前記チャージポンプ回路２０
〜２３を駆動する各々の駆動信号を、対応する各々の信
号線L(1)〜L(4)にのせて各チャージポンプ回路２０〜２
３に伝送する。尚、信号伝送回路において制御回路は図
示を省略した。前記信号伝送回路については、図１で既
に説明したので、その構成要素の説明は省略する。

【００７２】次に、複数のチャージポンプ回路２０〜２
３を用いて昇圧電位を発生する場合について説明する。

【００７３】チャージポンプ回路２０〜２３は同一構成
であり、以下、最上位に位置するチャージポンプ回路２
０について説明すると、ポンプコンデンサー５０(Cp
(1)) と、プリチャージ手段５１と、整流手段５２とか
ら構成されている。前記ポンプコンデンサー５０(Cp
(1)) の片方の電極がノードＢ(1) においてプリチャー
ジ手段５１及び整流手段５２に接続されている。プリチ
ャージ手段５１はノードＢの電位が電源電圧よりも降下
した場合に、ノードＢを電源電圧までプリチャージする
機能を持つ。前記整流手段５２はノードＢの電位がチャ
ージポンプ回路２０の出力ノードＶｏの電位より高くな
った場合にのみ、ノードＢからチャージポンプ回路２０
の出力ノードへ電荷を供給し、ノードＢの電位がチャー
ジポンプ回路２０の出力ノードの電位より低くなった場
合には、チャージポンプ回路２０の出力ノードからノー
ドＢへの電荷の逆流を防ぐ機能を持つ。前記ポンプコン
デンサー５０(Cp(1)) の他方の電極は、ノードＡ(1) で
信号伝送回路の対応する信号線と接続されている。

【００７４】続いて、図１０を用いてチャージポンプ回
路の動作を説明する。尚、プリチャージ手段及び整流手
段によるロスはないと仮定し、また出力ノードは電位
（Ｖcc+ Ｖp ）にクランプされていると考えて説明す
る。

【００７５】ノードＡに振幅Vcc の矩形パルスが入力さ
れてチャージポンプ回路を駆動すると、ノードＢの電位
はノードＡの電位に同期して変動する。ノードＢの電位
の下限は電源電圧Vcc 、電位の上限は電位（Vcc+Vp）で
あるので、同図（ｂ）のタイムチャートに付記したよう
に、ノードＡ，Ｂ間の電位差は、ノードＡが0Vの場合は
電源電圧Vcc 、ノードＡが電源電圧Ｖccの場合はVpとな
り、ポンプコンデンサー５０(Cp)のノードＡ側の極板に
現れる電荷は、ノードＡが0Vの場合には-Cp ・Vcc 、ノ
ードＡがVcc の場合には-Cp ・Vpであり、ポンプコンデ
ンサー５０(Cp)のノードＢ側の極板に現れる電荷は、ノ
ードＡが0Vの場合にはCp・Vcc 、ノードＡが電源電圧Ｖ
ccの場合にはCp・Vpとなる。

【００７６】従って、ノードＡが0Vから電源電圧Ｖccに
変化する際に、ポンプコンデンサー５０(Cp)のノードＡ
側の極板にCp・(Vcc-Vp)の電荷を充電し、ポンプコンデ
ンサー５０(Cp)のノードＢ側からCp・(Vcc-Vp)の電荷
が、整流手段５２を通じて出力電流として放電される。
一方、ノードＡが電源電圧Ｖccから0Vに変化する際に
は、ポンプコンデンサー５０(Cp)のノードＡ側の極板か
らCp・(Vcc-Vp)の電荷を放電し、ポンプコンデンサー５
０(Cp)のノードＢ側では、Cp・(Vcc-Vp)の電荷がプリチ
ャージ手段５１によって電源から充電される。振幅Vcc
のパルスでチャージポンプ回路を駆動する場合、ノード
Ａからチャージポンプ回路を見れば、１周期毎にCp・(V
cc-Vp)の電荷を消費するので、チャージポンプ回路は容
量Cp・(Vcc-Vp)/Vcc のコンデンサーと等価になる。

【００７７】このように、図９の４つのチャージポンプ
回路２０〜２３は、ポンプコンデンサー５０(Cp(1)〜Cp
(4))に対応して、各々Cp(1) ・(Vcc-Vp)/Vcc，Cp(2) ・
(Vcc-Vp)/Vcc，Cp(3) ・(Vcc-Vp)/Vcc，Cp(4) ・(Vcc-V
p)/Vccの容量を持つコンデンサーと等価と考えられる。

【００７８】従って、本実施の形態の電源電圧（昇圧電
源）発生回路では、図９においてポンプコンデンサーCp
(1) 〜Cp(4) の容量値が相互に等しいとすると、４つの
チャージポンプ回路２０〜２３が各々独立に駆動する場
合の１／４の電荷量でチャージポンプ回路を駆動するこ
とができる。

【００７９】よって、本実施の形態の昇圧電源発生回路
では、駆動周期１周期の間に消費する電荷量は、プリチ
ャージ回路を通じて消費した4 ・Cp(Vcc-Vp)と、チャー
ジポンプ回路を駆動するために消費したCp(Vcc-Vp)との
合計値であり、出力される電荷量は4 ・Cp(Vcc-Vp)であ
るので、効率は、4 ・Cp(Vcc-Vp)/(4Cp(Vcc-Vp)+(Vcc-V
p))=0.8、即ち８０％となる。

【００８０】次に、本実施の形態の昇圧電源発生回路を
用いた場合の消費電流の低減効果を説明する。

【００８１】現在、電源電圧3.3VのＤＲＡＭにおいて
は、昇圧電源はワード線の駆動等一部の回路にのみ使わ
れるが、電源電圧の低電圧化を図ると、ＭＯＳトランジ
スタの駆動能力低下を補うために昇圧電源を使う回路が
増加し、全ての回路が昇圧電源を使うことも予想され
る。全消費電流に対する、昇圧電源発生回路以外の昇圧
電源系消費電流の割合を昇圧電源利用率と定義し、昇圧
電源利用率が１０％の場合と１００％の場合について、
昇圧電源発生効率が５０％の場合と８０％の場合とで消
費電流を比較したものを図１１に示す。

【００８２】昇圧電源利用率が１０％の場合、例えば電
源系（Ｖｃｃ系）消費電流が４５ｍＡ、昇圧電源系消費
電流が５ｍＡの場合を考える。昇圧電源発生効率が５０
％の場合は、電流５ｍＡを供給するために昇圧電源発生
回路で１０ｍＡの電流を消費し、５ｍＡの電流を無駄に
捨てているので、全消費電流は５５ｍＡとなる。一方、
昇圧電源発生効率が８０％の場合は、電流５ｍＡを供給
するために昇圧電源発生回路で６．２５ｍＡを消費すれ
ばよく、無駄に捨てる電流は１．２５ｍＡなので、全消
費電流は５１．２５ｍＡとなる。従って、昇圧電源発生
効率を５０％から８０％に上げると、約７％の低消費電
流化になる。

【００８３】これに対し、電源電圧の低電圧化が進んで
昇圧電源利用率が１００％になった場合、例えば電源系
（Ｖｃｃ系）消費電流が０ｍＡ、昇圧電源系消費電流が
５０ｍＡの場合を考えると、昇圧電源発生効率５０％で
は、電流５０ｍＡを供給するために５０ｍＡの電流を捨
てるので、全消費電流は１００ｍＡとなる。昇圧電源発
生効率８０％では、電流５０ｍＡを供給するために１
２．５ｍＡの電流を捨てるので、全消費電流は６２．５
ｍＡとなる。従って、昇圧電源発生効率を５０％から８
０％に上げると、約３７％の低消費電流化になる。

【００８４】尚、図９の電源電圧発生回路では、昇圧電
源を発生する場合について述べたが、チャージポンプ回
路が降圧電源を発生する構成の場合であっても、信号伝
送回路の構成を変更することなく、降圧電源発生回路を
実現できる。また、チャージポンプ回路においては、ポ
ンプコンデンサーの占める面積が最も大きいので、本実
施の形態の構成のようにチャージポンプ回路を分割した
場合でも、制御部の増加による面積増加は小さい。

【００８５】また、フラッシュメモリでは、書き込み動
作時に１２Ｖ程度の高電圧電源から大量の電流が消費さ
れるために、このフラッシュメモリを単一電源で動作さ
せるには、電流供給能力が大きい内部昇圧回路が必要と
なる。この場合、この内部昇圧回路を前記図９に示した
昇圧電源発生回路により構成すれば、既述の通り、昇圧
された電圧を高効率で供給できるのに加えて、安定した
電圧供給が可能となる。即ち、図９に示した昇圧電源発
生回路では、４個のチャージポンプ回路２０〜２３は同
図の信号伝送回路によって位相が相互に１／４周期づつ
ずれて駆動されるので、この昇圧電源発生回路は、チャ
ージポンプ回路が駆動される１周期の期間に４回、昇圧
電圧を発生する。従って、従来のように、供給能力の大
きい１個の内部昇圧回路を用いて、チャージポンプ回路
が駆動される１周期の期間に１回だけ昇圧電圧を発生す
る場合に比べて、この本発明の昇圧電源発生回路では、
昇圧電圧のピークが４箇所に分散されるので、昇圧電圧
を平滑に供給できる効果を奏する。

【００８６】（第２の実施の形態）図１２は本発明の第
２の実施の形態における他の電源電圧発生回路（半導体
集積回路）の構成を示すものである。

【００８７】同図において、電源端子（出力ノード）Ｖ
ｐｐの電位は、この電源端子Ｖｐｐに共通して接続され
た４個の電源Ｖｐｐ発生用チャージポンプ回路（動作回
路）３０〜３３で発生され、他の電源端子（他の出力ノ
ード）Ｖｂｂの電位は、この電源端子Ｖｂｂに共通して
接続された４個の電源Ｖｂｂ発生用チャージポンプ回路
（動作回路）３４〜３７で発生される。

【００８８】電源端子Ｖｐｐから供給しなければならな
い電流に対して、他の電源端子Ｖｂｂから供給しなけれ
ばならない電流が少ない場合には、電源Ｖｂｂ発生用チ
ャージポンプ回路３４〜３７のポンプコンデンサーＣｂ
の容量値は、電源Ｖｐｐ発生用チャージポンプ回路３０
〜３３のポンプコンデンサーＣｐより小さく設定され
る。

【００８９】図１２の電源電圧発生回路の動作について
は上述の第１の実施の形態の通りであるので、その説明
を省略するが、前記図７を用いて説明したように信号線
で駆動する負荷容量の値が異なっていても、消費電流は
削減される。電源端子Ｖｐｐと他の電源端子Ｖｂｂから
の各供給能力が相互に異なる電源電圧発生回路であって
も、図１２の構成のように各電源端子Ｖｐｐ、Ｖｂｂ毎
に共通の複数のチャージポンプ回路を接続する構成とす
ると、全体としての消費電流の削減が実現できる。

【００９０】図１３は、前記図１の信号伝送回路をクロ
ック発生回路１００として利用した大規模半導体集積回
路ＬＳＩの構成図を示す。前記図１の信号伝送回路は、
図１４に示すように、負荷容量が等しい４本の信号線で
構成した場合には、４本の信号線の出力ＣＬＫ１〜ＣＬ
Ｋ４の電位が破線で示すようにクロックＣＬＫに同期し
て変化し、位相が１／４周期ずつずれた，クロックＣＬ
Ｋの４倍の周期の信号（同図に実線で示す）を発生す
る。このように図１に示す信号伝送回路は分周機能も持
っている。図１３のクロック発生回路１００は、４つの
クロック信号ＣＬＫ１〜ＣＬＫ４を発生すると共に、こ
の各クロック信号ＣＬＫ１〜ＣＬＫ４を４本の信号線に
のせて伝送する伝送回路としての機能を兼用する。

【００９１】また、図１３の半導体集積回路ＬＳＩは、
コントローラコア１０１と、バス切換回路１０２と、４
個のＲＡＭマクロ１０３〜１０６とから成る。前記コン
トローラコア１０１は、２００ＭＨｚ程度の高速動作が
可能であり、外部から入力されるクロック信号ＣＬＫに
同期して動作する。また各ＲＡＭマクロ１０３〜１０６
は、動作速度が速くなく、例えば５０ＭＨｚ程度の動作
速度である。バス切換回路１０２は、前記クロック発生
回路１００からの出力信号ＣＬＫ１〜ＣＬＫ４に基い
て、その各信号ＣＬＫ１〜ＣＬＫ４に対応するＲＡＭマ
クロ１０３〜１０６を並列に制御して、各ＲＡＭマクロ
１０３〜１０６が並列動作する。前記コントローラコア
１０１、バス切換回路１０２及びＲＡＭマクロ１０３〜
１０６により、動作回路を構成する。

【００９２】従って、クロック信号ＣＬＫの１周期毎に
何れかのＲＡＭマクロからデータが読み出されるので、
見掛け上、ＲＡＭマクロの動作速度を４倍に上げること
が可能である。

【００９３】図１３の大規模半導体集積回路ＬＳＩで
は、各ＲＡＭマクロ１０３〜１０６を制御するクロック
信号ＣＬＫ１〜ＣＬＫ４の位相が相互にクロック信号Ｃ
ＬＫの１／４周期づつずれているので、コントローラコ
ア１０１とＲＡＭマクロ１０３〜１０６へのバスをバス
切換回路１０２を用いてクロック信号ＣＬＫの１周期毎
に切換えれば、コントローラコア１０１とＲＡＭマクロ
１０３〜１０６との間でクロック信号ＣＬＫの１周期毎
にデータ転送が可能となる。仮に、ＲＡＭマクロ１０３
〜１０６の位相が同一であると、データを一旦バッファ
等に貯めた後、パラレル・シリアル変換によってデータ
転送速度を変更する必要が生じるが、図１３の大規模半
導体集積回路ＬＳＩではこのような欠点がない。

【００９４】また、クロック信号ＣＬＫの信号線は一般
にチップ内を長距離に走り、様々な機能ブロックに入力
されるので、クロック信号線の負荷容量は大きく、電荷
消費量は多いが、図１３の大規模半導体集積回路ＬＳＩ
では、クロック信号ＣＬＫ１〜ＣＬＫ４の信号線の相互
で電荷再配分して電荷を利用しているので、電荷消費量
が節約できて、低消費電力となる。

【００９５】更に、一般に、内部電源回路を設計する際
にはピーク電流に対するマージンを設定する必要がある
ので、内部電源回路の電流供給能力は、その内部電源か
らの平均消費電流を供給する必要最小限の電流供給能力
よりも高く設定される。図１３の大規模半導体集積回路
ＬＳＩでは、４個のＲＡＭマクロ１０３〜１０６を、４
つの位相のずれたクロック信号ＣＬＫ１〜ＣＬＫ４によ
り制御するので、内部電源消費電流のピークが重なら
ず、結果として内部電源回路の消費電流を削減できる効
果も奏する。

【００９６】尚、消費電流削減を目的とせず、高速化の
ために各ＲＡＭマクロ１０３〜１０６を各々並列動作さ
せる場合にも、図１の信号伝送回路により発生した複数
の信号を利用することができる。この場合、負荷容量と
しては、配線容量等の寄生容量のみであってもよく、ま
たコンデンサーを別途接続してもよい。また、ＬＳＩ等
のＩＣに内部回路として適用した場合のみでなく、マル
チチップモジュールのように複数のチップを一括して制
御する場合にも、図１の信号伝送回路は同様に適用可能
である。

【００９７】

【発明の効果】以上説明したように、請求項１〜請求項
１７記載の発明の半導体集積回路によれば、信号伝送回
路から複数の駆動信号を複数のチャージポンプ回路に与
えて駆動する場合に、前記信号伝送回路の複数の信号線
の各々で電荷再配分を行ったので、電源や接地を通じた
充放電なしに、電位上昇過程にある信号線の電位を上昇
させると同時に電位下降過程にある信号線の電位を下降
させることができて、信号線の本数ｎの逆数（１／ｎ）
の消費電流の低減化を図りつつ、備える複数のチャージ
ポンプ回路を駆動することが可能である。

【００９８】特に、請求項５記載の発明の半導体集積回
路によれば、各信号線の電位は、第１及び第２の各電位
蓄積手段が有する電位の範囲で任意の値を取り得るの
で、信号線間で電荷の転送が効率良く行うことができ
る。

【００９９】また、請求項８記載の発明の半導体集積回
路によれば、トランジスタのゲート・ソース間電位を大
きく取ることができるので、効率良く信号線をハイレベ
ルに充電できる効果を奏する。

【０１００】更に、請求項１０及び請求項１１記載の発
明の半導体集積回路によれば、電位蓄積手段をコンデン
サーと、そのプリチャージ手段とにより構成したので、
信号線の充放電に起因する電源線及び接地線の局所的な
電位変動を小さくできる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の半導体集積回路に
備える信号伝送回路の全体概略構成を示す図である。

【図２】同信号伝送回路における接続回路の内部構成を
示す図である。

【図３】同信号伝送回路における制御回路の内部構成を
示す図である。

【図４】同信号伝送回路における制御回路が発生する制
御信号の各波形を示す図である。

【図５】同信号伝送回路における３種のクロック信号の
各波形を示す図である。

【図６】同信号伝送回路において信号線の本数が４の場
合のタイムチャートを示す図である。

【図７】同信号伝送回路において信号線の各容量値が異
なり且つその信号線本数が４の場合のタイムチャートを
示す図である。

【図８】他の信号伝送回路の要部構成を示す図である。

【図９】本発明の実施の形態の電源電圧発生回路（半導
体集積回路）の要部構成を示す図である。

【図１０】チャージポンプ回路とその蓄積電荷量の変化
を示す図である。

【図１１】昇圧電源利用率及び昇圧電源発生効率に関す
る本発明と従来例との消費電流の比較を示す図である。

【図１２】本発明の第２の実施の形態の電源電圧発生回
路（半導体集積回路）の要部構成を示す図である。

【図１３】大規模半導体集積回路の全体構成を示す図で
ある。

【図１４】大規模半導体集積回路におけるクロック発生
回路の出力波形を示す図である。

【図１５】従来例のチャージポンプ回路を示す図であ
る。

【図１６】本発明の概念を示す図である。

【符号の説明】

１接続回路（接続手段）１ａ電源接続手段２制御回路（制御手段） L(1)〜L(4) 信号線 Sc(1) 〜Sc(4) スイッチ（第１の電源接続手段） Ss(1) …Ss(n) スイッチ（第２の電源接続手段） S(1,2)…S(n-1,n) スイッチ（接続手段）Ｖcc 電源線（第１の電荷蓄積手段）Ｖss 接地線（第２の電荷蓄積手段）５第１の電位蓄積手段６、１０電位蓄積コンデンサー７、１１スイッチ８、１２プリチャージ手段９第２の電位蓄積手段２０〜２３、３０〜３７チャージポンプ回路（動
作回路）５０ポンプコンデンサー５１プリチャージ手段５２整流手段Ｖｏ出力ノードＶｐｐ電源端子（出力ノード）Ｖｂｂ電源端子（他の出力ノード）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０４Ｌ 25/02

Claims

(57)【特許請求の範囲】

【請求項１】信号伝送回路と、動作回路としての複数
のチャージポンプ回路とを備え、前記各チャージポンプ
回路は、前記信号伝送回路から伝送される複数の駆動信
号のうち対応する駆動信号を受けて所定の動作をする半
導体集積回路であって、前記信号伝送回路は、複数本の信号線と、前記複数本の信号線を相互に接続するための接続手段
と、前記複数の信号線のうち電位下降過程に向う信号線の電
荷を電位上昇過程に向う信号線に再配分するよう、この
電位上昇過程に向う信号線と電位下降過程に向う信号線
とを前記接続手段を用いて接続する制御手段とを備える
ことを特徴とする半導体集積回路。
【請求項２】制御手段は、電位上昇過程に向う信号線と電位下降過程に向う信号線
とを１組とする複数組で、各々同時に、電位下降過程に
向う信号線の電荷を前記電位上昇過程に向う信号線に再
配分するよう、接続手段を制御することを特徴とする請
求項１記載の半導体集積回路。
【請求項３】制御手段は、電位下降過程に向う信号線の電荷を電位上昇過程に向う
信号線に再配分するように接続手段を制御した後、他の
電位下降過程に向う信号線の電荷を前記電位上昇過程に
向う信号線に再配分するように接続手段を制御すること
を特徴とする請求項１記載の半導体集積回路。
【請求項４】制御手段は、周期的に発振する発振信号を入力し、前記発振信号の所定周期毎に、電荷再配分を行う２本の
信号線の組合せを組替えるように接続手段を制御するも
のであることを特徴とする請求項１記載の半導体集積回
路。
【請求項５】更に、第１の電源電位を有する第１の電
位蓄積手段と、前記第１の電源電位と有限の電位差を持つ第２の電源電
位を有する第２の電位蓄積手段とを有し、接続手段は、前記複数本の信号線を前記第１の電位蓄積
手段及び前記第２の電位蓄積手段に接続する電源接続手
段を有し、制御手段は、電位上昇過程に向う信号線のうち最も電位
の高い信号線に第１の電源電位の電荷を供給する動作
と、電位下降過程に向う信号線のうち最も電位の低い信
号線の電荷を第２の電源電位に放出する動作とを同時期
に又は異なる時期に行うよう、前記接続手段の電源接続
手段を制御することを特徴とする請求項１記載の半導体
集積回路。
【請求項６】制御手段は、周期的に発振する発振信号を入力し、前記発振信号の複数周期を１周期とする期間内に、電位
上昇過程に向う信号線のうち最も電位の高い信号線に第
１の電源電位の電荷を供給する動作と、電位下降過程に
向う信号線のうち最も電位の低い信号線の電荷を第２の
電源電位に放出する動作とを同時期に行うことを繰返え
すよう、電源接続手段を制御するものであることを特徴
とする請求項５記載の半導体集積回路。
【請求項７】接続手段はＣＭＯＳトランジスターによ
り構成されることを特徴とする請求項５記載の半導体集
積回路。
【請求項８】電源接続手段は、各信号線を第１の電位蓄積手段に接続する第１の電源接
続手段と、各信号線を第２の電位蓄積手段に接続する第
２の電源接続手段とから成り、第１の電源接続手段はＰＭＯＳトランジスターにより構
成され、第２の電源接続手段はＮＭＯＳトランジスター
により構成されることを特徴とする請求項５記載の半導
体集積回路。
【請求項９】第１の電位蓄積手段及び第２の電位蓄積
手段は、各々、有限の電位差を持つ電源線からなること
を特徴とする請求項５記載の半導体集積回路。
【請求項１０】第１の電位蓄積手段及び第２の電位蓄
積手段は、各々、コンデンサーと、コンデンサープリチャージ手段
とからなり、前記両コンデンサーのプリチャージレベル
が有限の電位差を持つことを特徴とする請求項５記載の
半導体集積回路。
【請求項１１】コンデンサープリチャージ手段は、発振信号の所定周期毎に、前記所定周期内の一部の期間
で、コンデンサーと電源線とを接続するものであること
を特徴とする請求項１０記載の半導体集積回路。
【請求項１２】各チャージポンプ回路は、信号伝送回路から伝送される信号が入力されるポンプコ
ンデンサーと、前記ポンプコンデンサーに接続された整流手段と、前記ポンプコンデンサーと整流手段との接続点に電荷を
供給するプリチャージ手段とから成ることを特徴とする
請求項１記載の半導体集積回路。
【請求項１３】各整流手段は、１個の出力ノードに共
通して接続されることを特徴とする請求項１２記載の半
導体集積回路。
【請求項１４】全ての整流手段のうち一部の整流手段
が１個の出力ノードに共通に接続され、他の整流手段が
他の１個の出力ノードに共通に接続されることを特徴と
する請求項１２記載の半導体集積回路。
【請求項１５】各ポンプコンデンサーの容量値は全て
ほぼ等しい容量値であることを特徴とする請求項１２記
載の半導体集積回路。
【請求項１６】各ポンプコンデンサーの容量値は、互
いに異なる容量値であることを特徴とする請求項１２記
載の半導体集積回路。
【請求項１７】各チャージポンプ回路は並列動作する
ことを特徴とする請求項１記載の半導体集積回路。