JP2848796B2 - 信号伝送方法 - Google Patents

信号伝送方法

Info

Publication number
JP2848796B2
JP2848796B2 JP11871395A JP11871395A JP2848796B2 JP 2848796 B2 JP2848796 B2 JP 2848796B2 JP 11871395 A JP11871395 A JP 11871395A JP 11871395 A JP11871395 A JP 11871395A JP 2848796 B2 JP2848796 B2 JP 2848796B2
Authority
JP
Japan
Prior art keywords
potential
signal lines
power supply
signal
vcc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11871395A
Other languages
English (en)
Other versions
JPH0850788A (ja
Inventor
徹 岩田
寛行 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11871395A priority Critical patent/JP2848796B2/ja
Publication of JPH0850788A publication Critical patent/JPH0850788A/ja
Application granted granted Critical
Publication of JP2848796B2 publication Critical patent/JP2848796B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ダイナミックランダム
アクセスメモリー(DRAM)等の半導体集積回路にお
ける信号伝送回路での信号伝送方法の改良に関し、特
に、発振信号に同期して負荷を駆動する回路の低消費電
流化に関する。
【0002】
【従来の技術】DRAM等の半導体集積回路は、一般
に、それを使用する側の電源構成を簡素化するために、
チップ内部に電源回路を有している。特に外部電源電位
より昇圧する場合や、接地電位より降圧する場合は、コ
ンデンサーや整流回路などで構成されたチャージポンプ
回路が電源回路として用いられる。チャージポンプ回路
の適用例としては、例えば基板バイアス発生回路とPR
OM用昇圧回路が「CMOS超LSIの設計」(培風
館、pp189,pp193)に示されている。
【0003】以下、チャージポンプ回路を昇圧電源発生
回路として用いた場合の構成を図15(a)に示す。チ
ャージポンプ回路70は、ポンプコンデンサー71(Cp)
と、プリチャージ手段72と、整流手段73とから構成
されいる。ポンプコンデンサー71(Cp)の片方の電極が
ノードBにおいてプリチャージ手段72及び整流手段7
3に接続されている。
【0004】前記プリチャージ手段72は、ノードBの
電位が降下した場合に、ノードBを所定電位にプリチャ
ージする機能を持つ。前記整流手段73は、ノードBの
電位がチャージポンプ回路70の出力ノードの電位より
高くなった場合にのみ、ノードBからチャージポンプ回
路70の出力ノードへ電荷を供給することにより、昇圧
電源を発生し、一方、ノードBの電位がチャージポンプ
回路の出力ノードの電位より低くなった場合には、チャ
ージポンプ回路の出力ノードからノードBへの電荷の逆
流を防ぐ機能を持つ。
【0005】前記チャージポンプ回路70において、ノ
ードAに所定振幅を持った信号を入力し、入力信号がロ
ウからハイに遷移すると、ポンプコンデンサー71(Cp)
のカップリングによってノードBの電位が上昇して、整
流手段73を通じて出力ノードが昇圧される。その後、
入力信号がハイからロウに遷移すると、ポンプコンデン
サー71(Cp)のカップリングによってノードBの電位は
降下しようとするが、プリチャージ手段72により所定
の一定電位にクランプされる。この際にプリチャージ手
段72からノードBに充電された電荷は、次に入力信号
がロウからハイに遷移した時に整流手段73を通じて出
力される。
【0006】
【発明が解決しようとする課題】しかしながら、前記従
来のチャージポンプ回路等では、1周期毎に電荷を供給
して所期の動作をさせた後、その供給した電荷を放電さ
せて次周期に備えることが繰返され、このため、消費電
荷量が多いという欠点がある。
【0007】以下、前記図15(a)の従来のチャージ
ポンプ回路を例に取って、具体的にその消費電荷量が多
い欠点を説明する。
【0008】先ず、チャージポンプ回路70は、ノード
AにとってポンプコンデンサーCpの充放電を行うだけ
であるので、図15(b)に示すようにチャージポンプ
回路は容量Cのコンデンサーと等価になる。この点につ
いて図10を用いて詳しく説明する。同図には、チャー
ジポンプ回路と、ノードA,Bのタイムチャート、及び
ノードA,B間の電位差とポンプコンデンサーCpに蓄積
されている電荷量とが示される。チャージポンプ回路の
プリチャージ手段と整流手段は共にダイオードで構成さ
れており、プリチャージ手段の電源電圧はノードAを駆
動する電源電圧と等しくVcc である。ダイオードによる
ロスはないものと仮定する。また、一般にチャージポン
プ回路は十分に大きな容量を持つ昇圧電源に対して充電
を行うので、チャージポンプ回路の1回の動作では出力
ノードの電位はほとんど変化せず、チャージポンプ回路
の出力ノードは定電圧源で電位Vcc+Vpにクランプされて
いるものとする。
【0009】同図のタイムチャートに示すように、ノー
ドAに振幅Vcc の矩形パルスが入力されてチャージポン
プ回路を駆動し、ノードBの電位はノードAの電位に同
期して変動する。プリチャージ手段によってノードBの
電位の下限はVcc に固定され、整流手段と定電圧源によ
ってノードBの電位の上限はVcc+Vpに固定されるので、
タイムチャートに付記するように、ノードA,B間の電
位差は、ノードAが0Vの場合はVcc 、ノードAがVcc の
場合はVpとなり、ポンプコンデンサーCpのノードA側の
極板に現れる電荷はノードAが0Vの場合には -Cp・Vcc
、ノードAがVcc の場合に -Cp・Vpで、ポンプコンデ
ンサーのノードB側の極板に現れる電荷は、ノードAが
0Vの場合にはCp・Vcc 、ノードAがVcc の場合にCp・Vp
となる。従って、ノードAが0VからVcc に変化する際
に、ポンプコンデンサーのノードA側の極板にCp・(Vcc
-Vp)の電荷を充電し、ポンプコンデンサーのノードB側
からCp・(Vcc-Vp)の電荷が、整流ダイオードを通じて出
力電流として放電される。ノードAがVcc から0Vに変化
する際には、ポンプコンデンサーのノードA側の極板か
らCp・(Vcc-Vp)の電荷を放電し、ポンプコンデンサーの
ノードB側ではCp・(Vcc-Vp)の電荷がプリチャージダイ
オードによって電源から充電される。
【0010】電源からチャージポンプ回路に供給した電
荷量は、プリチャージダイオードを通じてのCp・(Vcc-V
p)と、ノードAに投入したCp・(Vcc-Vp)であり、出力さ
れた電荷量はCp・(Vcc-Vp)であので、チャージポンプ回
路では、出力する電荷量の2倍の電荷量を消費してい
る。
【0011】実際にはチャージポンプ回路におけるプリ
チャージ手段や整流手段によるロスが発生するので、チ
ャージポンプ回路の効率は50%以下にしかならない。
また、振幅Vcc のパルスでチャージポンプ回路を駆動す
る場合、ノードAからチャージポンプ回路を見れば、1
周期毎にCp・(Vcc-Vp)の電荷を消費するので、チャージ
ポンプ回路は容量Cp・(Vcc-Vp)/Vccのコンデンサーと等
価になる。
【0012】本発明は前記の点に鑑みてなされたもので
あり、その目的は、前記チャージポンプ回路のような負
荷容量を駆動する信号伝送回路の消費電流を低減する
号伝送方法を提供することにある。
【0013】
【課題を解決するための手段】前記目的を達成するた
め、本発明では、図16の概念図に示すように、所定の
負荷容量を駆動する場合に、その駆動用の信号線を複数
に分割し、その各信号線に対して複数に分割したコンデ
ンサーの各々を配置し、その各コンデンサーを相互に異
なる位相で駆動し、1個のコンデンサーに供給した電荷
を放電させる際に、この放電する電荷を他のコンデンサ
ーに供給する電荷として利用することにより、信号伝送
回路の消費電流の低減化を図ることとする。
【0014】すなわち、請求項1記載の発明の信号伝送
方法は、複数の信号を各々対応する信号線にのせて伝送
する信号伝送方法であって、前記信号線の本数は奇数本
であり、前記奇数本の信号線は、電位上昇過程に向う複
数本の信号線と、これとは本数が一本異なる複数本の電
位下降過程に向う信号線とから構成され、前記電位上昇
過程に向う信号線の本数が電位下降過程に向う信号線の
本数より1本多いとき、電位上昇過程に向う信号線のう
ち最も電位の高い信号線に、接地電位に対し有限の電位
差を持つ第1の電源電位の電荷を供給し、これと同時
に、前記電位上昇過程に向う残りの信号線に、これと同
数の前記電位下降過程に向う信号線の電荷を再配分し、
前記電位上昇過程に向う信号線の本数が電位下降過程に
向う信号線の本数より1本少いとき、電位下降過程に向
う信号線のうち最も電位の低い信号線の電荷を前記接地
電位である第2の電源電位に放出し、これと同時に、前
記電位上昇過程に向う信号線に、これと同数の前記電位
下降過程に向う残りの信号線の電荷を再配分することを
特徴とする。
【0015】
【作用】以上の構成により、請求項1記載の発明の信号
伝送方法では、奇数本の信号線の各々を所定の電位差で
振幅させる際に、1本多い電位上昇過程にある最も電位
の高い信号線に第1の電源電位の電荷を供給し、又は1
本多い電位下降過程にある最も電位の低い信号線の電荷
を第2の電源電位(接地電位)に放出すると共に、残る
電位上昇過程にある信号線と、この信号線と同数で且つ
その信号線より電位が高く電位下降過程にある信号線
の間で、これ等信号線同志が有する容量間で電荷再配分
を行うので、電源や接地を通じての充放電なしに、電位
上昇過程にある信号線の電位が上昇すると共に、同時に
電位下降過程にある信号線の電位が下降する。
【0016】以上の動作を異なる信号線別に繰返すこと
により、電荷再配分による低消費電流化が図られつつ、
複数の信号線の電位が互いに位相を異にしつつ同一の周
波数で変化するので、負荷容量が低消費電流でもって駆
動されることになる。
【0017】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。
【0018】1は本発明の実施例における信号伝送回
路の全体構成を示すものである。
【0019】同図において、L(1),L(2),,L(3),L(4)は複
数(4本)の信号線、Vccは電源線(第1の電位蓄積手
段)、Vssは他の電源線としての接地線(第2の電位蓄
積手段)である。また、1は接続回路(接続手段)であ
って,この接続手段1は、各信号線L(1),L(2),,L(3),L
(4)を相互に接続すると共に、各信号線L(1),L(2),,L
(3),L(4)を電源線Vcc又は接地線Vssに接続する。2は
制御回路(制御手段)であって、この制御回路2は、ク
ロック信号CLK を入力し、このクロック信号CLK に基い
て前記接続回路1を制御する制御信号を出力する。
【0020】前記接続回路の詳細を図2に示す。同図に
おいて、Sc(1),Sc(2),Sc(3),Sc(4)は前記各信号線L(1)
〜L(4)と電源線Vccとを接続するスイッチ、Ss(1),Ss
(2),Ss(3),Ss(4) は各信号線L(1)…,L(n) と接地線Vss
とを接続するスイッチ、S(1,2),S(1,3),S(1,4),S(2,3),
S(2,4),S(3,4) は、前記4本の信号線L(1)〜L(4)を相互
に接続するスイッチである。
【0021】また、C1,C2,C3,C4 は各々スイッチSc(1)
〜Sc(4) を制御する制御信号、S1,S2,S3,S4 は各々スイ
ッチSs(1) 〜Ss(4) を制御する制御信号である。P12,N1
2 はスイッチS(1,2)を制御する制御信号、以下同様に、
P13,N13 はスイッチS(1,3)の制御信号、P14,N14 はスイ
ッチS(1,4)の制御信号、P23,N23 はスイッチS(2,3)の制
御信号、P24,N24 はスイッチS(2,4)の制御信号、P34,N3
4 はスイッチS(3,4)の制御信号である。更に、Co(1),Co
(2),Co(3),Co(4) は前記各信号線 L(1)〜L(4)によって
駆動される容量である。これ等のスイッチ及び容量を識
別しているカッコ内の変数は、各信号線L(1)〜L(4)を識
別するカッコ内の数字に対応している。前記スイッチSc
(1) 〜Sc(4) 、Ss(1) 〜Ss(4) により電源接続手段1a
を構成している。
【0022】前記制御回路2の内部構成を図3に示す。
この制御回路2は、前記各制御信号C1〜C4、S1〜S4、P1
2,N12 〜P34,N34 が図4に示すように変化するように、
この各制御信号を生成する。具体的には、2個のフリッ
プフロップ回路2a、2bと、3個のインバータ回路2
c〜2eと、8個のNAND回路N1〜N8と、8個の
インバータ回路I1〜I8とで構成される。前記フリッ
プフロップ回路2aは、図5に示すようにクロック信号
CLK を2倍に分周した信号CLKAを生成し、他のフリップ
フロップ回路2bは、同図に示すように前記信号CLKAを
更に2倍に分周して、クロック信号CLK を4倍に分周し
た信号CLKBを生成する。インバータ2cはクロック信号
CLK を反転した信号/CLKを生成し、インバータ2dは2
分周信号CLKAを反転した信号/CLKA を生成し、インバー
タ2eは4分周信号CLKBを反転した信号/CLKB を生成す
る。また、各NAND回路N1〜N8は、前記各信号の
うち所定の2個又は3個の信号を入力として、各々制御
信号P23,P14,P13,P24,P12,P34,C1,C2,C3,C4 を生成す
る。8個のインバータI1〜I8は、対応するNAND
回路N1〜N8の出力を反転して、各々、制御信号N23,
N14,N13,N24,N12,N34,S4,S3,S2,S1 を生成する。
【0023】次に、前記制御回路2が各スイッチSc(1)
〜Sc(4) 、Ss(1) 〜Ss(4) 、S(1,2)…S(3,4)を制御する
動作を図6を用いて説明する。
【0024】信号線の本数は一般的にはnで示される
が、図6では説明を簡単にするために、図1信号線の
本数と同様にn=4として、クロックCLKと、各信号
線L(1)〜L(4)の電位変化を示したものである。尚、クロ
ックCLKはチップ外部から印可しても、チップ内部で
発生してもよい。また、容量Co(1) 〜Co(4) の容量値は
等しく、スイッチによるロスはないものと仮定する。
【0025】ある瞬間において、信号線L(1)はスイッチ
Sc(1) によって電源線Vccと接続されており、信号線L
(4)はスイッチSs(4) によって接地線Vssと接続されて
いる。信号線L(2)と信号線L(3)はスイッチS(2,3)によっ
て互いに接続されており、その電位は1/2Vccとなってい
る。この状態をステージ1とする。
【0026】クロックCLKが遷移してクロックCLK
のレベルが変わり、ステージ2になると、スイッチSc
(1),Ss(4),S(2,3)がオフし、信号線L(1)と電源線Vcc、
信号線L(4)と接地線Vss、信号線L(2)と信号線L(3)とが
切り離され、続いてスイッチS(1,2),S(3,4) がオンし、
信号線L(1)と信号線L(2)、信号線L(3)と信号線L(4)とが
接続される。信号線によって駆動される容量C(1)〜C(4)
は等しく、容量C(1)は電源線Vccの電位に充電されてお
り、容量C(2)は1/2 ・Vcc に充電されているので、信号
線L(1)と信号線L(2)とが接続されると、容量C(1)と容量
C(2)との間で電荷の再配分が起こり、信号線L(1)と信号
線L(2)の電位は3/4 ・Vcc になる。つまり、信号線L(1)
の電位を下げるために捨ててしまう電荷を、信号線L(2)
の電位を上げるために利用したことになる。同様に、容
量C(4)は接地線Vssの電位0Vに充電されており、容量C
(3)は1/2 ・Vcc に充電されているので、信号線L(3)と
信号線L(4)とが接続されると、信号線L(3)と信号線L(4)
の電位は1/4 ・Vcc になる。ステージ2においては、各
信号線の電位が変化しても、電源線Vcc、接地線Vssを
通じての電荷の出し入れはない。
【0027】次に、クロックCLKが遷移してそのレベ
ルが変わり、ステージ3になると、スイッチS(1,2),S
(3,4) がオフし、信号線L(1)と信号線L(2)、信号線L(3)
と信号線L(4)とが切り離される。続いて、スイッチSc
(2),Ss(3),S(1,4)がオンし、信号線L(2)と電源線Vcc、
信号線L(3)と接地線Vss、信号線L(1)と信号線L(4)とが
接続される。その結果、信号線L(2)の電位は電源線Vcc
の電位に、信号線L(3)の電位は0Vになり、容量C(1)は3/
4 ・Vcc に、容量C(4)は1/4 ・Vcc に充電されていたの
で、信号線L(1)と信号線L(4)の電位は1/2 ・Vcc にな
る。ステージ3において、各信号線の電位を変化させる
ために、電源線Vcc、接地線Vssを通じて出し入れされ
た電荷量は、電源線Vccから容量C(2)に供給された1/4
・Vcc ×C と、容量C(3)から接地線Vssに放出された1/
4 ・Vcc ×C である。但し、前記C は信号線によって駆
動される容量の値である。
【0028】後のステージでも、同様に、前ステージで
接続されていたスイッチを切り離した後、ステージ4で
はスイッチS(2,4),S(1,3) が、ステージ5ではスイッチ
Sc(4),Ss(1),S(2,3)が、ステージ6ではスイッチS(3,
4),S(1,2) が、ステージ7ではスイッチSc(3),Ss(2),S
(1,4)が、ステージ8ではスイッチS(1,3),S(2,4) が、
ステージ9ではスイッチSc(1),Ss(4),S(2,3)が各々接続
されて、ステージ1の状態に戻る。
【0029】以上のスイッチ制御により、信号線L(1)〜
L(4)は、クロックCLKの1/2周期毎に1/4 ・Vcc ス
テップで変化し、クロックCLKの4周期を1周期とす
る,位相が1/4周期ずつ異なる振幅Vcc の4つの信号
を発生する。これ等の4つの信号は、図6から判るよう
に、クロックCLKの4周期の間で、電源線Vccの電位
と接地線Vssの電位とのうち、クロックCLKの所定の
1/2周期においては電源線Vccの電位(第1の電源電
位)に切り換えて接続されると共に、その2周期後の1
/2周期においては接地線Vssの電位(第2の電源電
位)に切り換えて接続され、従って、これ等各信号の振
幅は前記電源線Vccの電位と接地線Vssの電位との差の
絶対値となる。また、奇数ステージにおいては1/4 ・Vc
c ×C の電荷を消費するので、クロックCLKの4周期
の間に図1の信号伝送回路で消費された総電荷量は、Vc
c ×C となる。クロックCLKの4周期の間に容量C(1)
〜C(4)は、各々Vcc ×C の電荷量を消費するので、信号
伝送回路全体としては1/4の電荷消費量で容量C(1)〜
C(4)を駆動していることになる。
【0030】次に、一般的に、信号線の本数をnとし
て、制御手段が各スイッチSc(1) …Sc(n) 、Ss(1) …Ss
(n) 、S(1,2)…S(n-1,n)を接続する順番を示す。
【0031】電位が上昇過程にあるか下降過程にあるか
を考慮した信号線の電位を「信号線の状態」と称する。
図6に示すように、ステージ1における信号線L(1),L
(2),L(3),L(4) の状態は、ステージ3において各々順
に、信号線L(2),L(4),L(1),L(3)に再現される。また、
ステージ2における信号線L(1),L(2),L(3),L(4) の状態
も、ステージ4において各々順に、信号線L(2),L(4),L
(1),L(3) に再現される。この関係を信号線識別変数に
着目して考える。
【0032】ステージ1、2における信号線識別変数1,
2,3,4 は、ステージ3、4において各々2,4,1,3 に変換
されている。この関係を変換fと表すと、f(1)=2,f(2)=
4,f(3)=1,f(4)=3 、つまりf(1,2,3,4)=(2 、 4 、 1 、 3)
となる。
【0033】更にステージを進めて考える。図6に示す
ように、信号線L(1),L(2),L(3),L(4) は、位相が信号線
L(1),L(2),L(4),L(3) の順に2ステージ(1/4周期)
ずつ遅れているだけであるので、あるステージにおける
信号線 L(1)の状態は、2ステージ後には信号線L(1)か
ら位相が2ステージ(1/4周期)遅れた信号線L(2)に
必ず再現される。同様に、あるステージにおける信号線
L(2),L(3),L(4)の状態は、2ステージ後に各々信号
線L(4),L(1),L(3)に再現されており、信号線識別変数に
着目すると、あるステージにおける信号線識別変数 1,
2,3,4 は、2ステージ後には各々2,4,1,3 に変換されて
いる。従って、あるステージにおける信号線と、2ステ
ージ後にその状態になる信号線との関係も変換fで表す
ことができ、変換fによって2ステージ毎、即ちクロッ
クCLKの1周期毎の各信号線の状態を求めることがで
きる。
【0034】例えば、ステージ1における信号線L(1),L
(2),L(3),L(4) の状態は、ステージ5において各々順
に、信号線L(4),L(3),L(2),L(1) に再現され、ステージ
2における信号線L(1),L(2),L(3),L(4) の状態も、ステ
ージ6において各々順に、信号線L(4),L(3),L(2),L(1)
に再現されている。ステージ1、2における信号線識別
変数1,2,3,4 は、ステージ5、6において順に4,3,2,1
に変換されている。上述のように、f(1)=2,f(2)=4,f(3)
=1,f(4)=3 であり、ステージ1、2におけるある状態の
信号線と、ステージ3、4でその状態になる信号線との
関係は、f(1,2,3,4)=(2,4,1,3)であるから、ステージ
1、2におけるある状態の信号線と、ステージ5、6で
その状態になる信号線との関係は、f(f(1,2,3,4))=f(2,
4,1,3)=(4,3,2,1)となり、変換fでクロックCLKの1
周期毎の各信号線の状態が求められる。
【0035】ある時刻に接続されているスイッチと、ク
ロックCLKの1周期後に接続されるスイッチとの関係
も、信号線識別変数を用いれば変換fで示すことができ
る。即ち、ステージ1で閉じられていたスイッチSc(1),
Ss(4),S(2,3)と、ステージ2で閉じられていたスイッチ
S(1,2),S(3,4) の代りに、f(1,2,3,4)=(2,4,1,3)である
ので、クロックCLKの1周期後のステージ3、4では
各々スイッチSc(2),Ss(3),S(1,4)と、スイッチS(2,4),S
(1,3) とが閉じられる。同様にf(f(1,2,3,4))=f(2,4,1,
3)=(4,3,2,1)であるので、クロックCLKの2周期後の
ステージ5、6では各々スイッチSc(4),Ss(1),S(2,3)
と、スイッチS(4,3),S(1,2) とが閉じられ、f(f(f(1,2,
3,4)))=f(f(2,4,1,3))=f(4,3,2,1)=(3,1,4,2) であるの
で、クロックCLKの3周期後のステージ7、8では、
各々スイッチSc(3),Ss(2),S(1,4)と、スイッチS(1,3),S
(2,4) とが閉じられ、f(f(f(f(1,2,3,4))))=f(f(f(2,4,
1,3)))=f(f(4,3,2,1))=f(3,1,4,2)=(1,2,3,4) であるの
で、クロックCLKの4周期後のステージ9、10では
各々スイッチ Sc(1),Ss(4),S(2,3)と、スイッチS(1,
2),S(3,4) とが閉じられ、最初の状態に戻る。
【0036】表1は、ある時刻から2ステージの間に接
続されている信号線の信号線識別変数と、クロックCL
Kの1周期後の2ステージで接続される信号線の信号線
識別変数の関係、すなわち変換fによる信号線識別変数
の関係を、信号線の本数Nが2から10までの場合につ
いて示している。左端の列Xは、元の信号線識別変数で
あり、一番上の行は信号線の本数である。
【0037】
【表1】 信号線の本数n=4の場合には、上述のように負荷容量
において消費する電荷の1/4の消費電荷量で負荷容量
を駆動できる。信号線の本数nが4でない場合も同様に
考えると、負荷容量で消費する電荷の1/nの消費電荷
量で負荷容量を駆動でき、分割数nの数を増やすほど消
費電荷量の効率が高くなる。
【0038】前記図2の接続回路1において、電源線V
ccと各信号線とを接続するスイッチ(第1の電源接続手
段)Sc(1) 〜Sc(4) はPMOSトランジスタにより構成
され、接地線Vssと各信号線とを接続するスイッチ(第
2の電源接続手段)Ss(1) 〜Ss(4) はNMOSトランジ
スタにより構成され、信号線同志を接続するスイッチS
(1,2)〜Ss(3,4) はCMOSトランジスタにより構成さ
れる。
【0039】即ち、一般に、NMOSトランジスタは、
ゲート・ソース間の電位差が所定の一定以上(ゲートの
方が電位が高い)になると電流が流れ出す(この電位差
をNMOSトランジスタサブスレッシュホールド電圧Vt
n と言う)。また、PMOSトランジスタの場合には、
ゲート・ソース間の電位差が所定の一定以下(ゲートの
方が電位が低い)になると電流が流れ出す(この電位差
をPMOSトランジスタサブスレッシュホールド電圧Vt
p と言う)更に、ゲート・ソース間電圧がVtnより高く
なるほど、NMOSトランジスタのオン抵抗は低くな
り、ゲート・ソース間電圧がVtp より低くなるほどPM
OSトランジスタのオン抵抗は低くなる。
【0040】前述のようにスイッチSc(1) 〜Sc(4) は、
電源線Vccと各信号線とを接続してこの各信号線をハイ
レベルに充電するためのスイッチである点から、このス
イッチSc(1) 〜Sc(4) をNMOSトランジスタで構成す
るためには、NMOSトランジスタのゲート電位を、電
源線Vccの電位よりVtn 以上高くしなければならない。
また、NMOSトランジスタのオン抵抗を低減するため
に、更にゲート電位を高くしてゲート・ソース間電位を
大きく取らなければならない。このように、NMOSト
ランジスタでは、効率の良いスイッチSc(1) 〜Sc(4) を
実現できない。そこで、PMOSトランジスタをスイッ
チSc(1) 〜Sc(4) として用い、そのソースを電源線Vcc
に、そのドレインを信号線と接続して、そのスイッチを
閉じるためにゲートにロウレベルの電圧を印可すれば、
ゲート・ソース間電位を大きく取ることができるので、
効率良く信号線をハイに充電できる。
【0041】また、スイッチSs(1) 〜Ss(4) は、接地線
Vssと各信号線とを接続して、この各信号線をロウレベ
ルに充電するためのスイッチである点から、NMOSト
ランジスタをスイッチSs(1) 〜Ss(4) として用い、その
ソースを接地線Vssに、そのドレインを信号線に接続し
て、このスイッチを閉じるためにゲートにハイレベルの
電圧を印可すれば、ゲート・ソース間電位を大きく取る
ことができるので、効率良く信号線をロウに充電でき
る。
【0042】更に、スイッチS(1,2)〜Ss(3,4) が接続す
る信号線の電位は、電源線Vccと接地線Vssとが有する
電位の範囲で任意の値を取り得るので、このスイッチS
(1,2)〜Ss(3,4) としてCMOSトランジスタを用いれ
ば、信号線間で効率良く電荷の再配分を行うことができ
る。
【0043】以上の説明では、駆動される負荷容量C(1)
〜C(4)の容量値は等しいと仮定したが、駆動される負荷
容量C(1)〜C(4)の容量値が等しくない場合を図7に基づ
いて説明する。
【0044】図7は、信号線の本数nがn=4であり、
且つ容量の比がC(1):C(2):C(3):C(4)=1:2:3:4 の場合の
信号線の電位変化を示している。負荷容量がクロックC
LKの4周期の間に、電源線Vcc、接地線Vssを通じて
直接消費する電荷量は、電源電位をVcc とすれば、容量
C(1)〜C(4)に対して各々、C(1)2 ・Vcc/(C(1)+C(2)+C
(3)+C(4)) 、C(2)2 ・Vcc/(C(1)+C(2)+C(3)+C(4)) 、C
(3)2 ・Vcc/(C(1)+C(2)+C(3)+C(4)) 、C(4)2 ・Vcc/(C
(1)+C(2)+C(3)+C(4)) となる。容量C(1)〜C(4)がクロッ
クCLKの4周期の間に消費する電荷量は各々、C(1)・
Vcc 、C(2)・Vcc 、C(3)・Vcc 、C(4)・Vcc であるの
で、容量C(1)〜C(4)が消費した電荷量に対して、電源か
ら投入した電荷量は、 (C(1)2 + C(2)2 + C(3)2 + C(4)
2 )/ (C(1)+C(2)+C(3)+C(4))2 となる。容量C(1)〜C(4)
が等しい場合で確認すると、 (C(1)2 +C(1)2 + C(1)2 +
C(1)2 )/(C(1)+C(1)+C(1)+C(1))2 =4・C(1)2 /(16・C
(1)2 )=1/4 となる。
【0045】尚、以上の説明では、信号線の本数nを偶
数本(4本)としたが、本発明は奇数本の場合適用
れる。即ち、例えば信号線の本数nが3本の場合には、
図示しないが、第1の信号線と第2の信号線とで電荷再
配分を行う時に、第3の信号線を一方の電荷蓄積手段
(例えば電源線Vcc)に接続し、その後、次に第2の信
号線と第3の信号線とで電荷再配分を行う時、第1の信
号線を他方の電荷蓄積手段(例えば接地線Vss)に接続
すればよい。従って、電荷再配分を行う信号線対を構成
できない1本の信号線を電荷再配分の動作毎に交互に電
源線Vccと接地線Vssとに接続すればよい。
【0046】また、以上の説明では、電源線Vccと接地
線Vssとを設け、2本の信号線間の電荷再配分時には、
同時に1本の信号線を電源線Vccに接続すると共に他の
1本の信号線を接地線Vssに接続したが、電荷再配分が
所定の複数回行われるまでは何れの信号線も電源線Vcc
及び接地線Vssに接続しない構成であってもよい。この
場合には、各電荷再配分時での電荷のリークに起因して
各信号線の電位は期待する電位とは次第に異なる電位に
なるが、影響が出る状況になった時点(所定の複数回の
電荷再配分の終了時)で、電位の最も高い信号線を電源
線Vccに接続すると共に最も電位の低い信号線を接地線
Vssに接続すればよい。
【0047】図8は前記図1の信号伝送回路の変形例
示す。本変形例では、第1及び第2の各電位蓄積手段
5、9を、電源線Vcc及び接地線Vssに代えて、各々、
電位蓄積コンデンサー6、10と、スイッチ7、11を
備えたプリチャージ手段8、12とにより構成したもの
である。
【0048】即ち、前記図1のように電源線Vcc、接地
線Vssをそのまま用いた場合、例えば負荷容量が等しい
信号線4本で構成した信号伝送回路においては、電源線
Vccと接続される信号線の電位は3/4 ・Vcc であるた
め、電源線Vccに局所的な電圧降下、即ちノイズが発生
する欠点を招く。そこで、信号線の負荷容量に対して十
分大きな容量を持つ電位蓄積コンデンサー6を用い、こ
の電位Vcc を蓄積した電位蓄積コンデンサー6と、電位
が3/4 ・Vcc の信号線とを接続しても、電位蓄積コンデ
ンサー6の電位はほとんど変化することなく、信号線の
電位は電位蓄積コンデンサー6の電位と等しくなる。
【0049】従って、本変形例では、電位蓄積コンデン
サー6、10をプリチャージする際には、電源電位(Vc
c,Vss) と電位蓄積コンデンサー6、10の電位差がほ
とんど無いので、電源線Vcc及び接地線Vssにおけるノ
イズもほとんど発生しない効果を奏する。
【0050】電位蓄積コンデンサー6、10のプリチャ
ージは、スイッチScとスイッチSsとが、図6を用いて説
明したように、1つ置きのステージでしか接続されない
ので、これ等のスイッチSC,Ss が接続されていない期間
に行われる。
【0051】9は電源電圧発生回路を示す。同図で
は、前記図1の信号伝送回路にチャージポンプ回路を複
数接続してなる電源電圧発生回路を示す。図9におい
て、電源電圧発生回路は、4つのチャージポンプ回路
(動作回路)20〜23と、図1に示した信号伝送回路
とにより構成されている。この信号伝送回路は、前記チ
ャージポンプ回路20〜23を駆動する各々の駆動信号
を、対応する各々の信号線L(1)〜L(4)にのせて各チャー
ジポンプ回路20〜23に伝送する。尚、信号伝送回路
において制御回路は図示を省略した。前記信号伝送回路
については、図1で既に説明したので、その構成要素の
説明は省略する。
【0052】次に、複数のチャージポンプ回路20〜2
3を用いて昇圧電位を発生する場合について説明する。
【0053】チャージポンプ回路20〜23は同一構成
であり、以下、最上位に位置するチャージポンプ回路2
0について説明すると、ポンプコンデンサー50(Cp
(1)) と、プリチャージ手段51と、整流手段52とか
ら構成されている。前記ポンプコンデンサー50(Cp
(1)) の片方の電極がノードB(1) においてプリチャー
ジ手段51及び整流手段52に接続されている。プリチ
ャージ手段51はノードBの電位が電源電圧よりも降下
した場合に、ノードBを電源電圧までプリチャージする
機能を持つ。前記整流手段52はノードBの電位がチャ
ージポンプ回路20の出力ノードVoの電位より高くな
った場合にのみ、ノードBからチャージポンプ回路20
の出力ノードへ電荷を供給し、ノードBの電位がチャー
ジポンプ回路20の出力ノードの電位より低くなった場
合には、チャージポンプ回路20の出力ノードからノー
ドBへの電荷の逆流を防ぐ機能を持つ。前記ポンプコン
デンサー50(Cp(1)) の他方の電極は、ノードA(1) で
信号伝送回路の対応する信号線と接続されている。
【0054】続いて、図10を用いてチャージポンプ回
路の動作を説明する。尚、プリチャージ手段及び整流手
段によるロスはないと仮定し、また出力ノードは電位
(Vcc+ Vp )にクランプされていると考えて説明す
る。
【0055】ノードAに振幅Vcc の矩形パルスが入力さ
れてチャージポンプ回路を駆動すると、ノードBの電位
はノードAの電位に同期して変動する。ノードBの電位
の下限は電源電圧Vcc 、電位の上限は電位(Vcc+Vp)で
あるので、同図(b)のタイムチャートに付記したよう
に、ノードA,B間の電位差は、ノードAが0Vの場合は
電源電圧Vcc 、ノードAが電源電圧Vccの場合はVpとな
り、ポンプコンデンサー50(Cp)のノードA側の極板に
現れる電荷は、ノードAが0Vの場合には-Cp ・Vcc 、ノ
ードAがVcc の場合には-Cp ・Vpであり、ポンプコンデ
ンサー50(Cp)のノードB側の極板に現れる電荷は、ノ
ードAが0Vの場合にはCp・Vcc 、ノードAが電源電圧V
ccの場合にはCp・Vpとなる。
【0056】従って、ノードAが0Vから電源電圧Vccに
変化する際に、ポンプコンデンサー50(Cp)のノードA
側の極板にCp・(Vcc-Vp)の電荷を充電し、ポンプコンデ
ンサー50(Cp)のノードB側からCp・(Vcc-Vp)の電荷
が、整流手段52を通じて出力電流として放電される。
一方、ノードAが電源電圧Vccから0Vに変化する際に
は、ポンプコンデンサー50(Cp)のノードA側の極板か
らCp・(Vcc-Vp)の電荷を放電し、ポンプコンデンサー
(Cp)のノードB側では、Cp・(Vcc-Vp)の電荷がプリチ
ャージ手段51によって電源から充電される。振幅Vcc
のパルスでチャージポンプ回路を駆動する場合、ノード
Aからチャージポンプ回路を見れば、1周期毎にCp・(V
cc-Vp)の電荷を消費するので、チャージポンプ回路は容
量Cp・(Vcc-Vp)/Vcc のコンデンサーと等価になる。
【0057】このように、図9の4つのチャージポンプ
回路20〜23は、ポンプコンデンサー50(Cp(1)〜Cp
(4))に対応して、各々Cp(1) ・(Vcc-Vp)/Vcc,Cp(2) ・
(Vcc-Vp)/Vcc,Cp(3) ・(Vcc-Vp)/Vcc,Cp(4) ・(Vcc-V
p)/Vccの容量を持つコンデンサーと等価と考えられる。
【0058】従って、本昇圧電源発生回路では、図9に
おいてポンプコンデンサーCp(1) 〜Cp(4) の容量値が相
互に等しいとすると、4つのチャージポンプ回路20〜
23が各々独立に駆動する場合の1/4の電荷量でチャ
ージポンプ回路を駆動することができる。
【0059】よって、本昇圧電源発生回路では、駆動周
期1周期の間に消費する電荷量は、プリチャージ回路を
通じて消費した4 ・Cp(Vcc-Vp)と、チャージポンプ回路
を駆動するために消費したCp(Vcc-Vp)との合計値であ
り、出力される電荷量は4 ・Cp(Vcc-Vp)であるので、効
率は、4 ・Cp(Vcc-Vp)/(4Cp(Vcc-Vp)+(Vcc-Vp))=0.8、
即ち80%となる。
【0060】次に、本昇圧電源発生回路を用いた場合の
消費電流の低減効果を説明する。
【0061】現在、電源電圧3.3VのDRAMにおいて
は、昇圧電源はワード線の駆動等一部の回路にのみ使わ
れるが、電源電圧の低電圧化を図ると、MOSトランジ
スタの駆動能力低下を補うために昇圧電源を使う回路が
増加し、全ての回路が昇圧電源を使うことも予想され
る。全消費電流に対する、昇圧電源発生回路以外の昇圧
電源系消費電流の割合を昇圧電源利用率と定義し、昇圧
電源利用率が10%の場合と100%の場合について、
昇圧電源発生効率が50%の場合と80%の場合とで消
費電流を比較したものを図11に示す。
【0062】昇圧電源利用率が10%の場合、例えば電
源系(Vcc系)消費電流が45mA、昇圧電源系消費
電流が5mAの場合を考える。昇圧電源発生効率が50
%の場合は、電流5mAを供給するために昇圧電源発生
回路で10mAの電流を消費し、5mAの電流を無駄に
捨てているので、全消費電流は55mAとなる。一方、
昇圧電源発生効率が80%の場合は、電流5mAを供給
するために昇圧電源発生回路で6.25mAを消費すれ
ばよく、無駄に捨てる電流は1.25mAなので、全消
費電流は51.25mAとなる。従って、昇圧電源発生
効率を50%から80%に上げると、約7%の低消費電
流化になる。
【0063】これに対し、電源電圧の低電圧化が進んで
昇圧電源利用率が100%になった場合、例えば電源系
(Vcc系)消費電流が0mA、昇圧電源系消費電流が
50mAの場合を考えると、昇圧電源発生効率50%で
は、電流50mAを供給するために50mAの電流を捨
てるので、全消費電流は100mAとなる。昇圧電源発
生効率80%では、電流50mAを供給するために1
2.5mAの電流を捨てるので、全消費電流は62.5
mAとなる。従って、昇圧電源発生効率を50%から8
0%に上げると、約37%の低消費電流化になる。
【0064】尚、図9の電源電圧発生回路では、昇圧電
源を発生する場合について述べたが、チャージポンプ回
路が降圧電源を発生する構成の場合であっても、信号伝
送回路の構成を変更することなく、降圧電源発生回路を
実現できる。また、チャージポンプ回路においては、ポ
ンプコンデンサーの占める面積が最も大きいので、本
源電圧発生回路の構成のようにチャージポンプ回路を分
割した場合でも、制御部の増加による面積増加は小さ
い。
【0065】また、フラッシュメモリでは、書き込み動
作時に12V程度の高電圧電源から大量の電流が消費さ
れるために、このフラッシュメモリを単一電源で動作さ
せるには、電流供給能力が大きい内部昇圧回路が必要と
なる。この場合、この内部昇圧回路を前記図9に示した
昇圧電源発生回路により構成すれば、既述の通り、昇圧
された電圧を高効率で供給できるのに加えて、安定した
電圧供給が可能となる。即ち、図9に示した昇圧電源発
生回路では、4個のチャージポンプ回路20〜23は同
図の信号伝送回路によって位相が相互に1/4周期づつ
ずれて駆動されるので、この昇圧電源発生回路は、チャ
ージポンプ回路が駆動される1周期の期間に4回、昇圧
電圧を発生する。従って、従来のように、供給能力の大
きい1個の内部昇圧回路を用いて、チャージポンプ回路
が駆動される1周期の期間に1回だけ昇圧電圧を発生す
る場合に比べて、この本発明の昇圧電源発生回路では、
昇圧電圧のピークが4箇所に分散されるので、昇圧電圧
を平滑に供給できる効果を奏する。
【0066】12は他の電源電圧発生回路の構成を示
すものである。
【0067】同図において、電源端子(出力ノード)V
ppの電位は、この電源端子Vppに共通して接続され
た4個の電源Vpp発生用チャージポンプ回路(動作回
路)30〜33で発生され、他の電源端子(他の出力ノ
ード)Vbbの電位は、この電源端子Vbbに共通して
接続された4個の電源Vbb発生用チャージポンプ回路
(動作回路)34〜37で発生される。
【0068】電源端子Vppから供給しなければならな
い電流に対して、他の電源端子Vbbから供給しなけれ
ばならない電流が少ない場合には、電源Vbb発生用チ
ャージポンプ回路34〜37のポンプコンデンサーCb
の容量値は、電源Vpp発生用チャージポンプ回路30
〜33のポンプコンデンサーCpより小さく設定され
る。
【0069】図12の電源電圧発生回路の動作について
は上述の図9の電源電圧発生回路の動作で説明した通り
であるので、その説明を省略するが、前記図7を用いて
説明したように信号線で駆動する負荷容量の値が異なっ
ていても、消費電流は削減される。電源端子Vppと他
の電源端子Vbbからの各供給能力が相互に異なる電源
電圧発生回路であっても、図12の構成のように各電源
端子Vpp、Vbb毎に共通の複数のチャージポンプ回
路を接続する構成とすると、全体としての消費電流の削
減が実現できる。
【0070】13は、前記図1の信号伝送回路をクロ
ック発生回路100として利用した大規模半導体集積回
路LSIの構成図を示す。前記図1の信号伝送回路は、
図14に示すように、負荷容量が等しい4本の信号線で
構成した場合には、4本の信号線の出力CLK1〜CL
K4の電位が破線で示すようにクロックCLKに同期し
て変化し、位相が1/4周期ずつずれた,クロックCL
Kの4倍の周期の信号(同図に実線で示す)を発生す
る。このように図1に示す信号伝送回路は分周機能も持
っている。図13のクロック発生回路100は、4つの
クロック信号CLK1〜CLK4を発生すると共に、こ
の各クロック信号CLK1〜CLK4を4本の信号線に
のせて伝送する伝送回路としての機能を兼用する。
【0071】また、図13の半導体集積回路LSIは、
コントローラコア101と、バス切換回路102と、4
個のRAMマクロ103〜106とから成る。前記コン
トローラコア101は、200MHz程度の高速動作が
可能であり、外部から入力されるクロック信号CLKに
同期して動作する。また各RAMマクロ103〜106
は、動作速度が速くなく、例えば50MHz程度の動作
速度である。バス切換回路102は、前記クロック発生
回路100からの出力信号CLK1〜CLK4に基い
て、その各信号CLK1〜CLK4に対応するRAMマ
クロ103〜106を並列に制御して、各RAMマクロ
103〜106が並列動作する。前記コントローラコア
101、バス切換回路102及びRAMマクロ103〜
106により、動作回路を構成する。
【0072】従って、クロック信号CLKの1周期毎に
何れかのRAMマクロからデータが読み出されるので、
見掛け上、RAMマクロの動作速度を4倍に上げること
が可能である。
【0073】図13の半導体集積回路LSIでは、各R
AMマクロ103〜106を制御するクロック信号CL
K1〜CLK4の位相が相互にクロック信号CLKの1
/4周期づつずれているので、コントローラコア101
とRAMマクロ103〜106へのバスをバス切換回路
102を用いてクロック信号CLKの1周期毎に切換え
れば、コントローラコア101とRAMマクロ103〜
106との間でクロック信号CLKの1周期毎にデータ
転送が可能となる。仮に、RAMマクロ103〜106
の位相が同一であると、データを一旦バッファ等に貯め
た後、パラレル・シリアル変換によってデータ転送速度
を変更する必要が生じるが、図13の半導体集積回路L
SIではこのような欠点がない。
【0074】また、クロック信号CLKの信号線は一般
にチップ内を長距離に走り、様々な機能ブロックに入力
されるので、クロック信号線の負荷容量は大きく、電荷
消費量は多いが、図13の半導体集積回路LSIでは、
クロック信号CLK1〜CLK4の信号線の相互で電荷
再配分して電荷を利用しているので、電荷消費量が節約
できて、低消費電力となる。
【0075】更に、一般に、内部電源回路を設計する際
にはピーク電流に対するマージンを設定する必要がある
ので、内部電源回路の電流供給能力は、その内部電源か
らの平均消費電流を供給する必要最小限の電流供給能力
よりも高く設定される。図13の半導体集積回路LSI
では、4個のRAMマクロ103〜106を、4つの位
相のずれたクロック信号CLK1〜CLK4により制御
するので、内部電源消費電流のピークが重ならず、結果
として内部電源回路の消費電流を削減できる効果も奏す
る。
【0076】尚、消費電流削減を目的とせず、高速化の
ために各RAMマクロ103〜106を各々並列動作さ
せる場合にも、図1の信号伝送回路により発生した複数
の信号を利用することができる。この場合、負荷容量と
しては、配線容量等の寄生容量のみであってもよく、ま
たコンデンサーを別途接続してもよい。また、LSI等
のICに内部回路として適用した場合のみでなく、マル
チチップモジュールのように複数のチップを一括して制
御する場合にも本発明は同様に適用可能である。
【0077】
【発明の効果】以上説明したように、請求項1記載の発
明の信号伝送方法によれば、信号線の本数が奇数本の場
合であっても、所定の1本の信号線を除く偶数本の信号
線の各々で電荷再配分を行ったので、電源を通じた充放
電なしに、電位上昇過程にある信号線の電位を上昇させ
ると同時に電位下降過程にある信号線の電位を下降させ
ることができて、信号線の奇数本数nの逆数(1/n)
の消費電流の低減化が可能である。
【図面の簡単な説明】
【図1】本発明の信号伝送方法に係る信号伝送回路の全
体概略構成を示す図である。
【図2】信号伝送回路における接続回路の内部構成を
示す図である。
【図3】信号伝送回路における制御回路の内部構成を
示す図である。
【図4】信号伝送回路における制御回路が発生する制
御信号の各波形を示す図である。
【図5】信号伝送回路における3種のクロック信号の
各波形を示す図である。
【図6】信号伝送回路において信号線の本数が4の場
合のタイムチャートを示す図である。
【図7】信号伝送回路において信号線の各容量値が異
なり且つその信号線本数が4の場合のタイムチャートを
示す図である。
【図8】他の信号伝送回路の要部構成を示す図である。
【図9】源電圧発生回路の要部構成を示す図である。
【図10】チャージポンプ回路とその蓄積電荷量の変化
を示す図である。
【図11】昇圧電源利用率及び昇圧電源発生効率に関す
る本発明と従来例との消費電流の比較を示す図である。
【図12】源電圧発生回路の要部構成を示す図であ
る。
【図13】導体集積回路の全体構成を示す図である。
【図14】半導体集積回路におけるクロック発生回路
の出力波形を示す図である。
【図15】従来例のチャージポンプ回路を示す図であ
る。
【図16】本発明の概念を示す図である。
【符号の説明】
1 接続回路(接続手段) 1a 電源接続手段 2 制御回路(制御手段) L(1)〜L(4) 信号線 Sc(1) 〜Sc(4) スイッチ(第1の電源接続手段) Ss(1) …Ss(n) スイッチ(第2の電源接続手段) S(1,2)…S(n-1,n) スイッチ(接続手段) Vcc 電源線(第1の電荷蓄積手段) Vss 接地線(第2の電荷蓄積手段) 5 第1の電位蓄積手段 6、10 電位蓄積コンデンサー 7、11 スイッチ 8、12 プリチャージ手段 9 第2の電位蓄積手段 20〜23、 30〜37 チャージポンプ回路(動作回路) 50 ポンプコンデンサー 51 プリチャージ手段 52 整流手段 Vo 出力ノード Vpp 電源端子(出力ノード) Vbb 電源端子(他の出力ノード) 100 クロック発生回路(信号伝送回
路) 101 コントローラコア(動作回路) 102 バス切換回路 103〜106 RAMマクロ

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数の信号を各々対応する信号線にのせ
    て伝送する信号伝送方法であって、 前記信号線の本数は奇数本であり、 前記奇数本の信号線は、電位上昇過程に向う複数本の信
    号線と、これとは本数が一本異なる複数本の電位下降過
    程に向う信号線とから構成され、 前記電位上昇過程に向う信号線の本数が電位下降過程に
    向う信号線の本数より1本多いとき、電位上昇過程に向
    う信号線のうち最も電位の高い信号線に、接地電位に対
    し有限の電位差を持つ第1の電源電位の電荷を供給し、
    これと同時に、前記電位上昇過程に向う残りの信号線
    に、これと同数の前記電位下降過程に向う信号線の電荷
    を再配分し、 前記電位上昇過程に向う信号線の本数が電位下降過程に
    向う信号線の本数より1本少いとき、電位下降過程に向
    う信号線のうち最も電位の低い信号線の電荷を前記接地
    電位である第2の電源電位に放出し、これと同時に、前
    記電位上昇過程に向う信号線に、これと同数の前記電位
    下降過程に向う残りの信号線の電荷を再配分することを
    特徴とする信号伝送方法。
JP11871395A 1994-06-03 1995-05-17 信号伝送方法 Expired - Fee Related JP2848796B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11871395A JP2848796B2 (ja) 1994-06-03 1995-05-17 信号伝送方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-122533 1994-06-03
JP12253394 1994-06-03
JP11871395A JP2848796B2 (ja) 1994-06-03 1995-05-17 信号伝送方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP16383398A Division JP2972723B2 (ja) 1994-06-03 1998-06-11 半導体集積回路

Publications (2)

Publication Number Publication Date
JPH0850788A JPH0850788A (ja) 1996-02-20
JP2848796B2 true JP2848796B2 (ja) 1999-01-20

Family

ID=26456604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11871395A Expired - Fee Related JP2848796B2 (ja) 1994-06-03 1995-05-17 信号伝送方法

Country Status (1)

Country Link
JP (1) JP2848796B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000123575A (ja) 1998-10-20 2000-04-28 Nec Corp 内部昇圧回路
JP2000339968A (ja) 1999-05-27 2000-12-08 Mitsubishi Electric Corp データ転送回路
US6147884A (en) * 1999-06-28 2000-11-14 Agilent Technologies, Inc. Method and apparatus for low-power charge transition in an I/O system of an integrated circuit
JP2006129627A (ja) * 2004-10-29 2006-05-18 Nippon Telegr & Teleph Corp <Ntt> スイッチトキャパシタ型電荷再利用電源回路
JP4628375B2 (ja) * 2007-01-18 2011-02-09 ルネサスエレクトロニクス株式会社 昇圧電位発生ユニット

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06203557A (ja) * 1993-01-07 1994-07-22 Hitachi Ltd 半導体記憶装置

Also Published As

Publication number Publication date
JPH0850788A (ja) 1996-02-20

Similar Documents

Publication Publication Date Title
KR100347144B1 (ko) 고전압 발생회로
US6359798B1 (en) Charge pump voltage converter
JP2755047B2 (ja) 昇圧電位発生回路
US6326834B1 (en) Pump circuit boosting a supply voltage
US6373327B1 (en) Voltage generating/transferring circuit
KR101504587B1 (ko) 음 전원전압 발생회로 및 이를 포함하는 반도체 집적회로
US5790393A (en) Voltage multiplier with adjustable output level
JPS63290159A (ja) 昇圧回路
US6707335B2 (en) Control method of charge-pump circuit
EP0594230B1 (en) High efficiency n-channel charge pump
JP2010119226A (ja) チャージポンプ回路
JP2001025237A (ja) 昇圧回路
KR0167692B1 (ko) 반도체 메모리장치의 차아지 펌프회로
KR100190179B1 (ko) 신호전송방법, 신호전송회로 및 이것을 이용한 반도체집적회로
JP2848796B2 (ja) 信号伝送方法
JP2880493B2 (ja) チャージポンプ回路および論理回路
US6285241B1 (en) Internal voltage boosting circuit
JP2972723B2 (ja) 半導体集積回路
KR100573780B1 (ko) 전하펌프
US20030025549A1 (en) Booster circuit capable of switching between a conventional mode and a low consumption current mode
US20020153939A1 (en) Boosting circuit with high voltage generated at high speed
Peng et al. A 16-phase 8-branch charge pump with advanced charge recycling strategy
US6631081B2 (en) Capacitive high voltage generator
JPH1198821A (ja) 電圧供給回路
JPH0974738A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071106

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081106

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091106

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091106

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101106

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111106

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees