JPH06510390A - プログラム可能なメモリのためのプログラミング電圧調整回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 プログラム可能なメモリのためのプログラミング電圧調整回路本発明は、一般に 、電気的に消去可能かどうかによって「ＥＥＰＲＯＭメモリ」またはｒＥＰＰＯ Ｍメモリ」として知られ、あるいは、ブロック単位で消去可能な場合には「フラ ッシュＥＰ　ＲＯＭ　Ｊとして知られている集積回路の形の電気的にプログラム 可能なメモリに関するものである。

これらのメモリをプログラムするために、通常、「プログラミング電圧ＪＶＰＩ Ｉとして知られている電圧が、集積回路内で使用できることが必要である。この プログラミング電圧は、集積回路の通常の電源電圧Ｖｃｃよりかなり高い。例え ば、Ｖｃｃは通常５Ｖであり、ＶＰＰは１５Ｖまたはそれ以上である。

あるメモリでは、ブ［ｊグラミング電圧ＶｐＰは外部電源によって与えられる。

しかしながら、これは、集積回路のために特別に追加電源端子を必要とする。追 加電源端子は、集積回路のコストを高くするので、それらを避けることが好まし い。ある用途では、いずれにせよ、端子の数は規定されており（例えば、６また は８個の端子を備えるＩＣカード）、もう１つの端子を加えることは論外である 。他の用途では、外部給電端子は存在さえしないことがある（例えば、動作電力 が電磁気手段によって供給されるコンタクトのないＩＣカード）。

このために、まさしく集積回路の内部において、プログラミング電圧ＶｐＩＩが 通常の電源電圧Ｖｃｃから生成される集積回路が捏案されている。このため、使 用される集積回路は、Ｖｃｃを受け、Ｖｃｃより高い電圧ＶＰＩＩを設定する、 従来からチャージポンプまたは昇圧器と呼ばれる回路である。

昇圧回路は標準的なものである。基本的な昇圧段は、単に、スイッチ、２つのコ ンデンサ及びスイッチを作動させるための２相クロツクを使用する。第１の段階 では、第１のコンデンサは５Ｖに充電され、次に、第２のコンデンサに放電され る。そして、このサイクルが再び始まる。すなわち、第１のコンデンサを５Ｖに 充電する第１の段階と、それを第２のコンデンサに放電する第２の段階（この時 は、第２のコンデンサは既に部分的に充電されている）が再度開始する。かくし て、第２のコンデンサの端子間電圧は、各クロックのたびに大きくなる。２相ク ロツクが数回になるうちに、第２のコンデンサ内でＶｃｃの２倍の電圧に達する 。２つの昇圧段を設ければ、電圧Ｖｃｃは、数回のクロックのうちに４倍される 。

コンデンサから得られる、昇圧回路からの出力電圧のレベルは、調整器によって 一定の値に保持される。この調整器は、ダイオードの形に接続されて、各々がそ のソースとそのドレインとの間にその閾値電圧に等しい電圧を設定する１列のト ランジスタによって構成されることがある。実施する技術によって、閾値電圧は 変化し、直列接続トランジスタの数によって調整器の出力での調整電圧を決定す ることができる。

例えば、約ＩＶの閾値電圧を有するトランジスタを使用すると、約１６Ｖの調整 電圧ｖｐｐを設定するためには、１６個のトランジスタが必要である。

現在の回路の大きな欠点は、チャージポンプそれ自体の電力消費及び調整器の電 力消費のため、かなり大きいレベルの電流を消費することである。一般的には、 この消費を小さくすることが望ましい。また場合によって、消費を最小限にする 方法を見つけることが絶対的に必要であることがある。例えば、「無接点」型Ｉ Ｃカード用の集積回路の場合である。

本発明の目的は、従来の回路より消費電力が小さく、さらに、特に動作の信頼性 と回路が占める空間に関して、良好な価格／品質比を有するプログラミング電圧 ＶＰＰを生成するための回路を提案することにある。

より一般的には、本発明の目的は、プログラム可能なメモリ用であるかどうかに 関係なく、調整電圧の生成用の新規な回路を提供することにある。

本発明によると、電圧ＶＰＰの生成回路は、チャージポンプと、電圧Ｖｐｌ）が 所定の閾値より高くなるとチャージポンプを停止させることができる調整回路と 、電圧ＶＰＰが閾値（好ましくは、前の閾値と同じである）より高くなると調整 回路の電流消費を停止させる手段と、電圧ＶＰＰが調整回路によって与えられた 値より下に小さく降下したことを検出することができ、この降下が予め決定され ている値ｄＶを越えるとチャージポンプを再作動させそして調整回路の電流消費 を再開することができる制御回路とを備える。

従来技術では、調整回路（または調整器）は、常時作動し、常時電流を消費する 。本発明では、調整器は、プログラミング電圧の正しい値に達したことを検出す るとすぐに作動を停止する。また、はとんど電流を消費しない制御回路が、得ら れた電圧の安定性を検査する。電圧が過度に降下すると、チャージポンプと調整 器は共に再作動される。

制御回路は、上記の調整器と類似した別の調整器に等価なものではない。その制 御回路の機能は、電圧が予め決定された電圧（例えば１５Ｖ）に一致しているこ とを確かめるのでなく、所与の時に（調整器によって）得られた電圧が所定の値 （ｄＶ）（例えば、０．５Ｖ）より大きく降下しないことを確かめることである ので、はとんど電流を消費しないように形成される。

調整器は、好ましくは、高い値（各々、約１メグオーム）の多数の抵抗器によっ て形成された抵抗分圧器から構成される。

これらの抵抗器は、各々、互いに分離された各Ｎ形つェルに形成されたＰチャネ ルトランジスタによって形成されており（Ｐ形基板の場合）、これらのトランジ スタのドレインとゲートは結合されている。各トランジスタのソースは、好まし くは、対応するウェルに接続されている。

調整器は、また、抵抗分圧器の中間点の電圧レベルを基準電圧と比較する電圧レ ベル検出器（または比較器）を備える。この電圧レベル検出器は、例えば、抵抗 器の１つに接続された入力と、基準電圧レベルを受ける別の入力とを有すること ができる。この検出器の出力は、チャージポンプを制御し、その作動を停止させ ることができ、また、好ましくは、抵抗分圧器への電流の供給用トランジスタを 制御して、この分割器内の電流の循環を中断させる。抵抗分圧器及び電流供給ト ランジスタによって構成される回路は、調整器の電圧ＶＰＰを与える端子とアー スとの間に接続される。

制御回路は、好ましくは、フローティングノードと電圧Ｖｐｐを与える調整器の 端子との間に接続されたコンデンサを有する。

フローティングノードは、値Ｖ　ｐｒｅｃｈにプリチャージされ、また、比較器 の入力に接続される。比較器の他方の入力は、Ｖ　ｐｒｅｃｈ　−ｄ　Ｖを等し い基準電圧を受ける。電位の差ｄＶは、（直接的または間接的に）電圧ＶＰＩＩ ＋に許容できる電圧降下の値を決定している。それは、例えば■の１０分の２． ３に等しい。

この比較器の出力は、チャージポンプの再作動化と分圧器の電流供給を制御する ために接続される。

本発明のその他の特徴及び利点は、添付図面を参照して行う下記の説明から明ら かになろう。

第１図は、従来技術の回路のブロック図であり、第２図は、本発明による回路の ブロック図であり、第３図は、本発明の実施例の詳細な図であり、第４図は、調 整器の詳細な図であり、 第５図は、第３図の回路の信号のタイミング図である。

本発明は、電気的にプログラム可能なメモリのプログラミング電圧の生成に関し て説明されるが、本発明は必ずしもこの用途に限定されるものではない。

第１図は、プログラミング電圧ｖｐｐが集積回路の内部で生成されなければなら ない場合のＥＰＲＯＭまたはＥＥＰＲＯＭ用プログラミング電圧ＶＰｐの生成回 路の従来技術による構成を図示したものである。

集積回路は、例えば、５Ｖに等しい電圧Ｖｃｃが給電される。

この電圧は、その動作モードのためにチャージポンプと呼ばれることが多い昇圧 回路ＰＭＰを作動させるために使用される。

このチャージポンプＰＭＰは、Ｖｃｃよりかなり高い、例えば、１５〜２０Ｖの 電圧ＶＨＴを生成する。

電圧ＶＨＴは、調整回路ＲＥＧに印加され、その調整回路ＲＥＧは、その電圧Ｖ ＨＴからプログラミング電圧Ｖｌ）Ｉｌｌを出力する。電圧Ｖｌｌｐは、電圧Ｖ ＨＴに等しいことがある。調整回路ＲＥＧの主な機能は、電圧ＶＰｐを基準値に 比較し、Ｖｌｌｐが所定のレベルを越えている時チャージポンプを停止させる信 号を出力し、ｖｐｐがこの閾値より下に降下する（場合によってはヒステリシス を有する）とそのチャージポンプを再始動させる。

通常使用される調整回路は、抵抗分圧器ブリッジであり、電流を消費する。

本発明による回路の全体的な概略図を第２図に図示した。この回路にもまた、上 記と同じ役割を果たし、従来技術と同様に構成されるチャージポンプすなわち昇 圧回路ＰＭＰが存在する。

チャージポンプは、そのチャージポンプの出力コンデンサで得られる電圧ＶＨＴ を出力するが、それは同様に、電圧調整回路ＲＥＧに印加される。この電圧調整 回路は、所望の電圧Ｖρρ（電圧ＶＨＴそれ自体であることがある）を出力する 。電圧調整回路は、電圧ＶＰＰを基準値と比較し、電圧ＶＰＰがこの基準値を越 えている時信号Ｓｒを出力する。この信号Ｓ「は、チャージポンプの動作を停止 させるために使用される。

第１図の調整回路と比較すると、第２図の調整回路はさらに下記の特徴を備える 。すなわち、第２図の調整回路は、それによってその電流供給を停止することが できる制御入力を有する。

この制御入力は、電流供給を停止させる信号Ａを受けることがある。もちろん、 このようにして調整回路の給電が停止された時、この調整回路はもはやその調整 機能を果たすことができなくなる。しかし、この時、この調整回路は、Ｖｃｃに おいてであれ、ＶＰＰにおいてであれ、全く電流を消費しなくなる。

信号Ａは、信号Ｓｒから形成され、電圧ＶＰＰがその基準値に達した時出力され る。また、チャージポンプを停止させるために使用されるのもこの信号である。

プログラミング電圧ＶＰ１１生成回路はさらに、下記の機能を有する制御回路Ｃ ＴＲＬを備えている。すなわち、制御回路ＣＴＲＬは、電圧ＶＰｆｌを受け、チ ャージポンプの作動が信号Ａによって停止りされる時の電圧ｖｐｐの初期値より 電圧Ｎ、’ｐｐがｆｆ１ｄＶより大きく降下するとずぐに信号Ｓｃを出力する。

３従っ−Ｃ１，−の制御回路は、電圧ＶＰｐを絶対基準闇値に比較１〜ないが、 所与の時に電圧ＶＰＰの初期値Ｖｐｐ０から開始し、値ｄＶの降下を検出して、 ＶＰＰがｖＰＩｌ−ａｖより−）に降下すると４１号を出力する。好ま１．＜は １、Ｖｐｐ０は、まさしく、調整回路がチャージポンプを停止させるにうに信号 Ｓｒを出力するときにＶＰＰが到達り、ていた基準電圧である。

制御回路から出力される信号Ｓ　ｃは、調整回路ＲＥ　Ｇへの電流供給を回復１ ２、チャージポンプＰＭＰを再始動させるために使用される。

論理回路ＣＬは、（調整回路ＲＥＧから来る）信号Ｓｒと（制御回路ＣＴ　ＲＩ 、から来る）信号Ｓｃとを受けて、調整回路の電流供給とチャージポンプの作動 の両方を制御する信号Ａを出力する。信号Ｓｒは、信号Ａの設定を促し、信号Ｓ ｃは、（ｉ号Ａの停止を促す。

言い換えれば、信号Ａは、信号Ｓｒに制御されて、ＶＰＰがその基準値■ρｐＯ に達したことを調整回路が検出するとすぐに、調整回路の電流給電を停止し、チ ャージポンプを停止させるために現れる。この（ａ号Ａは、制御回路がＶＰＰが ｖＩｌｒｌ−ｃｉｖより下に降下したことを検出するとすぐに、（ｆｆ号Ｓｃに より制御されて、消滅し、調整回路の電流供給を回復し、チャージポンプを再始 動させる。

従って、調整回路は、電圧ＶＰｐがチャージポンプによって昇圧しなければなら ない時だけ電流を消費する。まさに調整回路がＶＰＰを出力する導体上で全く電 流を消費しないので、この電圧を昇圧させる必要性は小さい。実際、Ｖｌｌｌ） によるメモリセルのプログラミングはＶｐｐ土でほとんど電流を消費しない。従 来技術τ′は、電流を消費し、ＶＰＩ）を降下させるのは、調整回路である。、 −のために、それ自体Ｊ、た大量の電流（Ｖｃｃ電源上で）を消費するチャージ ポンプを再作動させる必要があることが多い。

３−の独創的な構造の主な価値は、従って、制御回路ＣＴ　Ｒ，Ｉ、がほとんど 電流を消費しない時、高まる。下記に、特に、この観点から適切な実施例を示す 。

第３図は、本発明の好ましい実施例の詳細な図面である。

チャージポンプＰＭＰは、標準的な装置であるので、詳細には記載していない。

このチャージポンプは、発振器、発振器により位相が交互に制御されるスイッチ 、コンデンサ及び場合によってはダイオードを備える。その動作は、コンデンサ を交互に並列に及び直列にスイッチングして、常に同じ方向に、第１のコンデン サから第２のコンデンサに電荷流が流れるようにすることからなる。電荷は、徐 々に、第２のコンデンサに蓄積される。チャージポンプを停止または再始動させ るために使用される信号Ａは、単に、発振器の作動を停止または許可するにこと によって、全く同様に作用する。

調整回路ＲＥＧは、好ましくは、電圧Ｖｐｐ（ここでは、ｖｐｐはチャージポン プから直接来る電圧ＶＨＴである）とアースとの間に接続された抵抗分圧器ブリ ッジＤＲである。しかしながら、トランジスタＴ１によって構成されたスイッチ が、分圧器とアースとの間に挿入されている。このスイッチは、オンになると、 短絡回路（抵抗分圧器と比較すると極めて低い抵抗を有する）であるとみなされ る。オフになると、抵抗分圧器内の電流の通過を遮断する。この時、分圧器はも はや電流を全く消費しなくなり、適切に作動しなくなる。トランジスタＴＩのゲ ートは、第２図を参照して説明した信号Ａを受ける。

調整回路ＲＥＧは更に、電圧ＶＰＰのレベルの検出器として使用された比較器Ｃ ＭＰ　１を備える。比較器ＣＭＰＩは、抵抗分圧器の中間点に接続された１つの 入力と基準電圧Ｖ　ｒｅｆに接続されたもう１つの入力を備える。この比較器は 、分圧器の中間点での電圧が電圧Ｖ　ｒｅｆを越えると信号Ｓｒを出力する機能 を有する。その時、これは、分圧器ＤＲの端部に印加された電圧ＶＰＰが基準値 Ｖｐｐ０を越えることに対応する。抵抗分圧器の中間点の選択によって、１つの 基準値Ｖ　ｒｅｆだけで、基準値Ｖｐρ０を選択することができる。集積回路内 では、レベルＶｐｐ０を選択するためには接続を変更ずれば十分である。

分圧器ブリッジＤＲの抵抗器は、好ましくは、調整回路が作動する時電流の消費 を最小にするために極めて高い値（約１メグオーム程度）を有する。ＣＭＯ３技 術では、抵抗器の各々は、そのドレインがそのゲートに接続された個々のＰチャ ネルトランジスタによって構成されている。各トランジスタは、別々のＮ形つェ ル内に配置されており（他の抵抗器のウェルとは異なる）、このウェルはＰ形基 板内に形成されている。トランジスタのソースは、好ましくは、ウェルに接続さ れており、それによって、トランジスタの閾値電圧に対する基板の電位の変化の 影響を小さくすることができる。

これらの抵抗器の値はあまり厳密ではなく、大切なのは、トランジスタが同じま たは比例したサイズを有する限り、それらの比が同じであることである。

第４図は、抵抗分圧器ブリッジＤＲの回路の図示したものである。電流供給を遮 断するために使用されるトランジスタＴ１は、Ｎチャネルトランジスタである。

各ウェルは、分圧器の各トランジスタの回りの破線の枠によって示されている。

比較器ＣＩＶＬＩ）１から来る信号Ｓ「は、論理回路ＣＬに入力され、信号への 生成に寄与する。さらに、この信号Ｓｒは、制御回路ＣＴＲＬに入力され、その 結果、この制御回路は、電圧■ｐｐが所望の値Ｖｐｐ０に達した時から作動を開 始する。

さらに詳しく言えば、信号Ｓｒは、制御回路ＣＴ　ＲＬの一部を形成する単安定 フリップフロップ回路ＢＳに入力される。このフリップフロップ回路は、信号Ｓ ｒによるトリガに応答して、短イパルスをセットする。この短いパルスは、フロ ーティングノードＮを一定の電圧Ｖｐｒｅｃｌ＋にプリチャージする。このため に、例えば、フリップフロップＢＳの出力は、フローティングノードＮとプリチ ャージ電圧Ｖｐｒｅｃｔ＋との間に接続されたトランジスタＴ２のゲートに印加 される。ノードＮは、フリップフロップ回路ＢＳからの短い出力パルスの間のブ ローティングであることをやめ、電位Ｖｐｒｅｃｈになる。パルスの終点に達す るとすぐに−コンデンサによってまたは極めて高いインピーダンスのみによって 他の回路素子に接続されるので、再度フローティングノード（避けられない漏れ は別にして）になる。

実際、フローティングノードＮは、一方で、コンデンサＣを介して電圧Ｖｌ’ｌ １１に、他方で、比較器ＣＭＰ２の入力（極めて高い入力インピーダンスを有す る）に接続されている。比較器の他の入力は、値Ｖｐｒｅｃｈ　−ｄＶ　（但し 、ｄＶ（そのままでまたは場合によっては倍率に応じて）はＶＰＩＩＩにおける 電圧の最大許容降下を示す）を有する基準電圧に接続されている。比較器ＣＭＰ ２の出力は、第２図を参照して説明した信号への生成に寄与する信号Ｓｃを出力 する。

制御回路は、下記のように作動する。Ｖｐｐが値Ｖｐｐ０に達すると、フリップ プロップ回路ＢＳは、フローティングノードをプリチャージするためのパルスを 出力する。このフローティングノードは、電圧Ｖ　ｐｒｅｃｈになる。コンデン サＣの端子の電圧はＶ　ｐＰ　Ｏ−Ｖ　ｐｒｅｃｈになる。パルスが終了すると 、コンデンサＣは電圧Ｖ　ｐｐ　Ｑ　−Ｖ　ｐｒｅｃｈでチャージされたままで ある。電圧Ｖｆｌ１１が、通常のまたは寄生的な電流消費により、変化または降 下すると、フローティングゲートはＶｐＰの変化に追従する。ＶｐｐがＶｐｐ０ −ｄＶより下になると、フローティングノードの電圧はＶｐｒｅｃｈ−ｄＶより 下になり、比較器はチャージポンプと調整回路を再作動させる信号Ｓｒを出力す る。

この説明は、フローティングノードとアースとの間に比較的高い寄生容量が存在 することがあることを考慮していない。この場合、２つの解決法がある。１つは 、コンデンサＣの容量を寄生容量より遥かに高いように選択することであり、も う１つは、（コンデンサＣの容量と寄生容量との間に比に関係する）倍率による 場合以外は、ｄＶはＶＩＩＰにおける許容できる電圧降下をもはや示していない という事実を考慮して基準電圧を選択することである。実際、ＶｆｌｌｌがｄＶ Ｏ分降下降下と、フローティングノードＮは、寄生容量を介して了−スに接続さ れているので、ｄＶの一部しか降下しない。

制御回路ＣＴＲＬは、特に、抵抗分圧器または常時ｖｐｐに接続された他のいず れの抵抗素子を備えていないので、はとんど電流を消費しない。

第５図は、第３図の回路の信号のタイミング図である。この図では、信号Ｓｒの 生成は、比較器ＣＭＰ１の出力での負の論理遷移（１から０）に対応する。これ は、また、トランジスタＴ１を制御する信号Ａの生成についてもあてはまる。反 対に、信号Ｓｃの生成は、比較器ＣＭＰ２の出力での正の遷移（０から１）に対 応する。これは、もちろん、１例にすぎない。

Claims (6)

【特許請求の範囲】
1. １．チャージポンプ（ＰＭＰ）と、電圧Ｖｐｐが所定の値を越えると上記チャー ジポンプを停止させる調整回路（ＲＥＧ）とを備える調整電圧Ｖｐｐの生成回路 であって、さらに、電圧Ｖｐｐが所定の閾値を越えると上記調整回路の電流消費 を停止する手段と、この時から作動される制御回路（ＣＴＲＬ）とを備え、上記 制御回路は、電圧Ｖｐｐの所定の値（ｄＶ）分の降下を検出し、上記チャージポ ンプを再始動させそして上記調整回路の電流消費を再開させる信号（ＳＣ）を出 力することができることを特徴とする回路。
2. ２．上記制御回路（ＣＴＲＬ）は、コンデンサ（Ｃ）を介して上記電圧Ｖｐｐに 接続されたフローティングノード（Ｎ）と、上記フローティングノードを予め決 定された電圧値Ｖｐｒｅｃｈにプリチャージする手段（Ｔ２）と、上記フローテ ィングノードの電位が予め決定されたレベルＶｐｒｅｃｈ−ｄＶより下のレベル になったことを検出する、上記フローティングノードに接続された入力を有する 比較器（ＣＭＰ２）とを備え、上記比較器は、その出力に、上記チャージポンプ を再始動させそして上記調整回路の電流消費を再開させる信号を出力することを 特徴とする請求項１に記載の回路。
3. ３．上記制御回路（ＣＴＲＬ）はさらに、電圧Ｖｐｐが予め決定された値を越え た時から短いパルスを出力する、上記調整回路によって制御された手段（ＢＳ） を備え、この短いパルスは上記プリチャージ手段に印加され、上記フローティン グノードのプリチャージを設定することを特徴とする請求項２に記載の回路。
4. ４．上記調整回路は、抵抗分圧器（ＤＲ）と、上記抵抗分圧器の中間点に接続さ れた入力を有する比較器（ＣＭＰ１）と、上記抵抗分圧器の電流供給を遮断する トランジスタ（Ｔ１）とを備え、上記トランジスタのオフヘの切り換えは上記比 較器（ＣＭＰ１）から来る信号（Ｓｒ）によって制御され、上記トランジスタの オンヘの切り換えは上記制御回路から信号（Ｓｃ）によって制御されることを特 徴とする請求項１〜３のいずれか１項に記載の回路。
5. ５．上記抵抗分圧器は、各々トランジスタによって構成された直列接続抵抗器を 備え、上記トランジスタの各々は、そのゲートがそのドレインに接続されており 、各トランジスタの各々は、他のトランジスタのウェルから分離されたウェルに 形成されていることを特徴とする請求項４に記載の回路。
6. ６．電気的にプログラム可能なメモリを備える集積回路であって、そのメモリの ためのプログラミング電圧Ｖｐｐを生成するために上記請求項１〜５のいずれか １項に記載の回路を備えることを特徴とする集積回路。