TWI395227B - 儲存裝置以及其控制方法 - Google Patents
儲存裝置以及其控制方法 Download PDFInfo
- Publication number
- TWI395227B TWI395227B TW095136177A TW95136177A TWI395227B TW I395227 B TWI395227 B TW I395227B TW 095136177 A TW095136177 A TW 095136177A TW 95136177 A TW95136177 A TW 95136177A TW I395227 B TWI395227 B TW I395227B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- internal bias
- line
- storage device
- raised
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
Description
本發明係關於一種儲存裝置以及該儲存裝置之控制方法,該儲存裝置具有由一偏壓(bias voltage)切換至另一偏壓的功能以供給至記憶格陣列(memary cell array)和用以驅動該記憶格陣列之控制電路(該記憶格陣列以及其控制電路以下簡稱為“記憶格陣列等等”)。更特定的是,本發明係關於一種儲存裝置以及該儲存裝置之控制方法,藉之使直流-直流轉換器單元(DC-DC converter section)供給該等偏壓中之一個。
揭示於公告之美國專利第6744669 B2號的記憶體電路中,從電源供應器電壓VCC增加且為重寫或抹除操作所需的升高電壓係藉由經公告之美國專利第6744669 B2號中顯示於第2圖的升壓電路200供給至記憶格陣列。該升壓電路200為一種所謂的升壓型直流-直流轉換器電路,其係具有電感元件(inductive element)210、開關電晶體(switching transistor)T1、二極體D1、以及電容器C2。周期循環的控制訊號會使該開關電晶體T1周期地導電。當開關電晶體T1處於導電狀態時,電流會從電源供應器VCC通過電感元件210和開關電晶體T1流到接地電位。藉此,電感元件210會累積能量。當開關電晶體T1變為不導電時,開關電晶體T1的汲極端電壓會上升且通過二極體D1而將該能量轉移到電容器C2。這使得電容器C2的端子電壓相對於電源供應器電壓VCC增高,藉此由輸出端子Output饋出升高電壓。
其中,如附圖所示,該二極體D1係由NMOS電晶體的閘極端子與汲極端子的導線連接構成。NMOS電晶體的汲極端子用來作為二極體的陽極端子,而NMOS電晶體的源極端子作為二極體的陰極端子。該汲極端子連接至該電感元件210而該源極端子連接至該輸出端子Output,且以由電感元件210到輸出端子Output的方向作為正向。當開關電晶體T1導電時,該二極體D1被逆向偏壓以防止輸出端子Output的升高電壓逆流。當開關電晶體T1不導電時,用電感元件210所釋出的能量會增高開關電晶體T1和NMOS電晶體之汲極的電壓,藉此使二極體D1順向偏壓且將升高電壓輸出到輸出端子Output。
在與存取記憶格陣列有關的資料讀出或資料重寫操作期間,如果需要施加比外部電壓高的偏壓於該記憶格陣列時,必須啟動揭示於公告之美國專利第6744669 B2號中的升壓型(booster type)直流-直流轉換器。
就此情形而言,在電源供應器開啟後可以任意的時間點(timing)進行存取操作。由於要在存取操作開始後立即供給升高偏壓而沒有延遲,所以在開啟電源供應器後需要使直流-直流轉換器單元處於操作狀態。即使處於不需要升高偏壓的待機狀態(stand-by state),該直流-直流轉換器單元仍在操作,以致無法降低功率消耗(power consumption)。
藉由暫停處於待機狀態的直流-直流轉換器單元可減少功率消耗。然而,當因應存取請求而再度啟動直流-直流轉換器單元時,等到藉由電容器C2等等的充電而使直流-直流轉換器單元的操作處於穩定狀態以及該直流-直流轉換器單元輸出指定值的電壓時,要經過一段相當長的時間。從存取請求釋出的時刻一直到有偏壓供給的時刻所消逝的時間可能成為高速存取操作的限制因素。
此外,當直流-直流轉換器由其作用狀態(active state)轉換到其無作用狀態(inactive state)時,需要藉由電容器C2等等以高速調整有大量電荷的二次電壓(secondary voltage)為指定的電壓。
此外,在直流-直流轉換器處於其作用狀態時向下修正二次電壓的模式轉換(mode transition)期間,需要藉由電容器C2等等以高速向下調整有大量電荷的二次電壓為指定的值。
此外,在對於每一所欲二次電壓或每一個對其施加二次電壓之位置提供直流-直流轉換器的情形下,在高速存取操作中會出現上述缺點,因而需要進一步降低功率消耗。
已完成考慮到前述先前技術的本發明,因此,本發明的主要目的是要提供一種儲存裝置以及該儲存裝置之控制方法,藉之當由外部電壓增加的升高電壓和不由該外部電壓增加的非升高電壓被選擇性供給至記憶格陣列以作為偏壓時,通過直流-直流轉換器單元的操作控制可降低功率消耗且可減少用於啟動該直流-直流轉換器單元所需要的時間。本發明的另一目的是要提供一種儲存裝置以及該儲存裝置之控制方法,其中可使二次電壓在高速調整為所欲的值。本發明的又一目的是要提供一種儲存裝置以及該儲存裝置之控制方法,藉之在設有多個直流-直流轉換器處,電容器C2等等有效利用有大量電荷之二次電壓的電荷,從而使高速操作成為可能且排除不經濟的(wasteful)功率消耗。
為了實現上述目的,根據本發明,提供了一種儲存裝置,該儲存裝置包含:記憶格陣列;內部偏壓線(internal bias line),該內部偏壓線供給偏壓至該記憶格陣列;直流-直流轉換器單元,具有耦合於該內部偏壓線的輸出線,該直流-直流轉換器單元升高外部電壓以供給升高電壓至該直流-直流轉換器單元之該輸出線;以及,非升高電壓供給單元,具有耦合於該內部偏壓線的輸出線以用於供給等於或小於該外部電壓的非升高電壓至該非升高電壓供給單元之該輸出線,其中當該內部偏壓線維持在該升高電壓時,該非升高電壓供給單元不供給該非升高電壓至其輸出線,且其中當該內部偏壓線維持在該非升高電壓時,該直流-直流轉換器單元不供給該升高電壓至其輸出線。
在本發明的儲存裝置中,在該直流-直流轉換器單元供給高於該外部電壓的升高電壓至該內部偏壓線以用於供給偏壓至該記憶格陣列等等的時間期間,使得該用以供給等於或小於該外部電壓之非升高電壓的非升高電壓供給單元處於其無作用狀態。在該非升高電壓供給單元供給非升高電壓至該內部偏壓線的時間期間,係使該直流-直流轉換器單元處於其無作用狀態。
此外,提供一種用於控制儲存裝置的方法,該儲存裝置供給源自外部電壓的升高電壓或者其值等於或小於該外部電壓的非升高電壓至在記憶格陣列中的內部偏壓線,該方法包含以下步驟:當該內部偏壓線維持在該升高電壓時,暫停該非升高電壓的產生;以及,當該內部偏壓線維持在該非升高電壓時,暫停該升高電壓的產生。
根據用於本發明之儲存裝置的控制方法,當該記憶格陣列等等的內部偏壓線維持在比該外部電壓高的升高電壓時,暫停產生等於或小於該外部電壓的非升高電壓。當該記憶格陣列等等的內部偏壓線維持在非升高電壓時,暫停升高電壓的產生。
用以上的配置,在供給升高電壓至該內部偏壓線的期間,係以該直流-直流轉換器單元保證有足夠的電源供應量。在供給非升高電壓至該內部偏壓線的期間,使得該直流-直流轉換器單元處於其無作用狀態或停止產生升高電壓。在不需要供給升高電壓至該內部偏壓線的期間,可防止該直流-直流轉換器單元所導致的功率消耗或產生升高電壓所導致的功率消耗,因而導致整體電力消耗降低。
此外,本發明之儲存裝置的特徵在於:該非升高電壓供給單元提早供給該非升高電壓至該內部偏壓線於該直流-直流轉換器的啟動之前以及於該直流-直流轉換器的啟動之後直到該內部偏壓線到達該升高電壓為止。
用於本發明之儲存裝置的控制方法的特徵在於以下步驟:在該內部偏壓線到達已供給至該內部偏壓線的升高電壓之前,供給非升高電壓至該內部偏壓線。
此外,本發明之儲存裝置的特徵在於:該非升高電壓供給單元使該內部偏壓線放電於該直流-直流轉換器單元的啟動之後以及該直流-直流轉換器單元的暫停之後。
此外,用於本發明之儲存裝置的控制方法的特徵在於以下步驟:在該直流-直流轉換器單元的暫停之後,使該內部偏壓線放電以使該內部偏壓線的電壓由升高電壓下降到非升高電壓。
此外,本發明之儲存裝置的特徵在於:在該直流-直流轉換器單元的啟動之後,於用以向下修正該二次電壓的模式轉換期間,該非升高電壓供給單元使該內部偏壓線放電。
此外,用於本發明之儲存裝置的控制方法的特徵在於以下步驟:在用於向下修正該二次電壓的模式轉換期間,使該內部偏壓線放電以使該內部偏壓線的電壓由升高電壓下降到向下修正的升高電壓。
此外,本發明之儲存裝置的特徵在於:線路開關元件,其係設於多個直流-直流轉換器單元中之每兩個的二次端子(secondary terminal)之間。
此外,用於本發明之儲存裝置的控制方法的特徵在於:根據該等多個直流-直流轉換器的啟動/不啟動控制,轉移在該等直流-直流轉換器的二次電壓中的殘留電荷。
因此,在因應該直流-直流轉換器單元的啟動而供給升高電壓於該內部偏壓線的過程中,該非升高電壓供給單元執行電壓供給操作、或供給非升高電壓,藉此完成對該內部偏壓線的提早電壓供給的步驟。因此,減少在該直流-直流轉換器單元啟動後直到該內部偏壓線到達該升高電壓為止所消逝的時間。如果該直流-直流轉換器單元的啟動是因應指示開始需要供給升高電壓至記憶格陣列等等之存取操作的命令,則減少了從釋出該開始命令直到該升高電壓的供給完成從而使存取操作備妥期間所消逝的時間,藉此可加速該存取操作。此外,在暫停該直流-直流轉換器單元之後及/或在該直流-直流轉換器單元的操作期間,使該內部偏壓線放電,從而減少藉由使用電容器C2等等調整有大量電荷之二次電壓至指定電壓所需要的時間,藉此可加速各種操作的開始。
此外,根據該等多個直流-直流轉換器的啟動/不啟動控制來轉移在該等多個直流-直流轉換器的二次電壓中的殘留電荷,藉此使電容器C2等等有效利用彼等有大量電荷的二次電壓,從而排除不經濟的功率消耗。
根據本發明,當根據存取操作選擇性供給由外部電壓增加的升高電壓與不由該外部電壓增加的非升高電壓至記憶格陣列等等以作為偏壓時,在供給非升高電壓的期間,暫停該直流-直流轉換器單元,從而降低功率消耗,且在啟動該直流-直流轉換器單元的時候提早供給電力至該內部偏壓線,從而減少直到有升高電壓供給所消逝的時間。
請參考附圖的第1至8圖,以下根據較佳具體實施例詳述本發明的儲存裝置以及控制方法。
第1圖至第4圖係圖解說明第一具體實施例。與第一具體實施例相關的情形是供給作為偏壓的電源供應器電壓VCC至用以饋送偏壓至記憶格陣列等等的內部偏壓線。
第1圖顯示電路方塊圖。設於直流-直流轉換器單元1內的控制器10包含:用外部電壓(Vint=1.8伏特)來操作的啟動控制單元11,該外部電壓為一次電壓(primary voltage);以及,用升高電壓(為二次電壓,其係供給至記憶格陣列等等的電源供應器電壓VCC=3.0伏特)來操作的正常控制單元12。電容器元件C1係連接至該一次電壓,而電容器元件C2連接至該二次電壓。同步整流元件與開關電晶體S1均通過電感元件L1而連接至該一次電壓。放大器A12的輸入為回饋電壓(feedback voltage)V03與設置電壓(set voltage)VRF2。該回饋電壓V03為由直流-直流轉換器單元1輸出的偏壓作為電源供應器電壓VCC的回饋。設置電壓VRF2扣掉回饋電壓V03所得到的差分電壓(differential voltage)被放大且輸出作為電壓VFB2。在此,設置電壓VRF2為表示電源供應器電壓VCC約為1.7伏特的參考電壓而回饋電壓V03為用電阻型分壓器(resistive potential divider)調整該電源供應器電壓VCC所得到的調整電壓。當電源供應器電壓VCC在1.7伏特附近時,電壓VFB2的輸出被反向。在冷啟動(cold start)記憶體系統時,當約0.9伏特的外部電壓為電路操作起始點時,啟動控制單元11運作以開始升壓操作(boosting operation)。當電源供應器電壓VCC約為1.7伏特時,啟動控制單元11停止,而以升高電壓(亦即,二次電壓)操作的正常控制單元12開始升壓操作。放大器A1l的輸入為回饋電壓V01與設置電壓VRF1,回饋電壓V01為由直流-直流轉換器單元1輸出的偏壓作為電源供應器電壓VCC的回饋。設置電壓VRF1扣掉回饋電壓V01所得到的差分電壓被放大且輸出作為電壓VFB1。在此,設置電壓VRF1為表示電源供應器電壓VCC約為3.0伏特的參考電壓而回饋電壓V01為用電阻型分壓器調整該電源供應器電壓VCC所得到的調整電壓。當電源供應器電壓VCC在3.0伏特附近時,電壓VFB1被反向。
應注意,控制器10執行啟動/不啟動控制係因應邏輯電路的輸出,對該邏輯電路輸入休眠控制訊號PD(隨後說明)與深度休眠控制訊號DPD(deep power down control signal,隨後說明),且在啟動控制期間,完成同步整流以完成該升壓操作。
在非升高電壓供給單元2中,逆接偏壓(back bias)是用開關SW2控制。該非升高電壓供給單元2係由連接於外部電壓Vint與電源供應器電壓VCC之間的P型通道電晶體S234與連接於電源供應器電壓VCC與接地電壓之間的N型通道電晶體S5構成。
該非升高電壓供給單元2是用具有以下組態的電路控制。該電路設有:(i)放大器A13,其係因應用於調整二次電壓至低於外部電壓之數值的深度休眠控制訊號DPD而被啟動,而且是連接於外部電壓Vint與接地電壓之間;以及,(ii)連接於放大器A13的輸出與接地電壓之間的N型通道電晶體T40,其係藉由組合源自命令控制電路13的各種控制訊號而產生輸出;(iii)P型通道電晶體T41,其係連接於P型通道電晶體S234的閘極與電源供應器電壓VCC之間。P型通道電晶體T41之逆接偏壓的控制與P型通道電晶體S234者類似。放大器A13的輸入為回饋電壓V04與設置電壓VRF3,回饋電壓V04為輸出電源供應器電壓VCC的回饋。設置電壓VRF3為表示電源供應器電壓VCC約為0.5伏特的參考電壓,在0.5伏特時處於深度休眠操作(deep power down operation)之記憶格陣列等等所消耗的次臨界電流(sub-threshold current)變成最小。設置電壓VRF3扣掉回饋電壓V04所得到的差分電壓被放大且輸出作為電壓VFB3,該電壓VFB3接著會輸入到P型通道電晶體S234的閘極。在此,回饋電壓V04為用電阻型分壓器調整電源供應器電壓VCC所得到的調整電壓。用放大器A13與P型通道電晶體S234使電源供應器電壓VCC由外部電壓Vint降低到深度休眠操作的約0.5伏特。N型通道電晶體T40使電源供應器電壓VCC在冷啟動時、在休眠操作時、以及在記憶體系統的模式轉換時充電及放電。
對開機重設訊號POR(在偵測到記憶體系統的冷啟動後它以單觸發脈衝(one shot pulse)的形式輸出)的回應是,啟動N型通道電晶體T40持續一段指定時間且P型通道電晶體S234變成導電,因此以電源供應器電壓VCC供給的內部偏壓線會帶有電荷。從而,在以約0.9伏特(=電路操作起始點)操作的啟動控制單元11和二極體到達彼等的臨界電壓點之前,該內部偏壓線都帶有電荷。此外,由於啟動控制單元11在操作時該內部偏壓線帶有電荷,所以正常控制單元12會提早操作。因此,決定直流-直流轉換器的內在特徵有升壓能力的正常控制單元12會提早操作,從而二次電壓會提早設定成指定的數值。
在控制二次電壓使其等於外部電壓的休眠期間,N型通道電晶體T40因應休眠訊號PD而在此一期間使P型通道電晶體S234導電且使電源供應器電壓VCC與外部電壓Vint有相同的電位。命令轉換偵測訊號(command transition detection signal)DBC-1為在深度休眠模式轉換為閒置模式(idle mode)或休眠模式的模式轉換期間由命令控制電路13產生的單觸發脈衝訊號。藉由啟動N型通道電晶體T40持續一段指定時間,使P型通道電晶體S234導電且充電藉此由外部電壓Vint>電源供應器電壓VCC的狀態返回到外部電壓Vint≦電源供應器電壓VCC的狀態。當返回到閒置模式時,二次電壓可提早設定成指定數值同時輔助直流-直流轉換器單元1。
上述指定時間的結束係取決於電壓VFB2的反向,且藉由邏輯閘I31而使命令轉換偵測訊號DBC-1變為無作用。在非升高電壓供給單元之P型通道電晶體S234的有導電作用狀態被中斷時,正常控制單元12開始升壓操作,藉此防止電流的逆流。命令轉換偵測訊號DBC-2為在閒置模式轉換為休眠模式或深度休眠模式的模式轉換期間由該命令控制電路13產生的單觸發脈衝訊號。藉由啟動N型通道電晶體T40持續一段指定的時間,使P型通道電晶體S234導電且放電藉此由外部電壓Vint<電源供應器電壓VCC的狀態返回到外部電壓Vint≧電源供應器電壓VCC的狀態。與命令轉換偵測訊號DBC-1類似,指定時間的結束由與電壓VFB2相似的訊號決定,藉此防止電流的逆流。
在除了休眠期間與深度休眠期間以外的閒置期間,P型通道電晶體T41會停掉P型通道電晶體S234。在N型通道電晶體T40已變成無作用後,P型通道電晶體T41才變成有作用,從而防止由電源供應器電壓VCC到接地電壓的洩露電流。
P型通道電晶體S234、T41的逆接閘極(back gate)是用電壓VFB2控制以便與外部電壓Vint或者是電源供應器電壓VCC連接。雖然此一逆接閘極主要是連接於電源供應器電壓VCC,在外部電壓Vint>電源供應器電壓VCC的深度休眠期間,當電源電壓VCC是在1.7伏特附近時,藉由切換到外部電壓Vint,可預防PN接面的順向偏壓。在休眠期間,也有可能使逆接閘極連接到外部電壓Vint與電源供應器電壓VCC中之任何一個。
命令轉換偵測命令(command transition detection command)DBC-3為在模式轉換為深度休眠模式的期間由命令控制電路13產生的單觸發脈衝訊號。藉由啟動N型通道電晶體S5持續一段指定的時間,予以放電藉此由外部電壓Vint≦電源供應器電壓VCC的狀態變成外部電壓Vint>電源供應器電壓VCC的狀態。在因應命令轉換偵測訊號DBC-2而完成放電以返回到外部電壓Vint=電源供應器電壓VCC的狀態之後,產生命令轉換偵測命令DBC-3較佳。一次使電源供應器電壓VCC放電成為外部電壓Vint然後成為接地電壓,藉此可減少電源供應器的雜訊。與命令轉換偵測訊號DBC-1的情形類似,根據與電壓VFB2相似的訊號決定指定時間的開始與結束,也有可能防止電流的逆流。
第2圖列出操作狀態的偏壓條件。以下的說明係基於供給1.8伏特作為外部電壓Vint的假設。在正常操作狀態的閒置狀態(idle state)Idle(其係包括存取記憶格陣列的狀態和等待存取操作的狀態)中,直流-直流轉換器單元1係處於作用狀態(ON),而非升高電壓供給單元2是處於無作用狀態(OFF)。由直流-直流轉換器單元以3.0伏特的升高電壓供給電源供應器電壓VCC。在休眠狀態PD時,直流-直流轉換器單元1處於無作用狀態(OFF),而非升高電壓供給單元2處於作用狀態(ON)。由非升高電壓供給單元以外部電壓Vint(亦即,1.8伏特)供給電源供應器電壓VCC。在深度休眠狀態DPD時,直流-直流轉換器單元1處於無作用狀態(OFF),而非升高電壓供給單元2處於作用狀態(ON)。由非升高電壓供給單元以電壓供給電源供應器電壓VCC,該電壓是在0.5至1.0伏特的範圍內,其係低於外部電壓Vint。茲以一個例子列出各個操作狀態的電流消耗量供參考。在閒置狀態Idle的等待狀態中,電流消耗(current consumption)為2毫安而且此一電流主要是被處於無負載狀態的直流-直流轉換器單元消耗。在休眠狀態PD時,電流消耗降到100微安而且此一電流主要是被記憶格陣列等等消耗。在深度休眠狀態DPD中,進一步降到1微安,此時記憶格陣列等等所消耗的次臨界電流變成最小。應注意,在閒置狀態Idle的存取狀態中,直流-直流轉換器單元是處於有負載狀態,因此它的電流消耗為10至30毫安。
在此,閒置狀態是處於等候用以存取記憶格陣列之請求的狀態。對存取請求的回應為,開始最高速的存取操作。休眠狀態PD與深度休眠狀態DPD都是處於電流消耗減少而不管存取請求有沒有發出的狀態。
以下說明模式轉換,亦即,由一操作狀態移轉到另一個的順序。在電源供應器打開之後的冷啟動時,P型通道電晶體S234首先變成導電藉此由外部電壓Vint供給待饋送到內部偏壓線的電源供應器電壓VCC。在電源供應器電壓VCC到達直流-直流轉換器單元1的操作起始點之後,直流-直流轉換器單元1使得電源供應器電壓VCC到達平穩狀態的電壓(例如,3.0伏特)。這是閒置狀態Idle。
在閒置狀態Idle轉換成休眠狀態PD的期間,直流-直流轉換器單元1首先停止升壓操作。然後,P型通道電晶體S234因應命令轉換偵測訊號DBC-2的單觸發脈衝而變成導電,使得電源供應器電壓VCC由3.0伏特變為等於外部電壓Vint的1.8伏特。之後,P型通道電晶體S234因應休眠訊號PD而變成導電,從而使電源供應器電壓VCC維持在等於外部電壓Vint的1.8伏特。
在由閒置狀態Idle轉換成深度休眠狀態DPD的期間,直流-直流轉換器單元1首先停止升壓操作。然後,P型通道電晶體S234因應命令轉換偵測訊號DBC-2的單觸發脈衝而變成導電,使得電源供應器電壓VCC由3.0伏特變為等於外部電壓Vint的1.8伏特。之後,N型通道電晶體S5因應命令轉換偵測訊號DBC-3的單觸發脈衝而變成導電,使得電源供應器電壓VCC到達外部電壓Vint>電源供應器電壓VCC(例如,0.5伏特)的狀態。之後,用放大器A13控制P型通道電晶體S234的導電性使得電源供應器電壓VCC下降到0.5伏特且維持在0.5伏特。
在由休眠狀態PD轉換成深度休眠狀態DPD的期間,N型通道電晶體T40首先變成無作用接著P型通道電晶體S234也變為無作用。然後,N型通道電晶體S5因應命令轉換偵測訊號DBC-3的單觸發脈衝而變成導電,使得電源供應器電壓VCC到達外部電壓Vint>電源供應器電壓VCC(例如,0.5伏特)的狀態。之後,用放大器A13控制P型通道電晶體S234的導電性使得電源供應器電壓VCC下降到0.5伏特且維持在0.5伏特。
在由深度休眠狀態DPD轉換成休眠狀態PD的期間,P型通道電晶體S234首先反應於命令轉換偵測訊號DBC-1的單觸發脈衝而變成導電,使得電源供應器電壓VCC由0.5伏特變成等於外部電壓Vint的1.8伏特。之後,P型通道電晶體S234因應休眠訊號PD而變成導電且維持在此一電壓。
在由休眠狀態PD轉換成閒置狀態Idle的期間,N型通道電晶體T40變為無作用且P型通道電晶體S234變為無作用。當直流-直流轉換器單元1到達此一期間的操作起始點時,直流-直流轉換器單元1開始升壓操作且電源供應器電壓VCC到達3.0伏特且維持在3.0伏特。
在由深度休眠狀態DPD轉換成閒置狀態Idle的期間,放大器A13變成無作用同時P型通道電晶體S234因應命令轉換偵測訊號DBC-1的單觸發脈衝而變成導電,使得電源供應器電壓VCC由0.5伏特變成等於外部電壓Vint的1.8伏特。之後,直流-直流轉換器單元1開始升壓操作且電源供應器電壓VCC到達3.0伏特且維持在3.0伏特。
根據第一具體實施例,例如以記憶格陣列等等所消耗之次臨界電流變為最小時的約0.5伏特電壓,用P型通道電晶體S234控制處於深度休眠狀態的電源供應器電壓VCC,藉此藉由使直流-直流轉換器單元1停一下不僅可實現降低直流-直流轉換器單元1的電流消耗,也可最小化記憶體系統的電流消耗。此外,在冷啟動或模式轉換的時候,可高速轉換電源供應器電壓VCC成為指定電壓同時也輔助直流-直流轉換器單元1。此外,藉由安排發生放電的順序也可減少雜訊。
第3圖顯示同步整流元件14和P型通道電晶體S234、T41的具體實施例。
裝設於升壓型直流-直流轉換器單元1的同步整流元件14必須由P型通道電晶體構成。在直流-直流轉換器單元1操作時,井區電壓(well voltage)連接於等於升高電壓的電源供應器電壓VCC較佳(連同P型通道電晶體S234、T41(連接情形ii))。反之,在低功率模式(例如,休眠狀態PD與深度休眠狀態DPD)中,直流-直流轉換器單元1被暫停。就此情形而言,井區電壓係連接至外部電壓Vint(連同P型通道電晶體S234、T41(連接情形i))藉此不會使PN接面順向偏壓。
構成同步整流元件的P型通道電晶體具有極高的電流驅動能力,因此該井區有高寄生電容。不過,如果在電源供應器電壓VCC轉換成等於外部電壓Vint的電壓後完成切換,則切換井區電位所需要的電流不會增加。因此,用於切換井區電壓的開關元件T1、T2不需要為大尺寸電晶體而與同步整流元件的尺寸無關。
在連接(i)的情形中,從電荷泵(charge pump)15通過電壓位準移位器(level shifter)17施加高位準電壓於N型通道電晶體T1的閘極。得到藉由把N型通道電晶體T1的臨界電壓Vthn加到外部電壓Vint而獲得的電壓。
在連接(ii)的情形中,從電荷泵15通過電壓位準移位器17施加高位準電壓於N型通道電晶體T2的閘極。得到藉由把N型通道電晶體T2的臨界電壓Vthn加到電源供應器電壓VCC而獲得的電壓。
N型通道電晶體T1、T2的切換控制是因應深度休眠控制訊號DPD而由同步整流逆接偏壓切換控制單元16完成。
在該同步整流元件是由數個N型通道電晶體構成的情形下,彼等的閘極必須加以升壓。由於同步整流控制訊號的高頻且閘極電容(gate capacitance)很大,因此功率消耗會增加。反之,圖示於第3圖的同步整流元件14係使用數個P型通道電晶體,因而只在處於深度休眠模式時閘極的升壓可替換成逆接閘極的控制。這可排除使電荷泵15具有與同步整流控制訊號之頻率相對應之高電容的需要。
代替用電荷泵使同步整流元件的P型通道電晶體的井區升壓,另一種配置是,提供用於控制井區的N型通道電晶體T1、T2且使彼等的閘極升壓以充電使得井區電壓變成等於外部電壓Vint或電源供應器電壓VCC。相較於同步整流元件的P型通道電晶體的井區電容,由於N型通道電晶體T1、T2的閘極電容很小,因此可約束在驅動時的電流消耗。
在第一具體實施例中使用比電源供應器電壓VCC高的內部電源供應器電壓於記憶格陣列等等的字元線、位元線及井區電壓的情形下,由電源供應器電壓VCC在內部進一步加高的升高電壓VPP是由連接至電源供應器電壓VCC的電荷泵電路(未圖示)所產生。
雖然已按照電源供應器電壓VCC由直流-直流轉換器單元1供給至記憶格陣列等等的情形描述第一具體實施例,但是待供給的電壓不需限於電源供應器電壓VCC。如第4圖所示,在記憶格陣列是由數個非揮發性記憶體構成的情形下,可供給用於使該等非揮發性記憶體偏壓的升高電壓VPP。在與正常操作狀態之存取操作狀態相對應的編程模式(program mode)、抹除模式(erase mode)以及讀出模式(readout mode)中,該直流-直流轉換器單元1係處於作用狀態(ON),反之非升高電壓供給單元2處於無作用狀態(OFF)。根據模式,提供4.0伏特至7.0伏特作為升高電壓VPP。在第一閒置狀態Idle1時,直流-直流轉換器單元1處於無作用狀態(OFF),然而非升高電壓供給單元2處於作用狀態(ON)。提供等於外部電壓Vint的1.8伏特作為升高電壓VPP。在第二閒置狀態Idle2時,直流-直流轉換器單元1處於無作用狀態(OFF),然而非升高電壓供給單元2處於無作用狀態(OFF)。在第二閒置狀態Idle2期間,改變命令轉換偵測訊號DBC-3以使N型通道電晶體S5導電,從而提供0伏特作為升高電壓VPP。提供列出各個操作狀態所消耗的電流量的一個例子供參考。在正常操作狀態的存取操作狀態中,電流消耗為10至30毫安,其係等於處於有負載狀態的直流-直流轉換器單元與編程模式、抹除模式及讀出模式相對應的電流消耗。在第一閒置狀態Idle1中,連接至升高電壓VPP之電路所消耗的次臨界電流降低到5微安。在第二閒置狀態Id1e2中,則進一步降低到0微安。
在此,第一閒置狀態Id1e1為存在於與正常操作狀態之存取操作狀態相對應的編程模式、抹除模式及讀出模式中之兩個存取操作之間的無作用狀態。
第二具體實施例係與以下的情形有關:記憶格陣列由數個非揮發性記憶體構成且在編程、抹除及讀出操作時用於使該等記憶格偏壓的升高電壓VPP提供至內部偏壓線。
第5圖係圖示電路方塊圖。除了依照第1圖中所示第一具體實施例之電路方塊圖的組件以外,此一電路方塊圖還包含電壓設定部21用於在每次改變操作模式時把自直流-直流轉換器單元1輸出的升高電壓切換成指定的電壓值。
由直流-直流轉換器單元1輸出的電壓是用命令控制電路13設定。命令控制電路13係輸出表示讀出模式、驗證讀取模式(verify read mode)、編程模式或抹除模式(均為記憶體的操作模式)的模式訊號或表示閒置模式的閒置模式訊號。在這些模式中,讀出模式、驗證讀取模式、編程模式、以及抹除模式都表示記憶格陣列正被存取。閒置模式係表示在等候用以存取記憶格陣列之請求的等待狀態。處於閒置模式時輸出閒置模式訊號ID;處於讀出模式時輸出讀出模式訊號RD;處於驗證讀取模式時輸出驗證讀取模式訊號VR;處於編程模式時輸出編程模式訊號PG;以及,處於抹除模式時輸出抹除模式訊號ER。
電壓設定部21係包含電阻器元件R1、R2以及將輸出至內部偏壓線之升高電壓VPP劃分的R20至R23。升高電壓VPP係輸入到電阻器元件R1的一端。電阻器元件R1的另一端係連接至電阻器元件R2的一端。開關電晶體T20/電阻器元件R20至開關電晶體T23/電阻器元件R23各自在電阻器元件R2的另一端與接地電壓之間串聯。輸入模式訊號的邏輯閘I20至I23的輸出係連接至開關電晶體T20至T23。
根據開關電晶體T20至T23的導通控制,電阻器元件R20至R23有加到電阻器元件R2的不同電阻值。升高電壓VPP的分割係根據電阻器元件R1與R2的電阻值間的比率。從而,根據開關電晶體T20至T23中的那一個電晶體導通,從電阻器元件R1與R2之間的接面輸出的回饋電壓V01會變成具有分流比(split ratio)的電壓。隨著電阻器元件R20至R23的電阻值增加,連續調整藉由放大回饋電壓V01相對於設置電壓VRF1的差分電壓所得到的電壓VFB1以降低電壓值。
升高電壓VPP的設定係由邏輯閘I20至I23決定。例如,處於閒置模式與讀出模式時,邏輯閘I20可將升高電壓VPP設定成4.0伏特;處於驗證讀取模式時,邏輯閘I21可將升高電壓VPP設定成4.5伏特;處於編程模式時,邏輯閘I22可將升高電壓VPP設定成7.0伏特;以及,處於抹除模式時,邏輯閘I23可將升高電壓VPP設定成7.5伏特。對於設定供與存取操作狀態相對應之操作模式用的多個升高電壓VPP數值(例如,4伏特至7.5伏特),藉由把用於與存取等待狀態相對應之閒置模式的升高電壓VPP設定成其中最小的一個(例如,4伏特),而可最小化直流-直流轉換器單元1的消耗電流。
此外,藉由把用於閒置模式的升高電壓VPP設定成多個操作模式中之讀出模式的設定值(例如,4.5伏特),可確保最快的讀出速度而不會耽擱外部的存取。
雖然未圖示於附圖,該電壓設定部可連接到設置電壓VRF1的旁邊。
第6圖顯示根據第二具體實施例提供作為於各個操作狀態之升高電壓VPP的電壓值之一個例子。以下的說明係基於供給1.8伏特作為外部電壓Vint的假設。在閒置模式ID與讀出模式RD時,直流-直流轉換器單元1係處於作用狀態(ON),而非升高電壓供給單元2處於無作用狀態(OFF)。提供4.0伏特作為升高電壓VPP。在編程模式PG與抹除模式ER時,直流-直流轉換器單元1係處於作用狀態(ON),而非升高電壓供給單元2處於無作用狀態(OFF)。在編程模式PG時,提供7.0伏特作為升高電壓VPP。在抹除模式ER時,提供7.5伏特作為升高電壓VPP。在驗證模式(verify mode)VR時,直流-直流轉換器單元1係處於作用狀態(ON),而非升高電壓供給單元2處於無作用狀態(OFF)。提供4.5伏特作為升高電壓VPP。在休眠模式PD時,直流-直流轉換器單元1係處於無作用狀態(OFF),而非升高電壓供給單元2處於作用狀態(ON)。至於升高電壓VPP,是提供等於外部電壓Vint的1.8伏特。在深度休眠模式DPD時,直流-直流轉換器單元1係處於無作用狀態(OFF),而非升高電壓供給單元2處於作用狀態(ON)。至於升高電壓VPP,是提供在0.5伏特至1.0伏特範圍內且低於外部電壓Vint的電壓。茲以一個例子列出該等操作狀態的消耗電流。在閒置模式ID與讀出模式RD時,電流消耗為2毫安至10毫安。更特別的是,處於無負載狀態的直流-直流轉換器單元主要消耗2毫安於等待存取狀態的閒置模式ID。在存取操作狀態的讀出模式RD中,處於有負載狀態的直流-直流轉換器單元消耗10毫安。
在編程模式PG與抹除模式ER時,處於有負載狀態的直流-直流轉換器單元係消耗20至30毫安的電流。在驗證模式VR時,處於有負載狀態的直流-直流轉換器單元消耗12毫安的電流。在休眠狀態PD時,連接至升高電壓VPP之電路所消耗的次臨界電流下降到5微安。在深度休眠模式DPD時,連接至升高電壓VPP之電路所消耗的次臨界電流進一步下降到1微安。
根據第二具體實施例,用驗證讀取模式連續進行編程模式或抹除模式之升高電壓VPP的饋送控制。更特別的是,在模式由編程模式或抹除模式轉換成驗證讀取模式的期間,在直流-直流轉換器單元正被啟動時,將命令控制的輸出訊號連續切換成PG或ER然後切換成VR,藉此電壓設定部循序把升高電壓VPP之輸出切換成編程電壓的7.0伏特或抹除電壓的7.5伏特然後切換成驗證讀取電壓的4.5伏特。繼續此一循序控制直到所有驗證操作完成,且在驗證操作完成後,擷取最小設定值或讀出模式的設定值。在此,在用於向下調整直流-直流轉換器的輸出的模式轉換期間(例如,將編程電壓7.0伏特切換成驗證讀取電壓4.5伏特的情形),可同時啟動連接至內部偏壓線的非升高電壓供給單元持續一段指定的時間。更具體言之,啟動非升高電壓供給單元的P型通道電晶體S234持續一段指定的時間直到直流-直流轉換器單元供給以電壓設定部設定的修正電壓值(例如,直到編程電壓7.0伏特被切換成驗證讀取電壓4.5伏特)為止,從而使內部偏壓線放電使得它的電壓減少到一次電壓。因此,內部偏壓線的電壓在短時間內可到達模式轉換後待設定之模式的指定數值,同時將連接至內部偏壓線之電容器元件C2的大量電荷改變成指定的數量。除上述的以外,直流-直流轉換器單元與非升高電壓供給單元的其他功能和效用均與第一具體實施例(第1圖)的相同,因而在此省略彼等的解釋。
圖示於第7、8圖的第三具體實施例係與以下的情形相關:記憶格陣列是由數個非揮發性記憶體構成;供給分成兩組VPP1、VPP2的升高電壓用來使處於編程、抹除、讀出及驗證讀取操作的記憶格偏壓;以及使記憶格中之任何一個偏壓。在一個實例中,與外部存取有關的讀出電壓與驗證讀取電壓係屬於第二組,而比該第二組高的編程電壓與抹除電壓屬於第一組。
第7圖係圖示電路方塊圖。提供兩個用來使外部電壓Vint升高的直流-直流轉換器單元(1)3與(2)4以及兩條內部偏壓線。提供升高電壓VPP1、VPP2到對應的內部偏壓線。供給升高電壓VPP1、VPP2的內部偏壓線有各自的電容器元件C21、C22以及各自的非升高電壓供給單元(1)5、(2)6。該等直流-直流轉換器單元與該等非升高電壓供給單元的功能與效用均與第一具體實施例(第1圖)的相同,因而在此省略彼等的解釋。雖然第7圖中直流-直流轉換器單元(1)3與直流-直流轉換器單元(2)4為獨立裝設,但是可將彼等組態成可共享電感元件。
第三具體實施例設有連接至這兩條內部偏壓線的線路開關部S8。線路開關部S8係由例如P型通道電晶體構成。當把由其對應直流-直流轉換器單元供給升高電壓的內部偏壓線切換到另一條時,使得線路開關部S8進入導電狀態藉此將在切換操作之前已供給升高電壓的內部偏壓線之電容器元件的電荷轉移到在切換操作後待供給升高電壓的另一內部偏壓線的電容器元件。藉此,可減少直到升高電壓到達指定數值所消逝的時間和電流消耗,同時使得輔助在切換操作後要供給升高電壓之直流-直流轉換器單元的啟動成為有可能。應注意,當線路開關部S8不導電時,線路開關部S8的閘極被設定成兩種升高電壓中之較高的一種。雖然未圖示於附圖,但與第一具體實施例的P型通道電晶體S234者相似,偏壓施加於井區(其係線路開關單元S8之逆接閘極)的方向為反向。此外,雖然未圖示於附圖,然該線路開關部S8可由N型通道電晶體構成。
第8圖列出數種操作模式的偏壓條件。以下的說明係基於供給1.8伏特作為外部電壓Vint的假設。在閒置模式ID與讀出模式RD時,直流-直流轉換器單元(2)4與非升高電壓供給單元(1)5均處於作用狀態(ON),而直流-直流轉換器單元(1)3與非升高電壓供給單元(2)6處於無作用狀態(OFF)。升高電壓VPP1、VPP2分別為0.5伏特/1.8伏特與4.0伏特。在編程模式PG與抹除模式ER時,直流-直流轉換器單元(1)3與非升高電壓供給單元(2)6均處於作用狀態(ON),而直流-直流轉換器單元(2)4與非升高電壓供給單元(1)5均處於無作用狀態(OFF)。升高電壓VPP1、VPP2分別為7.0伏特/7.5伏特與0.5伏特/1.8伏特。在驗證模式VR時,直流-直流轉換器單元(2)4與非升高電壓供給單元(1)5均處於作用狀態(ON),而直流-直流轉換器單元(1)3與非升高電壓供給單元(2)6均處於無作用狀態(OFF)。升高電壓VPP1、VPP2分別為0.5伏特/1.8伏特與4.0伏特。在休眠狀態PD時,非升高電壓供給單元(1)5、(2)6均處於作用狀態(ON),而直流-直流轉換器單元(1)3、(2)4均處於無作用狀態(OFF)。升高電壓VPP1、VPP2均為1.8伏特。在深度休眠狀態DPD時,非升高電壓供給單元(1)5、(2)6均處於作用狀態(ON),而直流-直流轉換器單元(1)3、(2)4均處於無作用狀態(0FF)。升高電壓VPP1、VPP2均為0.5伏特。
茲列出用於將內部偏壓線切換到供給升高電壓的另一條的操作順序。當由供給升高電壓VPP1切換成供給升高電壓VPP2時,在已暫停直流-直流轉換器單元(1)3之後線路開關部S8變成導電。將累積於電容器元件C21的電荷轉移到電容器元件C22。由於電荷的轉移,升高電壓VPP2的初始值會上昇。之後,直流-直流轉換器單元(2)4開始操作。在直流-直流轉換器單元(1)3的操作開始之前,同樣以電荷轉移的方式完成由供給升高電壓VPP2到供給升高電壓VPP1的切換。在第三具體實施例的一個應用中,用都被啟動的第一與第二系統(亦即,兩個直流-直流轉換器單元、兩條內部偏壓線及其他)啟動線路開關部持續一段指定的時間是有利的。例如,在由編程模式到驗證模式的模式轉換中,持續啟動第一系統的直流-直流轉換器單元(1)3直到第二系統的直流-直流轉換器單元(2)4變成有作用且升高電壓VPP2到達指定電壓值的附近。從而,第一系統的電容器元件C21的電荷輔助第二系統的直流-直流轉換器單元(2)4,同時歸功於持續操作的第一直流-直流轉換器單元(1)3與第二直流-直流轉換器單元(2)4,升高電壓VPP2會以高速到達指定電壓的附近。這可用以下事實解釋:持續操作之直流-直流轉換器的電流驅動能力遠高於開始操作的直流-直流轉換器。
由前述說明顯而易見,根據本發明的具體實施例,在供給升高電壓到內部偏壓線的期間,使直流-直流轉換器單元處於操作狀態以確保有足夠的電源供應能力,且在供給非升高電壓到內部偏壓線的期間,維持直流-直流轉換器單元處於無作用狀態。因此,在不需要供給升高電壓的期間,可防止直流-直流轉換器單元的功率消耗或產生升高電壓所導致的功率消耗,如此導致整體的功率消耗降低。
此外,在以升高電壓供給內部偏壓線接著啟動直流-直流轉換器單元的期間,非電壓供給單元(non-voltage supply section)係執行電壓供給操作以提早供給電力至內部偏壓線。這可輔助直流-直流轉換器單元,同時使得減少由直流-直流轉換器單元啟動直到內部偏壓線的電壓到達升高電壓值所消逝的時間成為有可能,藉此可加速存取操作。
顯然本發明不需受限於本文所示特定具體實施例且對於揭示的具體實施例可做成各種改變及修改而不脫離本發明的精神與範疇。
應用本發明的系統會有各種不同的最終形式。例如,有一種裝置能使得直流-直流轉換器單元、非升高電壓供給單元及其控制單元、命令控制電路和記憶格陣列、等等全都加在單一矽塊材(single silicon bulk)內。在另一種裝置中,直流-直流轉換器單元是加在單一矽塊材內,而非升高電壓供給單元及其控制單元、命令控制電路和記憶格陣列、等等都加在另一矽塊材內,且將該等矽塊材裝在單一封裝上。也有一種系統是把矽塊材中之直流-直流轉換器單元裝在封裝件上,而將在另一矽塊材內的非升高電壓供給單元及其控制單元、命令控制電路和記憶格陣列、等等裝在另一封裝件上,且將該等封裝件裝在系統基板上。
“記憶格陣列等等”係表示主動或被動電路,其係用作記憶體且包含數個記憶格、數個用於廣泛存取該等記憶格的邏輯電路、數個驅動電路、數個差分放大器、數個解碼器、及類似物。
1、3、4...直流-直流轉換器單元
2、5、6...非升高電壓供給單元
10...控制器
11...啟動控制單元
12...正常控制單元
13...命令控制電路
14...同步整流元件
15...電荷泵
16...同步整流逆接偏壓切換控制單元
17...電壓位準移位器
21...電壓設定部
131...邏輯閘
A11、A12、A13...放大器
C1、C21、C22...電容器元件
C2...電容器元件
DBC-1、DBC-2、DBC-3...命令轉換偵測訊號
DPD...深度休眠控制訊號
ER...抹除模式訊號
L1...電感元件
I20、I22、I23...輸入模式訊號的邏輯閘
ID...閒置模式訊號
Idle...閒置狀態
Idle1...第一閒置狀態
Idle2...第二閒置狀態
OFF...無作用狀態
ON...作用狀態
PD...休眠控制訊號
PG...編程模式訊號
POR...開機重設訊號
R1、R2、R20-R23...電阻元件
RD...讀出模式訊號
S1...開關電晶體
S5、T1、T2、T40...N型通道電晶體
S8...線路開關部
S234、T41...P型通道電晶體
SW2...開關
T1、T2...開關電晶體
T20、T23...開關電晶體
V01、V03、V04...回饋電壓
VCC...電源供應器電壓
VFB1、VFB2、VFB3...電壓
Vint...外部電壓
VPP、VPP1、VPP2...升高電壓
VR...驗證讀取模式訊號
VRF1、VRF2、VRF3...設置電壓
Vthn...臨界電壓
第1圖為圖解說明第一具體實施例的電路方塊圖;第2圖顯示根據第一具體實施例之用於各個操作狀態(operation state)的偏壓條件(biasing condition);第3圖具體說明根據第一具體實施例之同步整流元件(synchronous rectifying element)14和P型通道電晶體S234、T41;第4圖顯示根據第一具體實施例之用於各個操作狀態的其他偏壓條件;第5圖為圖解說明第二具體實施例的電路方塊圖;第6圖顯示根據第二具體實施例之用於各個操作狀態的偏壓條件;第7圖為圖解說明第三具體實施例的電路方塊圖;以及第8圖顯示根據第三具體實施例之用於各個操作狀態的偏壓條件。
1...直流-直流轉換器單元
2...非升高電壓供給單元
10...控制器
11...啟動控制單元
12...正常控制單元
13...命令控制電路
14...同步整流元件
131...邏輯閘
A11、A12、A13...放大器
C1、C21、C22...電容器元件
C2...電容器元件
DBC-1、DBC-2、DBC-3...命令轉換偵測訊號
DPD...深度休眠控制訊號
ER...抹除模式訊號
L1...電感元件
I20、I22、I23...輸入模式訊號的邏輯閘
ID...閒置模式訊號
Idle...閒置狀態
Idle1...第一閒置狀態
Idle2...第二閒置狀態
OFF...無作用狀態
ON...作用狀態
PD...休眠控制訊號
PG...編程模式訊號
POR...開機重設訊號
R1、R2、R20-R23...電阻元件
RD...讀出模式訊號
S1...開關電晶體
S5、T1、T2、T40...N型通道電晶體
S8...線路開關部
S234、T41...P型通道電晶體
SW2...開關
T1、T2...開關電晶體
T20、T23...開關電晶體
V01、V03、V04...回饋電壓
VCC...電源供應器電壓
VFB1、VFB2、VFB3...電壓
Vint...外部電壓
VPP、VPP1、VPP2...升高電壓
VR...驗證讀取模式訊號
VRF1、VRF2、VRF3...設置電壓
Vthn...臨界電壓
Claims (23)
- 一種儲存裝置,包含:記憶格陣列;內部偏壓線,該內部偏壓線供給偏壓至該記憶格陣列;直流-直流轉換器單元,具有耦合於該內部偏壓線的輸出線,該直流-直流轉換器單元升高外部電壓以供給升高電壓至該直流-直流轉換器單元之該輸出線;以及非升高電壓供給單元,具有耦合於該內部偏壓線的輸出線以用於供給等於或小於該外部電壓的非升高電壓至該非升高電壓供給單元之該輸出線,其中當該內部偏壓線維持在該升高電壓時,該非升高電壓供給單元不供給該非升高電壓至其輸出線,其中當該內部偏壓線維持在該非升高電壓時,該直流-直流轉換器單元不供給該升高電壓至其輸出線,以及其中在該直流-直流轉換器單元啟動之前,該非升高電壓供給單元供給該非升高電壓至該內部偏壓線,在該直流-直流轉換器單元啟動之後,該直流-直流轉換器單元供給該升高電壓至該內部偏壓線,該非升高電壓供給單元在該內部偏壓線到達該升高電壓時,停止供給該非升高電壓。
- 如申請專利範圍第1項之儲存裝置,其中該非升高電壓 供給單元包括第一切換部,該第一切換部係使對其供給該外部電壓之外部電壓線耦合至該內部偏壓線。
- 如申請專利範圍第2項之儲存裝置,其中在該非升高電壓供給單元供給該非升高電壓時,激發該第一切換部以使該外部電壓線耦合於該內部偏壓線。
- 如申請專利範圍第2項之儲存裝置,其中當要將該內部偏壓線設定成該非升高電壓時,停止該直流-直流轉換器單元供給該升高電壓,並激發該第一切換部以使該外部電壓線耦合於該內部偏壓線。
- 如申請專利範圍第2項之儲存裝置,復包括多種施加不同電壓於該內部偏壓線的操作模式,以及其中回應於由該等操作模式中之一種至該等操作模式中之另一種的轉換,而激發該第一切換部以使該外部電壓線耦合於該內部偏壓線。
- 如申請專利範圍第1項之儲存裝置,其中該非升高電壓供給單元包括使該內部偏壓線與接地線耦合的第二切換部,且其中,當要將該非升高電壓設定成低於該外部電壓時,停止該直流-直流轉換器單元供給該升高電壓,並激發該第二切換部以使該接地線耦合於該內部偏壓線。
- 如申請專利範圍第6項之儲存裝置,其中係以脈衝驅動(pulse driving)激發該第二切換部。
- 如申請專利範圍第2項之儲存裝置,其中該非升高電壓供給單元復包括使該內部偏壓線與接地線耦合的第二 切換部,以及其中,當要將該非升高電壓設定成低於該外部電壓時,在停止該直流-直流轉換器單元供給該升高電壓之後,激發該第一切換部,隨後激發該第二切換部以使該接地線耦合於該內部偏壓線。
- 如申請專利範圍第1項之儲存裝置,其中該內部偏壓線為該記憶格陣列之電源電壓源線,且其中該記憶格陣列處於作用狀態時,該直流-直流轉換器單元供給該升高電壓,以及該記憶格陣列處於待機狀態時,該非升高電壓供給單元供給該非升高電壓。
- 如申請專利範圍第1項之儲存裝置,其中該記憶格陣列為非揮發性記憶格陣列,其具有包括編程操作、抹除操作以及讀取操作的操作狀態,且其中該直流-直流轉換器單元在該記憶格陣列處於該等操作中之至少一種時對該內部偏壓線供給該升高電壓,且其中該非升高電壓供給單元在該記憶格陣列處於待機狀態時對該內部偏壓線供給該非升高電壓。
- 如申請專利範圍第10項之儲存裝置,其中該直流-直流轉換器單元包括電壓設定部,該電壓設定部對於每一該等操作設定預定電壓值作為該升高電壓。
- 如申請專利範圍第11項之儲存裝置,其中該讀取操作為驗證讀取操作,且在該編程操作或該抹除操作與該驗證讀取操作之間之該等操作狀態之轉換期間,該電壓設定部隨著該直流-直流轉換器單元的啟動而改變該預定 電壓值。
- 如申請專利範圍第12項之儲存裝置,其中該直流-直流轉換器單元復包括連接外部電壓線與該內部偏壓線的第一切換部,且其中在該等操作狀態的轉換期間激發該第一切換部持續一段預定時間。
- 如申請專利範圍第11項之儲存裝置,其中,該記憶格陣列除了該等操作狀態之外更具有一閒置狀態,該閒置狀態之供給電壓被該電壓設定部設定為該編程操作、該抹除操作以及該讀取操作的該等預定電壓值中之最低電壓值,其中,該閒置狀態為不進行該編程操作、該抹除操作或該讀取操作的無作用狀態。
- 如申請專利範圍第11項之儲存裝置,其中,該記憶格陣列除了該等操作狀態之外更具有一閒置狀態,該閒置狀態期間的該預定電壓值係等於在該讀取操作期間的該預定電壓值。
- 如申請專利範圍第1項之儲存裝置,其中該內部偏壓線包括兩條或更多條對其供給不同偏壓之內部偏壓線,該儲存裝置復包括與該等兩條或更多條內部偏壓線耦合的線路切換部,其中在供給該偏壓至該等內部偏壓線中之第一條時或暫停該供給之後、在開始供給該偏壓至該等內部偏壓線中之第二條之前及/或之後、以及在該等內部偏壓線中之該第二條到達目標偏壓之前,激發該線路切換部以使該等內部偏壓線中之該第一條連接至該等內部偏壓線中之該第二條。
- 一種用於控制儲存裝置的方法,該儲存裝置係供給源自外部電壓的升高電壓或者供給等於或小於該外部電壓的非升高電壓至在記憶格陣列中的內部偏壓線,該方法包括以下步驟:一直流-直流轉換器單元用以當該內部偏壓線維持在該升高電壓時,暫停該非升高電壓的產生;一非升高電壓供給單元用以當該內部偏壓線維持在該非升高電壓時,暫停該升高電壓的產生;以及在該直流-直流轉換器單元啟動之前,該非升高電壓供給單元供給該非升高電壓至該內部偏壓線,在該直流-直流轉換器單元啟動之後,該直流-直流轉換器單元供給該升高電壓至該內部偏壓線,該非升高電壓供給單元在該內部偏壓線到達該升高電壓時,停止供給該非升高電壓。
- 如申請專利範圍第17項之用於控制儲存裝置的方法,其中該記憶格陣列為非揮發性記憶格陣列,且其中該升高電壓為在編程操作、抹除操作、或讀取操作的操作模式中之一種中的偏壓,且其中對於每一該等操作設定預定電壓值。
- 如申請專利範圍第18項之用於控制儲存裝置的方法,其中該讀取操作為驗證讀取操作,且其中於該編程操作或該抹除操作與該驗證讀取操作之間之該等操作模式之轉換期間,根據該等操作設定預定電壓值同時維持產生該升高電壓。
- 如申請專利範圍第19項之用於控制儲存裝置的方法,復包括以下步驟:在該等操作模式的轉換期間供給該外部電壓持續一段預定時間以便促成該升高電壓之預定電壓值的轉換。
- 如申請專利範圍第18項之用於控制儲存裝置的方法,其中,該記憶格陣列除了該操作狀態之外更具有一閒置狀態,該閒置狀態之供給電壓係維持在該等預定電壓值的最低電壓值,其中,該閒置狀態為不進行該編程操作、該抹除操作或該讀取操作的無作用狀態。
- 如申請專利範圍第21項之用於控制儲存裝置的方法,其中,該記憶格陣列除了該操作狀態之外更具有一閒置狀態,該閒置狀態期間的該預定電壓值係在該讀取操作期間的該預定電壓值。
- 如申請專利範圍第17項之用於控制儲存裝置的方法,其中該記憶格陣列包含兩條或更多條對其供給不同偏壓之內部偏壓線,該方法復包括以下步驟:在暫停產生該非升高或升高電壓之後或在對該等內部偏壓線中之一條進行偏壓供給操作期間,在開始對該等內部偏壓線中之另一條進行該偏壓供給操作直到該等內部偏壓線中之該另一條到達目標偏壓之前及/或之後,將該等內部偏壓線中之該一條的殘留電荷轉移到該等內部偏壓線中之該另一條。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2005/018085 WO2007043095A1 (ja) | 2005-09-30 | 2005-09-30 | 記憶装置、および記憶装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200723290A TW200723290A (en) | 2007-06-16 |
TWI395227B true TWI395227B (zh) | 2013-05-01 |
Family
ID=37901742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095136177A TWI395227B (zh) | 2005-09-30 | 2006-09-29 | 儲存裝置以及其控制方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7881142B2 (zh) |
JP (1) | JPWO2007043095A1 (zh) |
TW (1) | TWI395227B (zh) |
WO (1) | WO2007043095A1 (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7599231B2 (en) * | 2006-10-11 | 2009-10-06 | Atmel Corporation | Adaptive regulator for idle state in a charge pump circuit of a memory device |
CN102576236B (zh) * | 2009-09-09 | 2015-03-25 | 马维尔国际贸易有限公司 | 具有多个电源和/或多个低功率模式的存储器 |
KR101780421B1 (ko) * | 2011-02-28 | 2017-09-21 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그것의 워드라인 전압 발생 방법, 프로그램 방법 및 읽기 방법, 그리고 그것을 포함하는 메모리 시스템 및 전자 장치 |
JP5982510B2 (ja) * | 2015-02-09 | 2016-08-31 | 力晶科技股▲ふん▼有限公司 | 電圧発生回路、レギュレータ回路、半導体記憶装置及び半導体装置 |
KR102291803B1 (ko) * | 2015-04-07 | 2021-08-24 | 삼성전자주식회사 | 불휘발성 메모리 시스템의 동작 방법, 및 그것을 포함하는 사용자 시스템의 동작 방법 |
KR20170006980A (ko) * | 2015-07-10 | 2017-01-18 | 에스케이하이닉스 주식회사 | 파워 온 리셋 회로 및 이를 포함하는 반도체 메모리 장치 |
US10802736B2 (en) | 2017-07-27 | 2020-10-13 | Qualcomm Incorporated | Power down mode for universal flash storage (UFS) |
JP2020149753A (ja) * | 2019-03-15 | 2020-09-17 | 株式会社東芝 | 制御装置、及び磁気ディスク装置 |
TWI708466B (zh) * | 2020-02-20 | 2020-10-21 | 龍華科技大學 | 一種兩級式電源供應器 |
US11335416B1 (en) * | 2020-12-16 | 2022-05-17 | Micron Technology, Inc. | Operational modes for reduced power consumption in a memory system |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW314623B (en) * | 1994-03-19 | 1997-09-01 | Macronix Int Co Ltd | Improved supplied voltage detecting circuit |
JPH10241385A (ja) * | 1997-02-27 | 1998-09-11 | Toshiba Corp | 中間電圧発生回路およびこれを有する半導体集積回路装置 |
US5907505A (en) * | 1996-09-30 | 1999-05-25 | Kabushiki Kaisha Toshiba | Power source circuit device used for a semiconductor memory |
TW430812B (en) * | 1997-06-27 | 2001-04-21 | Aplus Integrated Circuits Inc | Node-precise voltage regulation for a MOS memory system |
TW473729B (en) * | 2000-01-04 | 2002-01-21 | Via Tech Inc | Motherboard for automatically outputting appropriate voltage source and the method thereof |
TW480493B (en) * | 1999-03-30 | 2002-03-21 | Sharp Kk | Semiconductor memory device |
US6473321B2 (en) * | 2000-07-03 | 2002-10-29 | Hitachi, Ltd. | Semiconductor integrated circuit and nonvolatile semiconductor memory |
US20020191472A1 (en) * | 2001-06-15 | 2002-12-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device operating with low power consumption |
TW527601B (en) * | 2000-01-31 | 2003-04-11 | Fujitsu Ltd | Internal supply voltage generating circuit in a semiconductor memory device and method for controlling the same |
TW530307B (en) * | 1999-02-08 | 2003-05-01 | Toshiba Corp | A nonvolatile semiconductor memory device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6209034B1 (en) * | 1994-09-02 | 2001-03-27 | Nec Corporation | Remote keyboard macros activated by hot icons |
JP4149637B2 (ja) * | 2000-05-25 | 2008-09-10 | 株式会社東芝 | 半導体装置 |
US6469482B1 (en) * | 2000-06-30 | 2002-10-22 | Intel Corporation | Inductive charge pump circuit for providing voltages useful for flash memory and other applications |
-
2005
- 2005-09-30 JP JP2007539720A patent/JPWO2007043095A1/ja active Pending
- 2005-09-30 WO PCT/JP2005/018085 patent/WO2007043095A1/ja active Application Filing
-
2006
- 2006-09-29 TW TW095136177A patent/TWI395227B/zh active
- 2006-09-29 US US11/529,790 patent/US7881142B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW314623B (en) * | 1994-03-19 | 1997-09-01 | Macronix Int Co Ltd | Improved supplied voltage detecting circuit |
US5907505A (en) * | 1996-09-30 | 1999-05-25 | Kabushiki Kaisha Toshiba | Power source circuit device used for a semiconductor memory |
JPH10241385A (ja) * | 1997-02-27 | 1998-09-11 | Toshiba Corp | 中間電圧発生回路およびこれを有する半導体集積回路装置 |
TW430812B (en) * | 1997-06-27 | 2001-04-21 | Aplus Integrated Circuits Inc | Node-precise voltage regulation for a MOS memory system |
TW530307B (en) * | 1999-02-08 | 2003-05-01 | Toshiba Corp | A nonvolatile semiconductor memory device |
TW480493B (en) * | 1999-03-30 | 2002-03-21 | Sharp Kk | Semiconductor memory device |
TW473729B (en) * | 2000-01-04 | 2002-01-21 | Via Tech Inc | Motherboard for automatically outputting appropriate voltage source and the method thereof |
TW527601B (en) * | 2000-01-31 | 2003-04-11 | Fujitsu Ltd | Internal supply voltage generating circuit in a semiconductor memory device and method for controlling the same |
US6473321B2 (en) * | 2000-07-03 | 2002-10-29 | Hitachi, Ltd. | Semiconductor integrated circuit and nonvolatile semiconductor memory |
US20020191472A1 (en) * | 2001-06-15 | 2002-12-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device operating with low power consumption |
Also Published As
Publication number | Publication date |
---|---|
US7881142B2 (en) | 2011-02-01 |
JPWO2007043095A1 (ja) | 2009-04-16 |
US20070076492A1 (en) | 2007-04-05 |
WO2007043095A9 (ja) | 2007-05-31 |
WO2007043095A1 (ja) | 2007-04-19 |
TW200723290A (en) | 2007-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI395227B (zh) | 儲存裝置以及其控制方法 | |
US6128242A (en) | Power supply circuit and semiconductor memory device having the same | |
US6373325B1 (en) | Semiconductor device with a charge pumping circuit | |
US7633824B2 (en) | Charge pump to supply voltage bands | |
US5889723A (en) | Standby voltage boosting stage and method for a memory device | |
US6278316B1 (en) | Pump circuit with reset circuitry | |
US6226224B1 (en) | Semiconductor integrated circuit device and storage device | |
US6771547B2 (en) | Boosted voltage generating circuit and semiconductor memory device having the same | |
JPH10507296A (ja) | 高速、低電圧不揮発性メモリ | |
JP5087670B2 (ja) | 電圧発生回路 | |
US20080143401A1 (en) | Charge pump circuit | |
US20040150463A1 (en) | Semiconductor device having a boosting circuit to supress current consumption | |
US6545917B2 (en) | Circuit for clamping word-line voltage | |
CN211046760U (zh) | 电荷泵电路和非易失性存储器设备 | |
US9423814B2 (en) | Apparatus of supplying power while maintaining its output power signal and method therefor | |
US8344766B2 (en) | Reset circuit of high voltage circuit | |
US5881012A (en) | Semiconductor integrated circuit | |
JP2003223794A (ja) | 不揮発性半導体装置の昇圧回路 | |
US8743648B2 (en) | Internal power source voltage generating circuit of semiconductor memory and method for generating internal power source voltage | |
US6781439B2 (en) | Memory device pump circuit with two booster circuits | |
JP2004519812A (ja) | 大容量性負荷に対するアナログ電圧の高速スイッチングを行うシステム及び方法 | |
JP3180799B2 (ja) | 電圧制御装置及び電圧制御方法 | |
JP4895867B2 (ja) | 内部電圧発生回路 | |
JPH09312095A (ja) | 半導体集積回路 | |
KR100587026B1 (ko) | 백-바이어스 전압 발생회로 |