KR20170104787A - 차지 펌프 회로 및 이를 포함하는 내부 전압 생성 회로 - Google Patents

차지 펌프 회로 및 이를 포함하는 내부 전압 생성 회로 Download PDF

Info

Publication number
KR20170104787A
KR20170104787A KR1020160027621A KR20160027621A KR20170104787A KR 20170104787 A KR20170104787 A KR 20170104787A KR 1020160027621 A KR1020160027621 A KR 1020160027621A KR 20160027621 A KR20160027621 A KR 20160027621A KR 20170104787 A KR20170104787 A KR 20170104787A
Authority
KR
South Korea
Prior art keywords
charge
switches
switch group
nth
circuit
Prior art date
Application number
KR1020160027621A
Other languages
English (en)
Other versions
KR102454863B1 (ko
Inventor
서상조
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160027621A priority Critical patent/KR102454863B1/ko
Priority to US15/207,283 priority patent/US10250129B2/en
Priority to CN201610590189.3A priority patent/CN107171546B/zh
Publication of KR20170104787A publication Critical patent/KR20170104787A/ko
Application granted granted Critical
Publication of KR102454863B1 publication Critical patent/KR102454863B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M2001/009—
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/072—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate an output voltage whose value is lower than the input voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명의 일 실시예에 따른 차지 펌프 회로는, 출력 전압이 목표 전압에 도달할 때까지 전하 펌핑 동작을 수행하는 차지 펌핑부; 및 상기 차지 펌핑부와 부하 회로 사이에 병렬 연결된 제 1 내지 제 N 캐패시터를 포함하여, 상기 전하 펌핑 동작 이후에 상기 제 1 내지 제 N 캐패시터와 상기 부하 회로 사이의 제 1 내지 제 N 전하 공유 동작을 순차적으로 수행하되, 상기 제 1 내지 제 N 전하 공유 동작을 상호 배타적으로 수행하는 다단 전하 공유부를 포함할 수 있다.

Description

차지 펌프 회로 및 이를 포함하는 내부 전압 생성 회로 {CHARGE PUMP CIRCUIT AND INTERNAL VOLTAGE GENERATION CIRCUIT INCLUDING THE SAME}
본 특허문헌은 반도체 설계 기술에 관한 것으로, 구체적으로는 반도체 메모리 장치의 차지 펌프 회로 및 이를 포함한 내부 전압 생성 회로에 관한 것이다.
반도체 메모리 장치는 외부 전원으로 다양한 레벨의 전압을 갖는 내부 전원들을 생성하고, 내부 전원은 그 목적에 따라 반도체 메모리 장치의 내부 동작에 이용된다.
외부 전원으로 내부 전원을 생성하는 방식은 크게 두 가지로 구분된다. 그 중 하나는 외부 전원을 낮은 전위로 다운 컨버팅(down converting)하여 외부 전원의 전위보다 낮은 내부 전원을 생성하는 방식이고, 다른 하나는 외부 전원을 차지 펌핑(charge pump)하여 외부 전원의 전위보다 높거나 혹은 접지 전위보다 낮은 내부 전원을 생성하는 방식이다.
차지 펌핑에 의하여 생성된 내부 전원 중 가장 보편적으로 사용되는 것은 고전압(VPP)과 백 바이어스 전압(VBB)이다. 고전압(VPP)은 메모리 셀을 억세스하기 위해 셀 트랜지스터의 게이트(또는 워드 라인(word line))에 셀 데이터의 손실이 없도록 외부 전압인 전원 전압(VCC) 보다 높은 전위를 갖도록 생성된다. 백 바이어스 전압(VBB)는 메모리 셀에 저장되어 있는 데이터의 손실을 막기 위해 셀 트랜지스터의 벌크에 외부 전압인 접지 전압(VSS)보다 낮은 전위를 가지도록 생성된다.
도 1 은 일반적인 차지 펌프 회로(10)를 도시한 도면이다.
도 1 을 참조하면, 차지 펌프 회로(10)는 차지 펌핑부(12), 출력 캐패시터(C0) 및 스위치(SW)를 포함한다.
차지 펌핑부(12)는 입력 전압을 부하 회로(20)가 필요로 하는 만큼 부스팅된 출력 전압(VPASSPMP)으로 펌핑한다. 차지 펌핑부(12)는, 서로 상반된 위상을 갖는 제 1 클럭(CLK1) 및 제 2 클럭(CLK2)에 따라 온/오프되는 복수 개의 스위치(미도시)를 내부에 구비하여 특정 노드의 전하를 출력 캐패시터(C0)에 충전하거나 방전시키고, 이를 통해 출력단(OUT_ND)에서 부스팅된 출력 전압(VPASSPMP)을 얻을 수 있다.
즉, 차지 펌프 회로(10)는 입력 전압을 부스팅하여 높은 전압 레벨의 출력 전압(VPASSPMP)을 만들어 내며, 이렇게 부스팅된 출력 전압(VPASSPMP)을 일정 수준으로 유지하기 위해 출력 캐패시터(C0)를 사용하게 된다. 차지 펌프 회로(10)의 출력단(OUT_ND)에 연결된 부하 회로(20)는 차지 펌프 회로(10)로부터 전압과 전류를 공급받을 수 있다.
상술한 차지 펌프 회로(10)의 동작을 설명하면, 초기에 스위치(SW)를 오픈 시키고, 전하 펌핑 동작을 수행하여 부스팅된 출력 전압(VPASSPMP)을 출력 캐패시터(C0)에 충전한다. 이 후, 출력 전압(VPASSPMP)이 목표 전압에 도달하면, 스위치(SW)를 닫아, 차지 펌프 회로(10)의 출력 전압(VPASSPMP)을 부하 회로(20)의 입력단(INIT_ND)으로 공급할 수 있다. 이 때, 차지 펌프 회로(10)의 출력 전압(VPASSPMP)이 부하 회로(20)의 입력단(INIT_ND)으로 공급될 때, 전하 공유(charge sharing) 동작이 발생하게 된다. 전하 공유(charge sharing) 동작 중에 차지 펌프 회로의 출력단(OUT_ND)과 부하 회로(20)의 입력단(INIT_ND), 양단의 캐패시턴스가 동일한 시점에서 차지 펌프 회로(10)에서 부하 회로(20)로 출력 전압의 중간 레벨을 가지는 전압이 제공될 수 있다.
상술한 차지 펌프 회로(10)에서, 출력 캐패시터(C0)의 캐패시턴스(즉, 사이즈)는 차지 펌프 회로(10)의 전압/전류 공급 능력과 부하 회로(20)에서 필요로 하는 전류량, 전압 안정도 (ripple) 등을 고려하여 결정하게 된다.
즉, 출력 캐패시터(C0)의 캐패시턴스가 크면, 펌핑 동작에 따른 전압 리플이 작게 되고, 부하 회로(20)가 순간적으로 전류를 쓰게 되어도 전압을 유지하는 특성도 함께 좋아진다. 그러나, 이를 유지하기 위해 초기 많은 양의 전하가 필요하게 되고, 차지 펌프 회로(10) 입장에서는 이 출력 캐패시터(C0) 또한 부하로 보이기 때문에 출력단(OUT_ND)의 전압이 떨어졌을 때 회복하는데 더 많은 시간이 필요하게 된다. 반면, 출력 캐패시터(C0)의 캐패시턴스가 작으면, 출력단(OUT_ND)의 전압이 떨어졌을 때 단 시간 내에 회복이 가능하지만, 펌핑 동작에 따른 전압 리플이 크게 되고 순간적인 전류 소모에 따른 전압 변동이 커지게 된다.
따라서, 차지 펌프 회로(10)의 출력 캐패시터(C0)의 캐패시턴스를 결정하는 데 어려움이 있었다.
본 발명의 실시예가 해결하고자 하는 기술적 과제는 전하 공유 동작을 적어도 두 번 이상 수행하여 출력 전압의 전달 효율을 향상시킬 수 있는 차지 펌프 회로 및 이를 포함하는 내부 전압 생성 회로를 제공하는 데 있다.
본 발명의 일 실시예에 따르면, 차지 펌프 회로는, 출력 전압이 목표 전압에 도달할 때까지 전하 펌핑 동작을 수행하는 차지 펌핑부; 및 상기 차지 펌핑부와 부하 회로 사이에 병렬 연결된 제 1 내지 제 N 캐패시터를 포함하여, 상기 전하 펌핑 동작 이후에 상기 제 1 내지 제 N 캐패시터와 상기 부하 회로 사이의 제 1 내지 제 N 전하 공유 동작을 순차적으로 수행하되, 상기 제 1 내지 제 N 전하 공유 동작을 상호 배타적으로 수행하는 다단 전하 공유부를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 내부 전압 생성 회로는, 기준 전압과 내부 전압을 비교하여 감지 신호를 생성하는 감지부; 상기 감지 신호에 응답하여 주기 신호를 생성하는 오실레이터; 및 출력단과 내부 회로 사이에 병렬 연결된 제 1 내지 제 N 캐패시터를 포함하여, 상기 주기 신호에 응답하여 상기 내부 전압이 목표 전압에 도달할 때까지 전하 펌핑 동작을 수행한 후에 상기 제 1 내지 제 N 캐패시터와 상기 내부 회로 사이의 제 1 내지 제 N 전하 공유 동작을 순차적으로 수행하되, 상기 제 1 내지 제 N 전하 공유 동작을 상호 배타적으로 수행하여 상기 내부 회로에 상기 내부 전압을 제공하는 차지 펌프 회로를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 차지 펌프 방법은, 출력단과 부하 회로 사이에 병렬 연결된 제 1 내지 제 N 캐패시터를 포함하는 전하 펌핑 회로에 있어서, 출력 전압이 목표 전압에 도달할 때까지 전하 펌핑 동작을 수행하는 단계; 및 상기 제 1 내지 제 N 캐패시터와 상기 부하 회로 사이의 제 1 내지 제 N 전하 공유 동작을 순차적으로 수행하되, 상기 제 1 내지 제 N 전하 공유 동작을 상호 배타적으로 수행하는 단계를 포함할 수 있다.
제안된 실시예에 따른 차지 펌프 회로는, 전하 공유 동작을 여러 번에 걸쳐 수행함으로써 부하 회로로 전달되는 출력 전압의 전달 효율을 향상시킬 수 있다는 효과가 있다.
또한, 제안된 실시예에 따른 차지 펌프 회로는, 출력단에서 보이는 전압 하락폭을 작게 할 수 있어 항복 전압(break-down voltage) 보호 특성을 향상시킬 수 있다는 효과가 있다.
또한, 제안된 실시예에 따른 차지 펌프 회로는, 부하 회로와 연결된 이후에 출력 캐패시턴스가 작아지므로 부하 회로의 목표 전압에 빠르게 도달할 수 있어 동작 속도를 개선할 수 있다는 효과가 있다.
도 1 은 일반적인 차지 펌프 회로(10)를 도시한 도면이다.
도 2 는 본 발명의 일 실시예에 따른 차지 펌프 회로(100)의 회로도 이다.
도 3a 내지 도 3c 는 도 2 의 차지 펌프 회로(100)의 동작을 설명하기 위한 회로도 이다.
도 4 는 도 2 의 차지 펌프 회로(100)의 동작을 설명하기 위한 타이밍도 이다.
도 5 는 본 발명의 다른 실시예에 따른 차지 펌프 회로(200)의 회로도 이다.
도 6 은 도 5 의 차지 펌프 회로(200)의 동작을 설명하기 위한 표 이다.
도 7 은 본 발명의 또 다른 실시예에 따른 차지 펌프 회로(300)의 회로도 이다.
도 8 은 도 7 의 차지 펌프 회로(300)의 동작을 설명하기 위한 표 이다.
도 9 는 본 발명의 일 실시예에 따른 차지 펌프 회로를 포함하는 내부 전압 생성 회로(400)의 블록도 이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예들을 첨부 도면을 참조하여 설명하고자 한다.
도 2 는 본 발명의 일 실시예에 따른 차지 펌프 회로(100)의 회로도 이다.
도 2 를 참조하면, 본 발명의 일 실시예에 따른 차지 펌프 회로(100)는, 차지 펌핑부(120) 및 다단 전하 공유부(130)를 포함할 수 있다.
차지 펌핑부(120)는, 출력 전압(VPASSPMP)이 목표 전압에 도달할 때까지 전하 펌핑 동작을 수행할 수 있다. 차지 펌핑부(120)는, 서로 상반된 위상을 갖는 제 1 클럭(CLK1) 및 제 2 클럭(CLK2)에 따라 온/오프되는 복수 개의 스위치(미도시)를 내부에 구비하여 특정 노드의 전하를 다단 전하 공유부(130)에 구비된 제 1 및 제 2 캐패시터(C1, C2)에 충전하거나 방전시키고, 이를 통해 출력단(OUT_ND)에서 부스팅된 출력 전압(VPASSPMP)을 얻을 수 있다.
다단 전하 공유부(130)는, 차지 펌핑부(120)와 부하 회로(150) 사이에 병렬 연결된 제 1 및 제 2 캐패시터(C1, C2)를 포함하여, 전하 펌핑 동작 이후에 제 1 및 제 2 캐패시터(C1, C2)와 부하 회로(150) 사이의 제 1 및 제 2 전하 공유 동작을 순차적으로 수행하되, 상기 제 1 및 제 2 전하 공유 동작을 상호 배타적으로 수행할 수 있다.
보다 상세하게, 다단 전하 공유부(130)는, 차지 펌핑부(120)의 출력단(OUT_ND)과 부하 회로(150)의 입력단(INIT_ND) 사이에 직렬 연결된 제 1 및 제 2 스위치(SW1, SW2)와, 제 1 스위치(SW1)와 제 2 스위치(SW2)의 공통 노드(COM_ND)에 일단이 연결된 제 3 스위치(SW3)와, 제 3 스위치(SW3)의 타단과 접지 전압단(VSS) 사이에 연결된 제 1 캐패시터(C1) 및 차지 펌핑부(120)의 출력단(OUT_ND)과 접지 전압단(VSS) 사이에 연결된 제 2 캐패시터(C2)를 포함할 수 있다. 이 때, 제 1 스위치(SW1) 및 제 2 스위치(SW2)는, 전하 펌핑 동작 및 제 1 전하 공유 동작 시에 순차적으로 턴 오프 될 수 있다. 또한, 제 3 스위치(SW3)는, 제 1 전하 공유 동작 후 제 2 전하 공유 동작 시에 턴 오프 될 수 있다.
본 발명의 실시예에서, 제 1 및 제 2 캐패시터(C1, C2)의 토탈 캐패시턴스는 도 1 의 출력 캐패시터(C0)의 캐패시턴스와 동일할 수 있다.
상기와 같은 구성을 가지는 본 발명의 실시예에 따른 차지 펌프 회로(100)는, 기존의 출력 캐패시터(C0)의 캐패시턴스와 동일한 캐패시턴스를 가지는 캐패시터들을 출력단(OUT_ND)에서 적어도 두 개 이상 병렬 연결하도록 구성한다. 그리고, 출력 전압(VPASSPMP)이 목표 전압에 도달할 때까지 전하 펌핑 동작을 수행하여 각 캐패시터들에 출력 전압(VPASSPMP)을 충전한 후에, 각 캐패시터들과 부하 회로(150) 사이의 전하 공유 동작을 순차적이고 상호 배타적으로 수행한다. 즉, 전하 공유 동작을 두 번 이상 다단(MULTI-STAGE)으로 수행하여, 부하 회로(150)의 입력단(INIT_ND)의 전압이 상승한 상태에서 다시 전하 공유 동작을 수행할 수 있다. 따라서, 부하 회로(150)의 입력단(INIT_ND)이 빠르게 목표 전압에 도달할 수 있다.
또한, 순차적으로 전하 공유 동작이 수행됨으로써 차지 펌프 회로(100)의 출력단(OUT_ND)에서 보이는 전압 하락폭이 줄어들고, 이에 따라 항복 전압(break-down voltage) 보호 특성을 향상시킬 수 있고, 부하 회로(150)와 연결된 이후에 출력 캐패시턴스가 작아지므로 부하 회로(150)의 목표 전압에 빠르게 도달할 수 있어 동작 속도를 개선할 수 있다.
이하, 도면을 참조하여 도 2 의 차지 펌프 회로(100)의 동작을 설명하면 다음과 같다.
도 3a 내지 도 3c 는 도 2 의 차지 펌프 회로(100)의 동작을 설명하기 위한 회로도 이다. 도 4 는 도 2 의 차지 펌프 회로(100)의 동작을 설명하기 위한 타이밍도 이다. 설명의 편의를 위해, 제 1 캐패시터(C1)는 제 2 캐패시터(C2)와 동일 캐패시턴스(예를 들어, 각각 1 uF)를 가지며, 또한, 제 1 및 제 2 캐패시터(C1, C2)의 토탈 캐패시턴스(즉, 2 uF)는 부하 회로(150)의 로드 캐패시터(CL)의 캐패시턴스(즉, 2 uF)와 동일한 것으로 가정한다.
도 3a 및 도 4 를 참조하면, 우선, 전하 펌핑 동작이 수행된다. 전하 펌핑 동작 시에, 제 1 스위치(SW1)는 턴 오프 되고, 제 2 스위치(SW2) 및 제 3 스위치(SW3)는 턴 온 된다. 따라서, 차지 펌프 회로(100)는 부스팅된 출력 전압(VPASSPMP)을 제 1 및 제 2 캐패시터(C1, C2)에 충전시킬 수 있다. 이 때, 출력 전압(VPASSPMP)이 10V 라면, 제 1 캐패시터(C1)와 제 2 캐패시터(C2)는 동일한 캐패시턴스를 가지므로, 각각 10u의 전하가 충전될 수 있다. (즉, Q1=Q2=10u, QL=0)
또한, 본 발명의 실시예에 따른 제 1 및 제 2 캐패시터(C1, C2)의 토탈 캐패시턴스는 종래의 기술에 따른 도 1 의 출력 캐패시터(C0)의 캐패시턴스와 동일한 값을 가지므로, 종래의 기술에 따른 차지 펌프 회로(10)의 출력단(OUT_ND)에서 출력되는 출력 전압(VPASSPMP)과 본 발명의 실시예에 따른 차지 펌프 회로(100)의 출력단(OUT_ND)에서 출력되는 출력 전압(VPASSPMP)은 실질적으로 동일한 값을 가질 수 있다.
도 3b 및 도 4 를 참조하면, 제 1 전하 공유 동작이 수행된다. 제 1 전하 공유 동작 시에, 제 2 스위치(SW2)는 턴 오프 되고, 제 1 스위치(SW1) 및 제 3 스위치(SW3)는 턴 온 된다. 따라서, 제 1 캐패시터(C1)에 충전된 출력 전압(VPASSPMP)이 부하 회로(150)에 전달될 수 있다. 이 때, 제 1 캐패시터(C1)의 캐패시턴스와 로드 캐패시터(CL)의 캐패시턴스의 비가 1:2이므로, 전하량 보존 법칙이 적용되어 제 1 캐패시터(C1)와 로드 캐패시터(CL)에는 각각 3.3u와 6.6 u의 전하가 충전될 수 있다. (즉, Q1=3.33u, Q2=10u, QL=6.66u) 결과적으로, 부하 회로(150)의 입력단(INIT_ND)로 3.3V의 전압이 전달된다.
도 3c 및 도 4 를 참조하면, 제 2 전하 공유 동작이 수행된다. 제 2 전하 공유 동작 시에, 제 3 스위치(SW3)는 턴 오프 되고, 제 1 스위치(SW1) 및 제 2 스위치(SW2)는 턴 온 된다. 따라서, 제 2 캐패시터(C2)에 충전된 출력 전압(VPASSPMP)이 부하 회로(150)에 전달될 수 있다. 이 때, 제 2 캐패시터(C2)의 캐패시턴스와 로드 캐패시터(CL)의 캐패시턴스의 비가 1:2이므로, 전하량 보존 법칙이 적용되어 제 2 캐패시터(C2)와 로드 캐패시터(CL)에는 각각 5.56u와 11.1 u의 전하가 충전될 수 있다. (즉, Q1=3.33u, Q2=5.56u, QL=11.1u) 결과적으로, 부하 회로(150)의 입력단(INIT_ND)로 5.56V의 전압이 전달된다. 즉, 동일 조건에서, 종래의 기술에 따른 차지 펌프 회로(10)에서 부하 회로(20)로 전달되는 출력 전압(VPASSPMP)의 전달 효율은 50%인 반면, 본 발명의 실시예에 따른 차지 펌프 회로(100)에서 부하 회로(150)로 전달되는 출력 전압(VPASSPMP)의 전달 효율은 55.6%가 되어 향상된 전달 효율을 가질 수 있다.
상기에서는, 2단 전하 공유 동작을 설명하였으나 본 발명의 실시예는 이에 한정되지 않고 N 단 전하 공유 동작을 수행하여 전압 전달 효율을 향상 시킬 수 있다. 이하에서는, N 개의 캐패시터를 이용하여 N 단 전하 공유 동작을 수행할 수 있는 실시예에 대해 설명한다.
도 5 는 본 발명의 다른 실시예에 따른 차지 펌프 회로(200)의 회로도 이다.
도 5 를 참조하면, 본 발명의 일 실시예에 따른 차지 펌프 회로(200)는, 차지 펌핑부(220) 및 다단 전하 공유부(230)를 포함할 수 있다.
차지 펌핑부(220)는, 출력 전압(VPASSPMP)이 목표 전압에 도달할 때까지 전하 펌핑 동작을 수행할 수 있다. 차지 펌핑부(220)는, 서로 상반된 위상을 갖는 제 1 클럭(CLK1) 및 제 2 클럭(CLK2)에 따라 온/오프되는 복수 개의 스위치(미도시)를 내부에 구비하여 특정 노드의 전하를 다단 전하 공유부(230)에 구비된 제 1 내지 제 N 캐패시터(C1~CN)에 충전하거나 방전시키고, 이를 통해 출력단(OUT_ND)에서 부스팅된 출력 전압(VPASSPMP)을 얻을 수 있다.
다단 전하 공유부(230)는, 차지 펌핑부(220)와 부하 회로(250) 사이에 병렬 연결된 제 1 내지 제 N 캐패시터(C1~CN)를 포함하여, 전하 펌핑 동작 이후에 제 1 내지 제 N 캐패시터(C1~CN)와 부하 회로(250) 사이의 제 1 내지 제 N 전하 공유 동작을 순차적으로 수행하되, 상기 제 1 내지 제 N 전하 공유 동작을 상호 배타적으로 수행할 수 있다.
보다 상세하게, 다단 전하 공유부(230)는, 차지 펌핑부(220)의 출력단(OUT_ND)과 부하 회로(250)의 입력단(INIT_ND) 사이에 직렬 연결된 N 개의 스위치들(SWA_1~SWA_N)을 포함하는 제 1 스위치 그룹(SW_GRP1)과, 제 1 스위치 그룹(SW_GRP1)의 N 개의 스위치들(SWA_1~SWA_N)의 공통 노드(CND_1~CND_N-1)에 일단이 연결된 (N-1) 개의 스위치들(SWB_1~SWB_N-1)을 포함하는 제 2 스위치 그룹(SW_GRP2)과, 제 2 스위치 그룹(SW_GRP2)의 (N-1) 개의 스위치들(SWB_1~SWB_N-1)의 타단과 접지 전압단(VSS) 사이에 각각 연결된 제 1 내지 제 (N-1) 캐패시터(C1~CN-1) 및 차지 펌핑부(220)의 출력단(OUT_ND)과 접지 전압단(VSS) 사이에 연결된 제 N 캐패시터(CN)를 포함할 수 있다. 이 때, 제 1 스위치 그룹(SW_GRP1)의 N 개의 스위치들(SWA_1~SWA_N)은, 전하 펌핑 동작과 제 1 내지 제 (N-1) 전하 공유 동작 시에 순차적으로 턴 오프 될 수 있다. 또한, 제 2 스위치 그룹(SW_GRP2)의 (N-1) 개의 스위치들(SWB_1~SWB_N-1)은, 제 1 내지 제 (N-1) 전하 공유 동작 중 해당 전하 공유 동작 후에 턴 오프 될 수 있다.
본 발명의 실시예에서, 제 1 내지 제 N 캐패시터(C1~CN)의 토탈 캐패시턴스는 도 1 의 출력 캐패시터(C0)의 캐패시턴스와 동일할 수 있다.
도 6 은 도 5 의 차지 펌프 회로(200)의 동작을 설명하기 위한 표 이다.
도 6 을 참조하면, 우선, 전하 펌핑 동작이 수행된다. 전하 펌핑 동작 시에, 제 1 스위치 그룹(SW_GRP1)의 스위치(SWA_1)는 턴 오프 되고, 제 1 스위치 그룹(SW_GRP1)의 나머지 스위치들(SWA_2~SWA_N)은 턴 온 된다. 또한, 제 2 스위치 그룹(SW_GRP2)의 (N-1) 개의 스위치들(SWB_1~SWB_N-1)도 턴 온 된다. 따라서, 차지 펌프 회로(200)는 부스팅된 출력 전압(VPASSPMP)을 제 1 내지 제 N 캐패시터(C1~CN)에 충전시킬 수 있다.
다음으로, 제 1 전하 공유 동작이 수행된다. 제 1 전하 공유 동작 시에, 제 1 스위치 그룹(SW_GRP1)의 스위치(SWA_2)는 턴 오프 되고, 제 1 스위치 그룹(SW_GRP1)의 나머지 스위치들(SWA_1,SWA_3~SWA_N)은 턴 온 된다. 또한, 제 2 스위치 그룹(SW_GRP2)의 (N-1) 개의 스위치들(SWB_1~SWB_N-1)도 턴 온 된다. 따라서, 제 1 캐패시터(C1)에 충전된 출력 전압(VPASSPMP)이 부하 회로(250)에 전달될 수 있다.
다음으로, 제 2 전하 공유 동작이 수행된다. 제 2 전하 공유 동작 시에, 제 1 스위치 그룹(SW_GRP1)의 스위치(SWA_3)는 턴 오프 되고, 제 1 스위치 그룹(SW_GRP1)의 나머지 스위치들(SWA_1,SWA_2, SWA_4~SWA_N)은 턴 온 된다. 또한, 제 2 스위치 그룹(SW_GRP2)의 스위치(SWB_1)는 턴 오프 되고, 제 2 스위치 그룹(SW_GRP2)의 나머지 스위치들(SWB_2~SWB_N-1)은 턴 온 된다. 따라서, 제 2 캐패시터(C2)에 충전된 출력 전압(VPASSPMP)이 부하 회로(250)에 전달될 수 있다.
다음으로, 제 3 전하 공유 동작이 수행된다. 제 3 전하 공유 동작 시에, 제 1 스위치 그룹(SW_GRP1)의 스위치(SWA_4)는 턴 오프 되고, 제 1 스위치 그룹(SW_GRP1)의 나머지 스위치들(SWA_1~SWA_3, SWA_5~SWA_N)은 턴 온 된다. 또한, 제 2 스위치 그룹(SW_GRP2)의 스위치들(SWB_1, SWB_2)은 턴 오프 되고, 제 2 스위치 그룹(SW_GRP2)의 나머지 스위치들(SWB_3~SWB_N-1)은 턴 온 된다. 따라서, 제 3 캐패시터(C3)에 충전된 출력 전압(VPASSPMP)이 부하 회로(250)에 전달될 수 있다.
상기와 같은 방식으로, 제 4 내지 제 N 전하 공유 동작이 순차적으로 수행된다. 즉, 제 1 스위치 그룹(SW_GRP1)의 N 개의 스위치들(SWA_1~SWA_N)은, 전하 펌핑 동작 및 제 1 내지 제 (N-1) 전하 공유 동작 시에 순차적으로 턴 오프 되고, 제 2 스위치 그룹(SW_GRP2)의 (N-1) 개의 스위치들은, 제 1 내지 제 (N-1) 전하 공유 동작 중 해당 전하 공유 동작 후에 턴 오프 될 수 있다.
상기의 제 1 내지 제 N 전하 공유 동작이 순차적으로 수행된 후에, 동일 조건에서, 종래의 기술에 따른 차지 펌프 회로(10)에서 부하 회로(20)로 전달되는 출력 전압(VPASSPMP)의 전달 효율에 비해, 본 발명의 실시예에 따른 차지 펌프 회로(200)에서 부하 회로(250)로 전달되는 출력 전압(VPASSPMP)의 전달 효율이 향상될 수 있다. 예를 들어, N=10 인 경우, 제 1 내지 제 N 캐패시터(C1~CN)의 토탈 캐패시턴스가 부하 회로(250)의 로드 캐패시터의 캐패시턴스와 동일한 것으로 가정하면, 제 1 내지 제 10 전하 공유 동작이 순차적으로 수행된 후에 차지 펌프 회로(200)에서 부하 회로(250)로 전달되는 출력 전압(VPASSPMP)의 전달 효율은 62.5%가 될 수 있다. 다른 실시예에서, 제 1 내지 제 N 캐패시터(C1~CN)의 각 캐패시턴스를 조절하여 차지 펌프 회로(200)에서 부하 회로(250)로 전달되는 출력 전압(VPASSPMP)의 전달 효율을 다르게 설정할 수 있다.
도 7 은 본 발명의 또 다른 실시예에 따른 차지 펌프 회로(300)의 회로도 이다.
도 7 을 참조하면, 본 발명의 일 실시예에 따른 차지 펌프 회로(300)는, 차지 펌핑부(320) 및 다단 전하 공유부(330)를 포함할 수 있다.
차지 펌핑부(320)는, 출력 전압(VPASSPMP)이 목표 전압에 도달할 때까지 전하 펌핑 동작을 수행할 수 있다. 차지 펌핑부(320)는, 서로 상반된 위상을 갖는 제 1 클럭(CLK1) 및 제 2 클럭(CLK2)에 따라 온/오프되는 복수 개의 스위치(미도시)를 내부에 구비하여 특정 노드의 전하를 다단 전하 공유부(330)에 구비된 제 1 내지 제 N 캐패시터(C1~CN)에 충전하거나 방전시키고, 이를 통해 출력단(OUT_ND)에서 부스팅된 출력 전압(VPASSPMP)을 얻을 수 있다.
다단 전하 공유부(330)는, 차지 펌핑부(320)와 부하 회로(350) 사이에 병렬 연결된 제 1 내지 제 N 캐패시터(C1~CN)를 포함하여, 전하 펌핑 동작 이후에 제 1 내지 제 N 캐패시터(C1~CN)와 부하 회로(350) 사이의 제 1 내지 제 N 전하 공유 동작을 순차적으로 수행하되, 상기 제 1 내지 제 N 전하 공유 동작을 상호 배타적으로 수행할 수 있다.
보다 상세하게, 다단 전하 공유부(330)는, 차지 펌핑부(320)의 출력단(OUT_ND)에 일단이 각각 연결된 N 개의 스위치들(SWA_1~SWA_N)을 포함하는 제 1 스위치 그룹(SW_GRP1)과, 제 1 스위치 그룹(SW_GRP1)의 N 개의 스위치들(SWA_1~SWA_N)의 타단(즉, 공통 노드(CN_1~CN_N))과 부하 회로(350)의 입력단(INIT_ND) 사이에 연결된 N 개의 스위치들(SWB_1~SWB_N)을 포함하는 제 2 스위치 그룹(SW_GRP2)과, 제 1 스위치 그룹(SW_GRP1)의 N 개의 스위치들(SWA_1~SWA_N)과 제 2 스위치 그룹(SW_GRP2)의 N 개의 스위치들(SWB_1~SWB_N)의 공통 노드(CN_1~CN_N)와 접지 전압단(VSS) 사이에 각각 연결된 제 1 내지 제 N 캐패시터(C1~CN)를 포함할 수 있다. 이 때, 제 1 스위치 그룹(SW_GRP1)의 N 개의 스위치들(SWA_1~SWA_N)은, 전하 펌핑 동작 시에 모두 턴 온 되고, 제 1 내지 제 N 전하 공유 동작 시에 순차적으로 턴 오프 될 수 있다. 일 실시예에서, 제 N 전하 공유 동작 시에, 제 1 스위치 그룹(SW_GRP1)의 스위치(SWA_N)는 턴 오프 되지 않고 턴 온 상태를 유지할 수 있다. 또한, 제 2 스위치 그룹(SW_GRP2)의 N 개의 스위치들(SWB_1~SWB_N)은, 전하 펌핑 동작 시에 모두 턴 오프 되고, 상기 제 1 내지 제 N 전하 공유 동작 시에 순차적으로 턴 온 될 수 있다.
본 발명의 실시예에서, 제 1 내지 제 N 캐패시터(C1~CN)의 토탈 캐패시턴스는 도 1 의 출력 캐패시터(C0)의 캐패시턴스와 동일할 수 있다.
도 8 은 도 7 의 차지 펌프 회로(300)의 동작을 설명하기 위한 표 이다.
도 8 을 참조하면, 우선, 전하 펌핑 동작이 수행된다. 전하 펌핑 동작 시에, 제 1 스위치 그룹(SW_GRP1)의 N 개의 스위치들(SWA_1~SWA_N)은 모두 턴 온 되고, 제 2 스위치 그룹(SW_GRP2)의 N 개의 스위치들(SWB_1~SWB_N)은 모두 턴 오프 된다. 따라서, 차지 펌프 회로(300)는 부스팅된 출력 전압(VPASSPMP)을 제 1 내지 제 N 캐패시터(C1~CN)에 충전시킬 수 있다.
다음으로, 제 1 내지 제 N 전하 공유 동작이 순차적으로 수행된다. 각 전하 공유 동작 시에, 제 1 스위치 그룹(SW_GRP1)의 N 개의 스위치들(SWA_1~SWA_N) 중 해당 스위치는 순차적으로 턴 오프 되고, 제 2 스위치 그룹(SW_GRP2)의 N 개의 스위치들(SWB_1~SWB_N) 중 해당 스위치는 순차적으로 턴 온 된다. 따라서, 제 1 내지 제 N 캐패시터(C1~CN)에 충전된 출력 전압(VPASSPMP)이 부하 회로(350)에 순차적으로 전달될 수 있다.
마찬가지로, 상기의 제 1 내지 제 N 전하 공유 동작이 순차적으로 수행된 후에, 종래에 비해, 본 발명의 실시예에 따른 차지 펌프 회로(300)에서 부하 회로(350)로 전달되는 출력 전압(VPASSPMP)의 전달 효율이 향상될 수 있다.
도 9 는 본 발명의 일 실시예에 따른 차지 펌프 회로를 포함하는 내부 전압 생성 회로(400)의 블록도 이다.
도 9 를 참조하면, 내부 전압 생성 회로(400)는, 감지부(410), 오실레이터(420) 및 펌프부(430)를 포함할 수 있다.
감지부(410)는 기준 전압(VREF)과 내부 전압(VINT)을 비교하여 감지 신호(EN)를 출력할 수 있다. 기준 전압(VREF)보다 내부 전압(VINT)의 전압 레벨이 낮으면, 감지부(410)는 감지 신호(EN)를 로직 하이로 인에이블시켜 출력한다. 반대로, 기준 전압(VREF)보다 내부 전압(VINT)의 전압 레벨이 높으면, 감지부(410)는 감지 신호(EN)를 로직 로우로 디스에이블시켜 출력할 수 있다.
오실레이터(420)는 감지 신호(EN)에 응답하여 주기 신호(OSC)를 출력할 수 있다. 오실레이터(420)는 인에이블된 감지 신호(EN)가 입력되면 동작하여 주기 신호(OSC)를 출력한다.
펌프부(430)는 주기 신호(OSC)에 응답하여 내부 전압(VINT)를 생성할 수 있다. 보다 상세하게, 펌프부(430)는 펌프 제어부(432) 및 차지 펌프 회로(434)를 포함할 수 있다.
펌프 제어부(432)는 주기 신호(OSC)에 따라 차지 펌프 회로(434)를 제어하기 위한 복수의 펌핑 제어 신호(CLK1, CLK2)를 생성할 수 있다. 차지 펌프 회로(434)는 펌핑 제어 신호(CLK1, CLK2)에 따라 입력 전압(예를 들어, 전원 전압(VCC))을 차지 펌핑하여 내부 전압(VINT)을 출력할 수 있다.
본 발명의 일 실시예에서, 차지 펌프 회로(434)는 도 5 에 도시된 차지 펌프 회로(200) 혹은 도 7 에 도시된 차지 펌프 회로(300)로 구성될 수 있다. 즉, 차지 펌프 회로(434)는 출력단과 내부 회로(미도시) 사이에 병렬 연결된 제 1 내지 제 N 캐패시터를 포함하여, 펌핑 제어 신호(CLK1, CLK2)에 응답하여 내부 전압(VINT)이 목표 전압에 도달할 때까지 전하 펌핑 동작을 수행한 후에 제 1 내지 제 N 캐패시터와 내부 회로 사이의 제 1 내지 제 N 전하 공유 동작을 순차적으로 수행하되, 제 1 내지 제 N 전하 공유 동작을 상호 배타적으로 수행하여 내부 회로에 내부 전압(VINT)을 제공할 수 있다.
상기와 같은 구성을 가지는 본 발명의 실시예에 따른 내부 전압 생성 회로(400)는, 내부 전압(VINT)을 내부 회로들(미도시)에 제공할 때, 전하 공유 동작을 적어도 두 번 이상 수행하여 내부 전압(VINT)의 전달 효율을 향상시킬 수 있다. 또한, 본 발명의 실시예에 따른 내부 전압 생성 회로(400)는, 출력단에서 보이는 전압 하락폭을 작게 할 수 있어 항복 전압(break-down voltage) 보호 특성을 향상시킬 수 있고, 내부 회로들(미도시)과 연결된 이후에 출력 캐패시턴스가 작아지므로 내부 회로들(미도시)의 목표 전압에 빠르게 도달할 수 있어 동작 속도를 개선할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
100, 200, 300: 차지 펌프 회로 120, 220, 320: 차지 펌핑부
130, 230, 330: 다단 전하 공유부 150, 250, 350: 부하 회로
400: 내부 전압 생성 회로 410: 감지부
420: 오실레이터 430: 펌프부
432: 펌프 제어부 434: 차지 펌프 회로

Claims (17)

  1. 출력 전압이 목표 전압에 도달할 때까지 전하 펌핑 동작을 수행하는 차지 펌핑부; 및
    상기 차지 펌핑부와 부하 회로 사이에 병렬 연결된 제 1 내지 제 N 캐패시터를 포함하여, 상기 전하 펌핑 동작 이후에 상기 제 1 내지 제 N 캐패시터와 상기 부하 회로 사이의 제 1 내지 제 N 전하 공유 동작을 순차적으로 수행하되, 상기 제 1 내지 제 N 전하 공유 동작을 상호 배타적으로 수행하는 다단 전하 공유부
    를 포함하는 차지 펌프 회로.
  2. 제 1 항에 있어서,
    상기 다단 전하 공유부는,
    상기 차지 펌핑부의 출력단과 상기 부하 회로의 입력단 사이에 직렬 연결된 N 개의 스위치들을 포함하는 제 1 스위치 그룹;
    상기 제 1 스위치 그룹의 N 개의 스위치들의 공통 노드에 일단이 연결된 (N-1) 개의 스위치들을 포함하는 제 2 스위치 그룹;
    상기 제 2 스위치 그룹의 (N-1) 개의 스위치들의 타단과 접지 전압단 사이에 각각 연결된 상기 제 1 내지 제 (N-1) 캐패시터; 및
    상기 차지 펌핑부의 출력단과 상기 접지 전압단 사이에 연결된 상기 제 N 캐패시터
    를 포함하는 것을 특징으로 하는 차지 펌프 회로.
  3. 제 2 항에 있어서,
    상기 제 1 스위치 그룹의 N 개의 스위치들은,
    상기 전하 펌핑 동작과 상기 제 1 내지 제 (N-1) 전하 공유 동작 시에 순차적으로 턴 오프 되는 것
    을 특징으로 하는 차지 펌프 회로.
  4. 제 2 항에 있어서,
    상기 제 2 스위치 그룹의 (N-1) 개의 스위치들 각각은,
    상기 제 1 내지 제 (N-1) 전하 공유 동작 중 해당 전하 공유 동작 후에 턴 오프 되는 것
    을 특징으로 하는 차지 펌프 회로.
  5. 제 1 항에 있어서,
    상기 다단 전하 공유부는,
    상기 차지 펌핑부의 출력단에 일단이 각각 연결된 N 개의 스위치들을 포함하는 제 1 스위치 그룹;
    상기 제 1 스위치 그룹의 N 개의 스위치들의 타단과 상기 부하 회로의 입력단 사이에 연결된 N 개의 스위치들을 포함하는 제 2 스위치 그룹; 및
    상기 제 1 스위치 그룹의 N 개의 스위치들과 상기 제 2 스위치 그룹의 N 개의 스위치들의 공통 노드와 접지 전압단 사이에 각각 연결된 상기 제 1 내지 제 (N-1) 캐패시터
    를 포함하는 것을 특징으로 하는 차지 펌프 회로.
  6. 제 5 항에 있어서,
    상기 제 1 스위치 그룹의 N 개의 스위치들은,
    상기 전하 펌핑 동작 시에 모두 턴 온 되고, 상기 제 1 내지 제 N 전하 공유 동작 시에 순차적으로 턴 오프 되는 것
    을 특징으로 하는 차지 펌프 회로.
  7. 제 5 항에 있어서,
    상기 제 2 스위치 그룹의 N 개의 스위치들은,
    상기 전하 펌핑 동작 시에 모두 턴 오프 되고, 상기 제 1 내지 제 N 전하 공유 동작 시에 순차적으로 턴 온 되는 것
    을 특징으로 하는 차지 펌프 회로.
  8. 제 1 항에 있어서,
    상기 제 1 내지 제 N 캐패시터의 토탈 캐패시턴스는 출력 캐패시턴스와 동일한 것
    을 특징으로 하는 차지 펌프 회로.
  9. 기준 전압과 내부 전압을 비교하여 감지 신호를 생성하는 감지부;
    상기 감지 신호에 응답하여 주기 신호를 생성하는 오실레이터; 및
    출력단과 내부 회로 사이에 병렬 연결된 제 1 내지 제 N 캐패시터를 포함하여, 상기 주기 신호에 응답하여 상기 내부 전압이 목표 전압에 도달할 때까지 전하 펌핑 동작을 수행한 후에 상기 제 1 내지 제 N 캐패시터와 상기 내부 회로 사이의 제 1 내지 제 N 전하 공유 동작을 순차적으로 수행하되, 상기 제 1 내지 제 N 전하 공유 동작을 상호 배타적으로 수행하여 상기 내부 회로에 상기 내부 전압을 제공하는 차지 펌프 회로
    를 포함하는 내부 전압 생성 회로.
  10. 제 9 항에 있어서,
    상기 차지 펌프 회로는,
    상기 내부 전압이 목표 전압에 도달할 때까지 전하 펌핑 동작을 수행하는 차지 펌핑부; 및
    상기 차지 펌핑부와 상기 내부 회로 사이에 병렬 연결된 상기 제 1 내지 제 N 캐패시터를 포함하여, 상기 전하 펌핑 동작 이후에 상기 제 1 내지 제 N 전하 공유 동작을 순차적으로 수행하되, 상기 제 1 내지 제 N 전하 공유 동작을 상호 배타적으로 수행하는 다단 전하 공유부
    를 포함하는 내부 전압 생성 회로.
  11. 제 10 항에 있어서,
    상기 다단 전하 공유부는,
    상기 차지 펌핑부의 출력단과 상기 부하 회로의 입력단 사이에 직렬 연결된 N 개의 스위치들을 포함하는 제 1 스위치 그룹;
    상기 제 1 스위치 그룹의 N 개의 스위치들의 공통 노드에 일단이 연결된 (N-1) 개의 스위치들을 포함하는 제 2 스위치 그룹;
    상기 제 2 스위치 그룹의 (N-1) 개의 스위치들의 타단과 접지 전압단 사이에 각각 연결된 상기 제 1 내지 제 (N-1) 캐패시터; 및
    상기 차지 펌핑부의 출력단과 상기 접지 전압단 사이에 연결된 상기 제 N 캐패시터
    를 포함하는 내부 전압 생성 회로.
  12. 제 11 항에 있어서,
    상기 제 1 스위치 그룹의 N 개의 스위치들은,
    상기 전하 펌핑 동작과 상기 제 1 내지 제 (N-1) 전하 공유 동작 시에 순차적으로 턴 오프 되는 것
    을 특징으로 하는 내부 전압 생성 회로.
  13. 제 11 항에 있어서,
    상기 제 2 스위치 그룹의 (N-1) 개의 스위치들 각각은,
    상기 제 1 내지 제 (N-1) 전하 공유 동작 중 해당 전하 공유 동작 후에 턴 오프 되는 것
    을 특징으로 하는 내부 전압 생성 회로.
  14. 제 10 항에 있어서,
    상기 다단 전하 공유부는,
    상기 차지 펌핑부의 출력단에 일단이 각각 연결된 N 개의 스위치들을 포함하는 제 1 스위치 그룹;
    상기 제 1 스위치 그룹의 N 개의 스위치들의 타단과 상기 부하 회로의 입력단 사이에 연결된 N 개의 스위치들을 포함하는 제 2 스위치 그룹; 및
    상기 제 1 스위치 그룹의 N 개의 스위치들과 상기 제 2 스위치 그룹의 N 개의 스위치들의 공통 노드와 접지 전압단 사이에 각각 연결된 상기 제 1 내지 제 (N-1) 캐패시터
    를 포함하는 내부 전압 생성 회로.
  15. 제 14 항에 있어서,
    상기 제 1 스위치 그룹의 N 개의 스위치들은,
    상기 전하 펌핑 동작 시에 모두 턴 온 되고, 상기 제 1 내지 제 N 전하 공유 동작 시에 순차적으로 턴 오프 되는 것
    을 특징으로 하는 내부 전압 생성 회로.
  16. 제 14 항에 있어서,
    상기 제 2 스위치 그룹의 N 개의 스위치들은,
    상기 전하 펌핑 동작 시에 모두 턴 오프 되고, 상기 제 1 내지 제 N 전하 공유 동작 시에 순차적으로 턴 온 되는 것
    을 특징으로 하는 내부 전압 생성 회로.
  17. 출력단과 부하 회로 사이에 병렬 연결된 제 1 내지 제 N 캐패시터를 포함하는 전하 펌핑 회로에 있어서,
    출력 전압이 목표 전압에 도달할 때까지 전하 펌핑 동작을 수행하는 단계; 및
    상기 제 1 내지 제 N 캐패시터와 상기 부하 회로 사이의 제 1 내지 제 N 전하 공유 동작을 순차적으로 수행하되, 상기 제 1 내지 제 N 전하 공유 동작을 상호 배타적으로 수행하는 단계
    를 포함하는 차지 펌프 방법.
KR1020160027621A 2016-03-08 2016-03-08 차지 펌프 회로 및 이를 포함하는 내부 전압 생성 회로 KR102454863B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160027621A KR102454863B1 (ko) 2016-03-08 2016-03-08 차지 펌프 회로 및 이를 포함하는 내부 전압 생성 회로
US15/207,283 US10250129B2 (en) 2016-03-08 2016-07-11 Charge pump circuit and internal voltage generation circuit including the same
CN201610590189.3A CN107171546B (zh) 2016-03-08 2016-07-25 电荷泵电路以及包括该电荷泵电路的内部电压产生电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160027621A KR102454863B1 (ko) 2016-03-08 2016-03-08 차지 펌프 회로 및 이를 포함하는 내부 전압 생성 회로

Publications (2)

Publication Number Publication Date
KR20170104787A true KR20170104787A (ko) 2017-09-18
KR102454863B1 KR102454863B1 (ko) 2022-10-17

Family

ID=59787150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160027621A KR102454863B1 (ko) 2016-03-08 2016-03-08 차지 펌프 회로 및 이를 포함하는 내부 전압 생성 회로

Country Status (3)

Country Link
US (1) US10250129B2 (ko)
KR (1) KR102454863B1 (ko)
CN (1) CN107171546B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11056155B1 (en) * 2018-06-20 2021-07-06 Adesto Technologies Corporation Nonvolatile memory devices, systems and methods with switching charge pump architectures
US11061646B2 (en) 2018-09-28 2021-07-13 Intel Corporation Compute in memory circuits with multi-Vdd arrays and/or analog multipliers

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8300489B2 (en) * 2010-01-12 2012-10-30 International Business Machines Corporation Charge pump system and method utilizing adjustable output charge and compilation system and method for use by the charge pump

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610807A (en) * 1994-10-14 1997-03-11 Matsushita Electric Works, Ltd. Power converting system with a plurality of charging capacitors
JPH11113250A (ja) * 1997-10-03 1999-04-23 Stanley Electric Co Ltd スイッチトキャパシタを用いた電圧変換方法と電圧変換器
KR20020071511A (ko) 2001-03-06 2002-09-13 최대섭 다수개의 캐패시터의 분압을 이용한 교류전압의 교류 또는직류 전압으로의 변환회로
GB2384123A (en) 2002-01-11 2003-07-16 Zarlink Semiconductor Inc Resampling filter for analog PLL
US8823443B2 (en) * 2008-12-18 2014-09-02 Nxp B.V. Charge-pump circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8300489B2 (en) * 2010-01-12 2012-10-30 International Business Machines Corporation Charge pump system and method utilizing adjustable output charge and compilation system and method for use by the charge pump

Also Published As

Publication number Publication date
CN107171546B (zh) 2019-06-28
CN107171546A (zh) 2017-09-15
US10250129B2 (en) 2019-04-02
US20170264191A1 (en) 2017-09-14
KR102454863B1 (ko) 2022-10-17

Similar Documents

Publication Publication Date Title
US7098725B2 (en) Multi stage voltage pump circuit
EP1559186B1 (en) Variable charge pump circuit with dynamic load
US7579902B2 (en) Charge pump for generation of multiple output-voltage levels
US7737765B2 (en) Fast start charge pump for voltage regulators
US7990205B2 (en) Semiconductor integrated circuit with switching variable resistance device
US20140111271A1 (en) Semiconductor device having boosting circuit
USRE46266E1 (en) Charge pump circuit
CN102290100A (zh) 半导体集成电路装置
CN105515370A (zh) 电荷泵电路及存储器
CN211046760U (zh) 电荷泵电路和非易失性存储器设备
KR20070032927A (ko) 차지 펌프식 승압 회로를 갖는 반도체 장치
US20140307499A1 (en) Booster circuit
US7623394B2 (en) High voltage generating device of semiconductor device
KR102454863B1 (ko) 차지 펌프 회로 및 이를 포함하는 내부 전압 생성 회로
US10157645B2 (en) Booster circuit and non-volatile memory including the same
US6756837B2 (en) Booster circuit
US6191963B1 (en) Charge pump with no diode drop at output stage
CN110601528A (zh) 电荷泵及存储设备
US20020153939A1 (en) Boosting circuit with high voltage generated at high speed
JP2009290992A (ja) 昇圧回路
KR100721899B1 (ko) 승압 전압 발생회로 및 승압 전압 발생방법
CN112117896B (zh) 包括电荷泵电路的半导体装置及其操作方法
US7576590B2 (en) Swing width control circuit and high voltage pumping circuit using the same
US20230343382A1 (en) Multi stage charge pump circuits and semiconductor memory devices including the same
JP2005117830A (ja) チャージポンプ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant