KR0154157B1 - 반도체 소자의 부스트랩 회로 - Google Patents

반도체 소자의 부스트랩 회로 Download PDF

Info

Publication number
KR0154157B1
KR0154157B1 KR1019940009309A KR19940009309A KR0154157B1 KR 0154157 B1 KR0154157 B1 KR 0154157B1 KR 1019940009309 A KR1019940009309 A KR 1019940009309A KR 19940009309 A KR19940009309 A KR 19940009309A KR 0154157 B1 KR0154157 B1 KR 0154157B1
Authority
KR
South Korea
Prior art keywords
boost
node
strap
potential
control signal
Prior art date
Application number
KR1019940009309A
Other languages
English (en)
Other versions
KR950030341A (ko
Inventor
남종기
Original Assignee
김주용
현대전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자주식회사 filed Critical 김주용
Priority to KR1019940009309A priority Critical patent/KR0154157B1/ko
Priority to DE19515789A priority patent/DE19515789C2/de
Priority to US08/430,873 priority patent/US5594380A/en
Priority to JP7105341A priority patent/JP2769445B2/ja
Publication of KR950030341A publication Critical patent/KR950030341A/ko
Application granted granted Critical
Publication of KR0154157B1 publication Critical patent/KR0154157B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명의 저전위를 갖는 전원전압으로 반도체 소자를 구동하는 경우에 부스트랩 회로의 출력단인 부스트랩 노드가 충분히 부스트랩되지 못하는 것을 방지하기 위하여, 프리차지 동작시에 부스트랩 노드에 전원전압의 전위를 그대로 전달할 수 있도록 부스트랩 감지부와 전하 공급부를 포함시켜 구현한 부스트랩 회로에 관한 기술이다.

Description

반도체 소자의 부스트랩 회로
제1도는 종래의 부스트랩 회로를 데이터 출력버퍼에 적용한 예를 도시한 회로도.
제2도는 본 발명에 의한 부스트랩 회로를 데이터 출력버퍼에 적용한 실시예도.
* 도면의 주요부분에 대한 부호의 설명
11 : 부스트랩 감지부 12 : 전하 공급부
13 : 부스트랩 회로
본 발명은 특정 노드의 전위를 전원전압 보다 훨씬 높은 전위로 승압시키는 부스트랩(bootstrap) 회로에 관한 것으로, 보다 상세하게는 프리차지 동작시에 부스트랩 노드에 전원전압의 전위를 그대로 전달할 수 있도록 부스트랩 감지부와 전하 공급부를 포함시켜 구현한 반도체 소자의 부스트랩 회로에 관한 것이다.
일반적으로, 부스트랩 회로에서 승압된 전압은 워드선(word line) 및 엔모스(NMOS)형 구동 트랜지스터(transistor)를 포함하는 데이타 출력 버퍼(data output buffer)의 풀-업 구동단(pull-up driver)을 구동하는데에 사용되어 소자의 고속 동작과 신뢰성을 향상시키게 된다.
이하, 데이타 출력버퍼에 부스트랩 회로를 적용한 경우를 예로 들어 부스트랩 회로의 구성과 그 동작을 설명하기로 한다.
제1도는 종래의 부스트랩 회로를 포함하는 데이타 출력버퍼의 한예를 도시한 것이다.
상기 부스트랩 회로는 데이타 출력버퍼의 풀-업 구동회로의 출력인 노드(N1)의 신호를 입력으로 하는 반전 게이트(IV1)와 상기 반전 게이트(IV1)의 출력노드에 드레인과 소오스가 연결되며 게이트가 부스트랩 노드(BT)에 접속된 부스트랩 캐패시터(MC1)로 이루어진 부스트랩 구동단과, 다이오드 구조로 전원 전압과 노드(BT) 사이에 접속된 엔모오스형 트랜지스터(MN2)와, 노드(BT)와 풀-업 구동 트랜지스터(MPU)의 게이트인 풀-업 노드(PU) 사이에 접속되며 게이트가 노드(N1)에 연결된 피모스형 트랜지스터(MP3)와, 로우 데이타 출력시와 스탠바이(standby) 동작시에 상기 풀-업 노드(PU)를 로우 상태로 유지시키기 위해 풀-업 노드(PU)와 접지전압 사이에 접속된 엔모스형 트랜지스터(MN3)로 구성된다.
그 동작은, 데이타 출력버퍼의 데이타 출력단(Dout)으로 하이 데이타를 출력하는 경우에 인에어블된 출력버퍼 동작 신호(OE)와 하이 상태로 인가된 데이타 신호(RD)에 의해 노드(N1)가 하이 상태에서 로우 상태로 천이하면 상기 엔모스형 트랜지스터(MN3)가 디에이블되고 상기 피모스형 트랜지스터(MP3)가 턴-온되며, 이어서 반전 게이트(IV1)의 출력노드가 로우 상태에서 하이 상태로 천이함으로써 초기에 전원전압 보다 트랜지스터(MN2)의 문턱전압 만큼 낮은 전위를 유지하던 부스트랩 노드(BT)가 전원전압 보다 높은 부스트랩 전위로 승압되고, 승압된 전위는 풀-업 노드(PU)로 전달되어 풀-업 구동 트랜지스터(MPU)를 동작시키게 된다.
로우 데이타를 데이타 출력단(Dout)으로 출력하는 경우는 상기와 반대의 동작으로 트랜지스터(MN3)가 턴-온되어 풀-업 노드(PU)를 로우 상태로 천이시킴으로써, 풀-업 구동 트랜지스터(MPU)는 턴-오프되고 대신 풀-다운 구동단의 동작으로 턴-온된 풀-다운 구동 트랜지스터(MPD)에 의해 데이타 출력단(Dout)에 로우 데이타가 출력된다.
상기에서 부스트랩되는 전위는 부스트랩 캐패시터(MC1)의 크기로 조정할 수 있다.
그러나, 낮은 전원전압으로 동작하는 소자에서 하이 데이타를 출력하는 경우에 셀 데이타가 전달된 데이타선(RD)에 짧은 순간 로우 상태로 변화하는 노이즈가 발생하게 되면 부스트랩 노드의 전위가 전원전압 이하로 강압된 후에 다시 부스트랩되므로 데이타 출력버퍼의 풀-업 노드(PU)에 고전위를 전달하는 부스트랩 노드가 충분히 높은 전위까지 부스트랩되지 못하여, 노이즈 이후에 출력되는 하이 데이타는 원하는 만큼 충분히 높은 하이 전위(VOH)를 데이타 출력단으로 전달하지 못하는 문제가 발생한다.
따라서, 본 발명에서는 저전위의 전원전압에서 동작하는 소자에 노이즈가 발생하더라도 부스트랩 노드가 충분히 높은 전위로 부스트랩될 수 있도록 하기 위하여, 부스트랩 회로가 동작하지 않는 프리차지 동안에 부스트랩 노드를 전원전압의 전위로 유지하도록 한 부스트랩 회로를 제공함을 그 목적으로 한다.
상기한 목적을 달성하기 위해 본 발명의 바람직한 실시예에 따르면, 부스트랩 제어신호에 의해 동작하며 부스트랩 노드의 전위를 부스트랩시키는 부스트랩 구동단을 구비한 반도체 소자의 부스트랩 회로에 있어서,
상기 부스트랩 제어신호에 따라 부스트랩 감지신호를 출력하는 부스트랩 감지부와, 이 부스트랩 감지부의 출력에 의해 제어되고 프리차지 동작시 상기 부스트랩 노드를 전압전압의 전위로 프리차지시키는 전하 공급부를 포함한 부스트랩 회로가 제공된다.
제2도는 본 발명에 의한 부스트랩 회로를 데이타 출력버퍼에 적용한 실시예로서, 본 발명의 실시예의 부스트랩 회로(13)는 부스트랩 제어신호를 입력받아 부스트랩 감지신호를 출력하는 부스트랩 감지부(11)와, 이 부스트랩 감지부(11)의 출력에 의해 제어되고 프리차지 동작시 상기 부스트랩 노드에 전원전압을 전달하는 전하 공급부(12)를 구비한다.
상기 부스트랩 감지부(11)는 공통노드(N2)와 접지전압 사이에 접속되며 게이트가 노드(N1)의 신호에 의해 제어되는 엔모스형 트랜지스터(MN1)와, 상기 공동노드(N2)와 부스트랩 노드(BT) 사이에 접속되고 게이트가 상기 엔모스형 트랜지스터(MN1)의 게이트와 연결되며 상기 노드(N1)의 신호에 의해 제어되는 피모스형 트랜지스터(MP1)로 이루어진다.
상기 전하 공급부(12)는 전원전압과 노드(BT) 사이에 접속되며 게이트가 상기 노드(N2)의 신호에 의해 제어되는 피모스형 트랜지스터(MP2)로 구성된다.
제2도를 참조하여 그 동작을 살펴보면, 우선 데이타 출력버퍼가 디스에이블되어 있는 스탠바이 동작시에 데이타 출력버퍼 동작신호(OE)가 디스에이블된 로우 상태를 유지하고 있으면 노드(N1)는 하이 상태가 되어 트랜지스터(MN1)를 턴-온시킴으로써 노드(N2)는 로우 상태가 되고, 로우 상태의 노드(N2)에 의해 트랜지스터(MP2)가 턴-온되어 부스트랩 노드(BT)에 전원전압을 전달한다. 상기에서 노드(N1)가 하이 상태이므로 트랜지스터(MP3)는 턴-오프, 트랜지스터(MN3)는 턴-온되어 풀-업 노드(PU)가 로우 상태를 갖게 되므로 풀-업 구동 트랜지스터(MPU)가 턴-오프된다.
이때, 풀-다운 구동 트랜지스터(MPD)도 데이타 출력버퍼 동작신호(OE)가 디스에이블되어 있으므로 턴--오프되어 있다.
데이타 출력버퍼가 동작하는 액티브(active) 동작시에 데이타 출력단(Dout)으로 하이 데이타를 출력하는 경우는, 데이타선(RD)에 하이 상태가 전달된 후에 데이타 출력버퍼 동작신호(OE)가 하이 상태로 인에이블되면 노드(N1)가 로우 상태가 되고 이에 트랜지스터(MN1)와 트랜지스터(MN3)는 턴-오프된다. 트랜지스터(MP1)는 로우 상태인 노드(N1)에 의해 턴-온되고 이에 노드(N2)는 부스트랩 노드(BT)와 연결되어 동일한 전위를 유지하게 되므로 트랜지스터(MP2)는 턴-오프된다. 또한, 트랜지스터(MP3)가 턴-온되어 노드(BT)는 풀-업노드(PU)에 연결되고 반전 게이트(IV1)에 의해 드레인과 소오스의 접속노드로 하이 상태가 전달되면 부스트랩 캐패시터(MC1)는 노드(BT)를 높은 전위로 부스트랩시킨다. 노드(BT)가 높은 전위로 부스트랩되므로 노드(N2)도 노드(BT)와 동일한 전위가 되며 턴-온되어 있는 트랜지스터(MP3)에 의해 풀-업 노드(PU)도 부스트랩 노드(BT)와 동일한 전위가 되고, 이것에 의해 풀-업 구동 트랜지스터(MPU)가 턴-온되어 데이타 출력단(Dout)으로 하이 데이타가 출력된다.
데이타 출력버퍼 동작신호(OE)가 하이 상태로 인에이블된 상태에서 데이타선(RD)이 로우 상태로 천이하면 노드(N1)가 하이 상태로 천이하므로 트랜지스터(MP3)는 턴-오프되고 트랜지스터(MN3)가 턴-온되어 풀-업 노드(PU)는 로우 상태로 천이한다. 노드(N1)가 하이 상태로 천이하므로 트랜지스터(MN1)가 턴-온, 트랜지스터(MP1)가 턴-오프되어 노드(N2)는 로우 상태로 된다. 노드(N2)가 로우 상태로 되므로 트랜지스터(MP2)가 턴-온되어 부스트랩 노드(BT)로는 다시 전원전압이 전달되며, 풀-업 노드(PU)가 로우 상태로 천이하므로 풀-업 구동 트랜지스터(MPU)는 턴-오프된다.
즉, 본 발명의 부스트랩 회로를 사용하게 되면 하이 데이타를 출력하는 데이타 출력하는 데이타 출력버퍼의 데이타선(RD)에 짧은 시간 동안 로우 상태를 갖는 노이즈가 발생하더라도 부스트랩 노드(BT)가 전원전압 이하로 강압되지 않기 때문에 다시 부스트랩될 경우에 충분히 높은 전위로 부스트랩되어 풀-업 구동 트랜지스터를 구동할 수 있으므로, 데이타 출력단에 충분히 높은 하이 전위(VOH)를 전달 할 수 있다.
본 발명에 의한 부스트랩 회로는 데이타 출력버퍼 뿐만 아니라, 전원전압 보다 높은 전위를 필요로 하는 다른 회로 - 예를 들어, 엔모스형 전달 트랜지스터로 구현된 셀의 워드선에 전원전압 보다 높은 전위를 전달하기 위한 고전압 발생회로 - 에도 적용될 수 있다.
이상에서 설명한 본 발명의 부스트랩 회로를 반도체 소자 내부에 구현하게 되면 낮은 전위를 갖는 전원전압에서 소자 내부에 노이즈가 발생하여 부스트랩 회로로 인가되는 신호에 노이즈가 전달되더라도 부스트랩 노드를 충분히 높은 전위로 부스트랩시킬 수 있으므로, 부스트랩 회로를 포함하는 회로가 안정되게 동작하여 칩의 안정화를 이루는 효과가 있다.

Claims (3)

  1. 부스트랩 제어신호에 의해 동작하며 부스트랩 노드의 전위를 부스트랩시키는 부스트랩 구동단을 구비한 반도체 소자의 부스트랩 회로에 있어서, 상기 부스트랩 제어신호에 따라 부스트랩 감지신호를 출력하는 부스트랩 감지부와, 상기 부스트랩 감지부의 출력에 의해 제어되고 프리차지 동작시 상기 부스트랩 노드를 전원전압의 전위로 프리차지시키는 전하 공급부를 포함하는 것을 특징으로 하는 부스트랩 회로.
  2. 제1항에 있어서, 상기 부스트랩 감지부는 상기 부스트랩 제어신호단과 접지전압단 사이에 접속되며 게이트가 상기 부스트랩 제어신호에 의해 제어되는 엔모스형 트랜지스터와, 상기 부스트랩 제어신호단과 상기 부스트랩 노드 사이에 접속되면서 게이트는 상기 앤모스형 트랜지스터의 게이트에 접속되어 상기 부스트랩 제어신호에 의해 스위칭제어되는 피모스형 트랜지스터를 구비하는 것을 특징으로 하는 부스트랩 회로.
  3. 제1항에 있어서, 상기 전하 공급부는 상기 전원전압단과 상기 부스트랩 노드 사이에 접속되며 게이트가 상기 부스트랩 감지부의 출력에 의해 제어되는 피모스형 트랜지스터를 구비하는 것을 특징으로 하는 부스트랩 회로.
KR1019940009309A 1994-04-29 1994-04-29 반도체 소자의 부스트랩 회로 KR0154157B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019940009309A KR0154157B1 (ko) 1994-04-29 1994-04-29 반도체 소자의 부스트랩 회로
DE19515789A DE19515789C2 (de) 1994-04-29 1995-04-28 Bootstrap-Schaltung
US08/430,873 US5594380A (en) 1994-04-29 1995-04-28 Bootstrap circuit and data output buffer having the bootstrap circuit
JP7105341A JP2769445B2 (ja) 1994-04-29 1995-04-28 ブートストラップ回路及びデータ出力バッファ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940009309A KR0154157B1 (ko) 1994-04-29 1994-04-29 반도체 소자의 부스트랩 회로

Publications (2)

Publication Number Publication Date
KR950030341A KR950030341A (ko) 1995-11-24
KR0154157B1 true KR0154157B1 (ko) 1998-12-15

Family

ID=19382116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940009309A KR0154157B1 (ko) 1994-04-29 1994-04-29 반도체 소자의 부스트랩 회로

Country Status (4)

Country Link
US (1) US5594380A (ko)
JP (1) JP2769445B2 (ko)
KR (1) KR0154157B1 (ko)
DE (1) DE19515789C2 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072353A (en) * 1995-04-26 2000-06-06 Matsushita Electric Industrial Co., Ltd. Logic circuit with overdriven off-state switching
US5723994A (en) * 1996-06-10 1998-03-03 Etron Technology, Inc. Level boost restoration circuit
TW361010B (en) * 1996-09-30 1999-06-11 Hitachi Ltd Semiconductor device
US5767729A (en) * 1996-10-31 1998-06-16 Integrated Silicon Solution Inc. Distribution charge pump for nonvolatile memory device
TW344131B (en) * 1997-06-03 1998-11-01 Nat Science Council A 1.5V bootstrapped all-N-logic true-single-phase CMOS dynamic logic circuit suitable for low supply voltage and high speed pipelined
KR100266901B1 (ko) * 1997-09-04 2000-10-02 윤종용 내부 전원 전압 발생 회로 및 그것을 이용한 반도체 메모리 장치
US5952851A (en) * 1997-09-16 1999-09-14 Programmable Microelectronics Corporation Boosted voltage driver
US5945872A (en) * 1997-11-06 1999-08-31 Analog Devices, Inc. Two-phase boosted CMOS switch drive technique and circuit
US6118326A (en) * 1997-11-06 2000-09-12 Analog Devices, Inc. Two-phase bootstrapped CMOS switch drive technique and circuit
GB2332793A (en) * 1997-12-24 1999-06-30 Ericsson Telefon Ab L M Voltage doubling circuit for MOS transistor gate drive
US6133748A (en) * 1998-03-06 2000-10-17 Vanguard International Semiconductor Corp Crow-bar current reduction circuit
US6069516A (en) * 1998-04-28 2000-05-30 Maxim Integrated Products, Inc. Compact voltage biasing circuitry for enhancement of power MOSFET
US6066977A (en) * 1998-05-21 2000-05-23 Lattice Semiconductor Corporation Programmable output voltage levels
KR100542946B1 (ko) * 1998-10-28 2006-09-13 주식회사 하이닉스반도체 부트스트랩 회로
US6141263A (en) * 1999-03-01 2000-10-31 Micron Technology, Inc. Circuit and method for a high data transfer rate output driver
JP4354056B2 (ja) * 1999-10-12 2009-10-28 株式会社 沖マイクロデザイン 半導体集積回路
US6294959B1 (en) 1999-11-12 2001-09-25 Macmillan Bruce E. Circuit that operates in a manner substantially complementary to an amplifying device included therein and apparatus incorporating same
JP2002026254A (ja) * 2000-07-03 2002-01-25 Hitachi Ltd 半導体集積回路および不揮発性メモリ
US7218349B2 (en) * 2001-08-09 2007-05-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100495854B1 (ko) * 2002-07-11 2005-06-16 주식회사 하이닉스반도체 부스팅 회로
US7053692B2 (en) * 2002-12-19 2006-05-30 United Memories, Inc. Powergate control using boosted and negative voltages
US6909318B2 (en) * 2003-01-06 2005-06-21 Texas Instruments Incorporated CMOS voltage booster circuit
US6864738B2 (en) * 2003-01-06 2005-03-08 Texas Instruments Incorporated CMOS voltage booster circuits
US7233194B2 (en) * 2003-01-06 2007-06-19 Texas Instruments Incorporated CMOS voltage booster circuits
DE10357785B3 (de) * 2003-12-10 2005-05-04 Infineon Technologies Ag SC-Schaltungsanordnung
JP4727261B2 (ja) * 2005-03-16 2011-07-20 三菱電機株式会社 分周回路、電源回路及び表示装置
WO2007034384A2 (en) * 2005-09-20 2007-03-29 Nxp B.V. Single threshold and single conductivity type logic
US20070146020A1 (en) * 2005-11-29 2007-06-28 Advanced Analogic Technologies, Inc High Frequency Power MESFET Gate Drive Circuits
US7592858B1 (en) * 2008-04-15 2009-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and method for a gate control circuit with reduced voltage stress
ITMI20120650A1 (it) * 2012-04-19 2013-10-20 St Microelectronics Srl Interruttore elettronico per applicazioni a bassa tensione ed elevate velocita' di commutazione
US20160283243A1 (en) * 2015-03-28 2016-09-29 Yong-Kyu Jung Branch look-ahead instruction disassembling, assembling, and delivering system apparatus and method for microprocessor system
WO2017100661A1 (en) 2015-12-11 2017-06-15 Freebird Semiconductor Corporation A multi-function power control circuit using enhancement mode gallium nitride (gan) high electron mobility transistors (hemts)
US20240250677A1 (en) * 2023-01-24 2024-07-25 Blue Cheetah Analog Design Inc. Data communication link with capacitor-based pumped output

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4071783A (en) * 1976-11-29 1978-01-31 International Business Machines Corporation Enhancement/depletion mode field effect transistor driver
JPS5693422A (en) * 1979-12-05 1981-07-29 Fujitsu Ltd Level-up circuit
DE3031299A1 (de) * 1980-08-19 1982-03-25 Siemens AG, 1000 Berlin und 8000 München Treiberstufe fuer eine statische mos-halbleiter-digitalschaltung
US4772812A (en) * 1981-07-27 1988-09-20 Data General Corporation Tri-state output buffer circuit including a capacitor and dynamic depletion mode switching device
JPS594223A (ja) * 1982-06-30 1984-01-11 Fujitsu Ltd クロツク発生回路
JPS6320913A (ja) * 1986-07-14 1988-01-28 Nec Corp 出力回路
KR930003929B1 (ko) * 1990-08-09 1993-05-15 삼성전자 주식회사 데이타 출력버퍼
JP2570984B2 (ja) * 1993-10-06 1997-01-16 日本電気株式会社 出力回路

Also Published As

Publication number Publication date
DE19515789C2 (de) 1997-04-24
KR950030341A (ko) 1995-11-24
US5594380A (en) 1997-01-14
JPH0855482A (ja) 1996-02-27
JP2769445B2 (ja) 1998-06-25
DE19515789A1 (de) 1995-11-23

Similar Documents

Publication Publication Date Title
KR0154157B1 (ko) 반도체 소자의 부스트랩 회로
KR100648537B1 (ko) 반도체 집적 회로 및 반도체 집적 회로의 내부 전원 전압발생 방법
JP3803144B2 (ja) 半導体メモリ装置のデータ出力バッファ
KR960009394B1 (ko) 동적 임의 접근 메모리용 전원 회로
KR0172337B1 (ko) 반도체 메모리장치의 내부승압전원 발생회로
US6313694B1 (en) Internal power voltage generating circuit having a single drive transistor for stand-by and active modes
US20030214329A1 (en) Power-up signal generator in semiconductor device
US6791894B2 (en) DRAM power-source controller that reduces current consumption during standby
JP3792788B2 (ja) 半導体メモリ装置の定電圧発生回路
US5120993A (en) Substrate bias voltage detection circuit
JP2568442B2 (ja) 半導体集積回路装置
US5901055A (en) Internal boosted voltage generator of semiconductor memory device
US5703825A (en) Semiconductor integrated circuit device having a leakage current reduction means
JPH0728207B2 (ja) Ｃｍｏｓ駆動回路
JP3735824B2 (ja) 昇圧回路を備えた半導体メモリ装置
KR100886628B1 (ko) 반도체 장치의 내부전압 생성회로
KR100616496B1 (ko) 동작모드에 따라 파워라인 연결 방식을 달리한 반도체메모리소자의 파워공급 제어장치
US6392453B1 (en) Differential input buffer bias circuit
JPH10188560A (ja) 半導体集積回路
US6094376A (en) Data output buffer control circuit for a semiconductor memory device
JPH1074394A (ja) 半導体記憶装置
US6650152B2 (en) Intermediate voltage control circuit having reduced power consumption
JP3224712B2 (ja) 論理＆レベル変換回路及び半導体装置
KR100420086B1 (ko) 반도체 장치의 전압 변환 회로
KR0183874B1 (ko) 반도체 메모리장치의 내부 전원전압 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee